1、第6章 存儲器 6.1 概述 6.1.1 存儲器的分類 按信息存儲方式，半導(dǎo)體存儲器可分為隨機存取存儲器RAM和只讀存儲器ROM。 1）隨機存取存儲器RAM計算機在運行期間，這種存儲器中的信息可隨時讀出或?qū)懭搿?2）只讀存儲器ROM機器運行期間其信息只能讀出不能寫入。 根據(jù)信息寫入的方式，常用的ROM類型有：掩膜式ROM、可編程ROM、可擦除PROM、電可擦除PROM、快速整體電擦除,雙極型RAM 隨機存取存儲器 靜態(tài)RAM （RAM） MOS型RAM 半導(dǎo)體動態(tài)RAM 存儲體 掩膜式ROM 可編程（PROM） 只讀存儲器 紫外線可擦除PROM（EPROM） （ROM） 電可擦除PROM（E2

2、PROM） 閃速存儲器FLASH MEMORY 圖6-1 半導(dǎo)體存儲器的分類,6.1.2 半導(dǎo)體存儲器的性能指標 1、存儲容量 2、存取速度 內(nèi)存儲器的存取速度一般用最大存取時間或存取周期來描述。 3、功耗 半導(dǎo)體存儲器的功耗包括“維持功耗”和“操作功耗”。 4、可靠性 可靠性一般是指存儲器抗外界電磁場、溫度等因素變化干擾的能力。 5、價格,6.2 隨機存取存儲器RAM 包括靜態(tài)RAM和動態(tài)RAM 6.2.1 半導(dǎo)體存儲器一般結(jié)構(gòu)及組成,圖6-2 隨機存儲器結(jié)構(gòu)示意框圖,1、存儲矩陣 基本電路能夠寄存二進制信息的電路 存儲體基本電路的集合體 2、地址譯碼器 （1）單譯碼方式,圖6-3 單譯碼方

3、式的存儲器結(jié)構(gòu)示意圖,（2）雙譯碼方式,圖6-4 雙譯碼方式的存儲器結(jié)構(gòu)示意圖,3、存儲器控制電路 讀寫控制信號有以下幾種表示方法： 1）OD( Output Disable ) 輸出禁止引線端。高 2）OE(Output Disable) 輸出開放引線端。 3）R/W（Read/Write）讀/寫控制引線端。 4）WE寫開放引線端，低電平有效時，數(shù)據(jù)總線上的數(shù)據(jù)被寫入被尋址的單元。 4、三態(tài)雙向緩沖器,6.2.2 靜態(tài)RAM 1、靜態(tài)基本存儲單元電路 （1）NMOS靜態(tài)基本存儲電路 1）NMOS靜態(tài)基本存儲電路的組成,圖6-5 NMOS靜態(tài)基本存儲電路,2）NMOS靜態(tài)基本存儲電路的工作過程

4、 靜止狀態(tài) 讀出操作 寫入操作 （2）CMOS靜態(tài)基本存儲電路 1）CMOS靜態(tài)基本存儲電路的組成,2）CMOS靜態(tài)基本存儲電路工作過程,圖6-6 COMS基本存儲電路,2、靜態(tài)RAM的電路結(jié)構(gòu),圖6-7 靜態(tài)RAM芯片的結(jié)構(gòu)示意圖,3、靜態(tài)RAM芯片舉例,表6-1 6116的控制方式功能表,圖6-8 HM6116的引腳排列及邏輯符號,6.2.3 動態(tài)RAM 1、動態(tài)基本存儲電路 （1）動態(tài)基本存儲電路的基本組成,行選線,列選線,Q1,Q2,C1,C2,圖 6-9 動態(tài)基本存儲電路,（2）動態(tài)基本存儲電路的操作過程,2、動態(tài)存儲器芯片舉例,圖6-10 2164引腳排列、內(nèi)部結(jié)構(gòu),3、動態(tài)存儲器

5、的刷新方式 CPU利用刷新周期進行刷新操作，刷新周期往往與讀/寫周期相等。根據(jù)刷新周期時間的不同，通常有三種刷新方式： （1）定時集中刷新方式 （2）非同步的刷新方式 （3）同步刷新方式 4、同步刷新方式實例,6.2.4 RAM存儲容量的擴展方法 1、位擴展方式 2、字擴展方式,圖6-11 位擴展方式連接方式,3、字位擴展方式,圖6-12 字擴充連接方式,6.2.5 RAM存儲器與CPU的連接,圖6-13 用2114芯片組組成4096 8存儲器,1、數(shù)據(jù)總線的連接 2、地址總線的連接 3、控制總線的連接,圖6-14 存儲器讀/寫控制邏輯,6.3 只讀存儲器ROM 6.3.1 只讀存儲器的結(jié)構(gòu),

6、圖6-15 ROM的結(jié)構(gòu)框圖,圖6-16 161位的陣列,6.3.2 只讀存儲器的分類 只讀存儲器ROM常分為下列三種： 1、掩膜式ROM 2、現(xiàn)場編程ROM 3、可改寫的PROM 6.3.3 PROM基本存儲電路,圖6-17 熔絲式PROM基本存儲電路,6.3.4 典型PROM芯片,表6-18 2764引腳與其他型號對應(yīng)關(guān)系,圖6-19 2864A引腳,6.4 高速緩存存儲器Cache 6.4.1 Cache存儲器原理 1、原理 2、Cache的命中率 6.4.2 Cache存儲器組織 1、地址映像,圖6-20 Cache的基本結(jié)構(gòu),（1）直接映像,圖6-21 直接映像的Cache組織,（2

7、）全相聯(lián)映像,圖6-22 全相聯(lián)映像的Cache組織,（3）組相聯(lián)映像,圖6-23 組相聯(lián)映像的Cache組織,2、替換算法 (1) 先進先出算法（FIFO） (2) 近期最少使用算法（LRU） (3) 隨機替換法（RAND ) 6.5 存儲器系統(tǒng)與CPU系統(tǒng)連接實例 6.5.1 EPROM、RAM子系統(tǒng)與CPU主系統(tǒng)的連接,圖6-24 EPROM、RAM組成的8位存儲器子系統(tǒng),6.5.2 8086CPU的最小模式與靜態(tài)RAM的連接,圖6-25 最小模式連接的靜態(tài)RAM存儲器,6.5.3 存儲器芯片同CPU連接時要注意的問題 存儲器的地址分配和片選問題； 控制信號的連接問題； CPU總線的負載能力問題