1、微機原理及應(yīng)用,主講教師 陳 瑋,第二章 8086/8088微處理器及其體系結(jié)構(gòu),一、8086/8088CPU的編程結(jié)構(gòu) 二、8086/8088的存儲器組織 三、8086/8088的I/0組織 四、8086/8088CPU的引腳功能和工作方式 五、8086/8088的操作及其時序 作業(yè),一、8086/8088CPU的編程結(jié)構(gòu),1、8086/8088CPU的內(nèi)部結(jié)構(gòu) 2、8086/8088CPU的寄存器結(jié)構(gòu),二、8086/8088的存儲器組織,1、存儲器組織 2、存儲器的分段和物理地址的形成,三、8086/8088的I/0組織,由于I/O設(shè)備的工作速度遠遠低于CPU，所以I/O設(shè)備不能直接和CP

2、U總線相連，必須通過I/O接口芯片。 每個I/O接口芯片都有一個或幾個端口，一個端口對應(yīng)一個I/O地址，就象存儲單元地址一樣。 8086/8088設(shè)有輸入指令I(lǐng)N和輸出指令OUT用于訪問I/O端口。,四、8086/8088CPU的引腳功能和工作方式,8086/8088CPU是采用40條引腳DIP（雙列直插式）封裝。 1、8086/8088CPU兩種工作方式 2 、兩種工作方式的公用引腳 3、最小工作方式引腳 4、最大工作方式引腳,CPU工作方式,1、最小工作方式 系統(tǒng)中只有一個微處理器8088（或8086），所有的總線控制信號都直接由8088（或8086）產(chǎn)生，這種方式適合較小規(guī)模的應(yīng)用。 2

3、、最大工作方式 系統(tǒng)中可以只有一個處理器，也可以有兩個或以上的微處理器，其中一個作為主處理器，其他作為后援處理器，用來協(xié)助主處理器處理某些方面的工作，這種方式是在需要8088構(gòu)成中等或較大系統(tǒng)。,五、8086/8088的操作及其時序,1、時鐘周期（Clock Cycle） 8086/8088CPU的所有操作均是在時鐘脈沖CLK的統(tǒng)一控制下進行的。由外部的一片8284A芯片提供； 若時鐘頻率為5MHz（也稱主頻），則時鐘周期或一個T狀態(tài)是200ns。 2、指令周期 執(zhí)行一條CPU指令所需的時間，稱為一個指令周期。,五、8086/8088的操作及其時序,3、總線周期（Bus Cycle） CPU執(zhí)

4、行指令過程中，執(zhí)行訪問存儲器或I/O端口的操作都統(tǒng)一交給BIU的外部總線完成，進行一次訪問（存取一個字節(jié)或字）所需的時間稱為一個總線周期（分“讀”和“寫”） 。 一個基本的總線周期有四個T狀態(tài)組成。 在第一個T狀態(tài)（ T1 ）CPU發(fā)送20位地址，并產(chǎn)生地址鎖存信號，把地址裝入地址鎖存器；,五、8086/8088的操作及其時序,在第二個T狀態(tài)（ T2 ），CPU從數(shù)據(jù)/地址總線上撤銷地址，并將總線低16位輸出設(shè)置成高阻，為讀入數(shù)據(jù)作準備；或在低16位總線上送出寫數(shù)據(jù)，準備進行寫操作。 在數(shù)據(jù)/地址總線的高4位，輸出總線周期狀態(tài)（ S6S3 ），這些狀態(tài)信息主要用于診斷監(jiān)視。,3、總線周期（Bu

5、s Cycle）,五、8086/8088的操作及其時序,在T3狀態(tài)，CPU高4位繼續(xù)提供狀態(tài)信息；在低16位地址/數(shù)據(jù)線上，或者連續(xù)發(fā)出寫數(shù)據(jù)，或者采樣讀入數(shù)據(jù)。 如果被選中的存儲器或 I/O不能以CPU的最大傳送速率傳送數(shù)據(jù)，則該設(shè)備必須通知CPU“未準備好”，迫使CPU在T3狀態(tài)后插入等待狀態(tài)TW。 CPU在T3的上升沿采樣READY信號，是低電平，就插入等待狀態(tài)TW 。,3、總線周期（Bus Cycle）,五、8086/8088的操作及其時序,當選中的設(shè)備完成它的讀寫操作時，它就發(fā)出“準備就緒（READY）”信號，迫使CPU脫離TW狀態(tài)并繼續(xù)工作。 如果執(zhí)行的總線周期是讀周期，CPU則在

6、最后一個等待狀態(tài)的結(jié)束讀取數(shù)據(jù)。 總線周期在T4狀態(tài)結(jié)束，選中的設(shè)備在邏輯上與總線脫離。,3、總線周期（Bus Cycle）,五、8086/8088的操作及其時序,4、CPU時序 一個微機系統(tǒng)要完成各種任務(wù)，需要執(zhí)行許多操作，這些操作也是在時鐘周期的同步下，按時序一個狀態(tài)一個狀態(tài)地執(zhí)行，這樣，就構(gòu)成了CPU的操作時序。 系統(tǒng)復(fù)位和啟動操作；總線操作；中斷操作；暫停操作；總線保持或總線請求/允許操作。 最小方式下的讀總線周期 最小方式下的寫總線周期,最小方式下的讀總線周期,最小方式下的寫總線周期,1、8086/8088CPU的內(nèi)部結(jié)構(gòu),8位微處理器執(zhí)行一段程序是通過重復(fù)執(zhí)行以下步驟來完成的。 從

7、內(nèi)存中取出一條指令，分析指令操作碼； 讀出一個操作數(shù)（如果指令需要操作數(shù)）； 執(zhí)行指令； 將結(jié)果寫入內(nèi)存儲器（如果指令需要）。 微處理器在取指令、取操作數(shù)和存儲操作數(shù)時要占用總線； 分析操作碼和執(zhí)行指令時不占用總線。（圖示）,1、8086/8088CPU的內(nèi)部結(jié)構(gòu)（2）,8086/8088CPU內(nèi)部結(jié)構(gòu)基本相同,有20條外部地址總線，可以尋址1M內(nèi)存空間； 8086CPU的內(nèi)部和外部數(shù)據(jù)總線均是16位，是典型的16位微處理器； 8088CPU內(nèi)部數(shù)據(jù)總線是16位，外部數(shù)據(jù)總線是8位，所以被稱為準16位微處理器。,1、8086/8088CPU的內(nèi)部結(jié)構(gòu),8086/8088CPU設(shè)計成兩個獨立的功

8、能部件： (1)執(zhí)行部件EU； (2)總線接口部件BIU。 EU和BIU能相互獨立地工作，能使大部分的取指令和執(zhí)行指令重疊進行。 EU執(zhí)行的是BIU在前一時刻取出的指令； 同時，BIU又再取出EU在下一時刻要執(zhí)行的指令。（圖示） 8086/8088CPU的內(nèi)部結(jié)構(gòu)簡圖,執(zhí)行部件（Execution UnitEU）,作用：執(zhí)行指令，與外界的聯(lián)系必須通過總線接口部件。 EU負責從BIU(總線接口部件）的指令隊列中取指令，并對指令譯碼； 根據(jù)指令要求，向EU內(nèi)部各部件發(fā)出控制命令以完成各條指令的功能。 說明：對8086/8088來說，EU完全一樣,執(zhí)行部件(Execution UnitEU),EU主

9、要完成兩種類型的操作： 算術(shù)運算和邏輯運算(由算術(shù)邏輯單元ALU完成)； 按指令的尋址方式計算出16位的偏移地址，并將它送到BIU(總線接口部件)中，形成20位的實際地址。 當EU執(zhí)行完一條指令，就再到BIU的指令隊列前部取出BIU預(yù)先讀入的指令代碼。 若指令隊列是空的，則EU處于等待狀態(tài)；一旦指令隊列中有一條指令，EU立即取出執(zhí)行。,總線接口部件(Bus Interface UnitBIU),作用：根據(jù)EU的請求，完成CPU與存儲器、CPU與I/O之間的信息傳送。 取指令時，從存儲器指定地址取出指令送入指令隊列排隊； 執(zhí)行指令時，根據(jù)EU命令對指定存儲單元或I/O端口存取數(shù)據(jù)。 說明：對80

10、86/8088來說，BIU有差別： 8088外部數(shù)據(jù)總線是8位，指令隊列是4個字節(jié)； 8086的外部數(shù)據(jù)總線是16位，指令隊列是6個字節(jié)。,總線接口部件(Bus Interface UnitBIU),BIU指令隊列中，若出現(xiàn)一個空字節(jié)（8086是兩個空字節(jié)），而且EU（執(zhí)行部件）沒有命令BIU對存儲器或I/O端口進行訪問，則BIU自動執(zhí)行總線操作，讀出指令并填入指令隊列中，直至滿為止（8088是4個字節(jié)，8086是6個字節(jié)）。 當EU（執(zhí)行部件）執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時，BIU將清除原隊列中的內(nèi)容，從新地址重新開始取指令，新取的第一條指令將直接送到EU去執(zhí)行，隨后取來的指令填入指令隊列。

11、當指令隊列已填滿指令，而又沒有訪問存儲器或I/O端口的命令，BIU進入空閑狀態(tài)。,8088微處理器的內(nèi)部結(jié)構(gòu)框圖,通用寄存器組,暫存寄存器,標志寄存器,EU 控制器,段寄存器組 指令指針I(yè)P,內(nèi)部寄存器,指令隊列,總線 控制電路,BIU（總線接口部件）,ALU數(shù)據(jù)總線(16位),地址總線(20位),數(shù)據(jù)總線(16位),（執(zhí)行部件）EU,(8位),8086/8088,總線,EU與BIU之間的通訊,16位的ALU數(shù)據(jù)總線和8位的指令隊列總線用于EU內(nèi)部和EU與BIU之間的通訊。 16位CPU內(nèi)部工作過程簡述如下： 1）EU部件從BIU部件的指令隊列前部取出指令（指令代碼和數(shù)據(jù)），然后對指令進行譯碼

12、，并執(zhí)行指令規(guī)定的操作； 2）在執(zhí)行指令的過程中，如果指令要求訪問存儲器或I/O端口，那么，EU（執(zhí)行部件）就會請求BIU（總線接口部件），進入總線周期，完成要求的操作。,ALUArithmetic and Logic Unit ALU算術(shù)邏輯單元；,取指令和執(zhí)行指令示意圖（1）,8位CPU（如8080）,取指令和執(zhí)行指令示意圖（2）,8位CPU（如8080）,16位CPU（8086/8088）,8086/8088的寄存器結(jié)構(gòu),8086/8088CPU內(nèi)部具有13個16位寄存器和1個16位但只用了9位的標志寄存器： 1）通用寄存器組（8個）； 2）段寄存器組（4個）； 3）控制寄存器組（2個）

13、。,圖示,通用寄存器組,共有8個16位的通用寄存器： 數(shù)據(jù)寄存器 地址指針寄存器和變址寄存器,數(shù)據(jù)寄存器,AX、BX、CX、DX，用于存放16位的數(shù)據(jù)和地址。 可以拆分成AH、AL、BH、BL、CH、CL、DH、DL，用來存放8位數(shù)據(jù)，可以獨立尋址，獨立使用。 隱含使用：AX作為累加器； BX作為基址寄存器； CX作為計數(shù)寄存器； DX在乘除運算中做輔助累加器。,地址指針寄存器和變址寄存器,SP、BP、SI、DI，都是16位寄存器，可以存放數(shù)據(jù)，通常用來存放邏輯地址的偏移量，是形成20位物理地址的其中一部分。,地址指針寄存器和變址寄存器,SP堆棧指針，是棧頂?shù)钠屏? BP基址指針，用于存放位

14、于堆棧段中的一個數(shù)據(jù)區(qū)基址的偏移地址; SI源變址寄存器，存放源操作數(shù)地址的偏移量； DI目的變址寄存器，存放目的操作數(shù)地址的偏移量。 SP、BP的段基址由寄存器SS提供，SI、DI其段基址由寄存器DS提供。,段寄存器組（Segment register）,8086/8088CPU把可以直接尋址的1M字節(jié)的內(nèi)存空間，分成稱為“段”的邏輯區(qū)域，每個“段”的物理長度最長可為64K（216），而段的起始地址由4個“段寄存器”決定。 CS代碼段寄存器，指向當前的代碼段，指令由此段中取出； DS數(shù)據(jù)段寄存器，指向當前的數(shù)據(jù)段； SS堆棧段寄存器，存放當前的堆棧段的段基址； ES附加段寄存器，存放附加數(shù)據(jù)

15、段的段基址，在進行字符串操作時，作為目的地址使用。,控制寄存器組,指令指針I(yè)P 標志寄存器,指令指針（Instruction PointerIP）,指令指針I(yè)P是一個16位寄存器，總是存放著下一次要取出的指令的偏移地址。 特點： 1）用戶程序不能使用IP，它由BIU（總線接口部件）自動修改； 2）轉(zhuǎn)移指令、過程調(diào)用指令和返回指令會改變IP的內(nèi)容。,標志寄存器（Flag RegisterFR）,標志寄存器FR是一個16位寄存器，其中9位作為標志位： 其中6個狀態(tài)標志由EU（執(zhí)行部件）設(shè)置，反映ALU算術(shù)或邏輯運算結(jié)果的某些特征； 其他3個是控制標志位，用來控制微處理器的某些操作，可以由指令設(shè)置。

16、,6個狀態(tài)標志位,CF進位標志，加法時的最高位（D7或D15）產(chǎn)生進位或減法時最高位出現(xiàn)借位，則CF=1，否則CF=0； AF輔助進位標志，供BCD碼使用。當D3位出現(xiàn)進位或借位時AF=1，否則AF=0； OF溢出標志，帶符號數(shù)進行算術(shù)運算時，其結(jié)果超出了8位或16位的表示范圍，產(chǎn)生溢出，則OF=1，否則OF=0；,6個狀態(tài)標志位,ZF零標志，運算結(jié)果各位都為零，則ZF=1，否則ZF=0； SF符號標志，運算結(jié)果為負數(shù)時，即運算結(jié)果的最高位為1，則SF=1，否則SF=0； PF奇偶標志，反映操作結(jié)果中“1”的個數(shù)的情況，若有偶數(shù)個“1”，則PF=1，否則PF=0。,3個控制標志位,DF方向標志

17、，用來控制數(shù)據(jù)串操作指令的步進方向； 當設(shè)置DF=1時，將以遞減順序?qū)?shù)據(jù)串中的數(shù)據(jù)進行處理。當設(shè)置DF=0時，遞增。 IF中斷允許標志，當設(shè)置IF=1，開中斷，CPU可響應(yīng)可屏蔽中斷請求；當設(shè)置IF=0時，關(guān)中斷，CPU不響應(yīng)可屏蔽中斷請求。 TF陷阱標志，為程序調(diào)試而設(shè)的。當設(shè)置TF=1，CPU處于單步執(zhí)行指令的方式；當設(shè)置TF=0時，CPU正常執(zhí)行程序。,1、存儲器組織,8086/8088系統(tǒng)中的存儲器按字節(jié)編址，8086/ 8088CPU有20條地址線，可尋址的最大存儲空間是220=1M，每個字節(jié)對應(yīng)唯一一個20位的物理地址。,表示為： （00000H）=23H （00001H）=11

18、H （FFFFFH）=64H,1、存儲器組織,當存放的數(shù)據(jù)是一個字時，其低字節(jié)放在低地址，高字節(jié)放在高地址； 字的地址用低字節(jié)的地址表示。 表示為：,字,字,字,（FFFFEH）=6409H,（00000H） =1123H,（FFFFDH）=09A8H,1、存儲器組織,當字的地址是偶數(shù)地址時，即從偶數(shù)地址開始存放，稱這樣存放的字為規(guī)則字；,規(guī)則字,非規(guī)則字,規(guī)則字,當字的地址是奇數(shù)地址時，即從奇數(shù)地址開始存放，稱這樣的字為非規(guī)則字。,1、存儲器組織,存儲器與8086CPU連接時，1M的空間，實際被分成兩個512K的存儲空間。,1、存儲器組織,存儲器與8086CPU連接時，對規(guī)則字的存取，需要一

19、個總線周期； 對非規(guī)則的存取，則需要兩個總線周期。,1、存儲器組織,存儲器與8088CPU連接時，因8088外部的數(shù)據(jù)總線是8位，因此對應(yīng)的1M的存儲空間是單一的。,對8088來說，每一個總線周期只能完成一個字節(jié)的存取操作。,2、存儲器的分段和物理地址的形成,CPU內(nèi)部所有寄存器和ALU都是16位的，不能直接尋址1M內(nèi)存空間。 8086/8088把1M存儲空間分成若干邏輯段，每段最多為64KB，各邏輯段的起始地址叫基址； 段內(nèi)任意一個存儲單元的地址，可用相對于基址的偏移量來表示，稱為段內(nèi)偏移地址，通常存放于IP、SP、SI和DI中。 邏輯地址的表示格式： 段基址：偏移地址,2、存儲器的分段和物

20、理地址的形成,邏輯地址的表示格式： 段基址:偏移地址 物理地址= 段基址10H偏移地址 如：已知某存儲單元的邏輯地址為2000H:3300H，求該存儲單元的物理地址？ 解：物理地址= 段基址10H偏移地址 =2000H 10H3300H =23300H,1、8086/8088CPU兩種工作方式公用引腳,* 引腳40，電源輸入端，5V； * 引腳1、20，接地端； * 引腳19，時鐘信號輸入端，常用5MHz。（通常用8284A時鐘發(fā)生器） （1）地址/數(shù)據(jù)總線 （2）地址/狀態(tài)總線 （3）控制總線和其他控制線,2、最小工作方式引腳,當MN/MX（33號引腳）接+5V時，8086/8088處于最小

21、工作方式，整個系統(tǒng)只有一片CPU，所有的總線控制信號都由該CPU產(chǎn)生。（24 31腳） INTA中斷響應(yīng)信號（24腳，輸出），是CPU對外設(shè)的中斷請求的回答信號，是位于兩個連續(xù)基本總線周期中的兩個負脈沖，在T2 T3 Tw狀態(tài)為負。第一個負脈沖通知外圍設(shè)備的接口，它發(fā)出的中斷請求已經(jīng)得到允許；第二個負脈沖，外設(shè)將中斷類型碼送往數(shù)據(jù)總線。,2、最小工作方式引腳,ALE地址鎖存允許信號（25腳，輸出），是CPU在每個總線周期T1發(fā)出的； 高電平表示當前地址/數(shù)據(jù)復(fù)用線上輸出的是地址信息； 利用它的下降沿把地址信號和BHE信號鎖存在8282地址鎖存器中。,2、最小工作方式引腳,DEN數(shù)據(jù)允許信號（2

22、6腳，輸出，三態(tài)），表示CPU準備好接受和發(fā)送數(shù)據(jù)，是CPU提供雙向數(shù)據(jù)收發(fā)器8286的選通信號。 在訪問存儲器和I/O，或中斷響應(yīng)周期均有效； 在DMA下，被設(shè)置為高阻。,2、最小工作方式,DT/R數(shù)據(jù)收發(fā)信號（27腳，輸出，三態(tài)），在系統(tǒng)使用雙向數(shù)據(jù)收發(fā)器8286時，用其控制數(shù)據(jù)的傳送方向。 此引腳為高電平時，則CPU進行數(shù)據(jù)發(fā)送； 此引腳為低電平時， CPU進行數(shù)據(jù)接受； 在DMA方式，被設(shè)置為高阻。,2、最小工作方式,M/IO（8088）存儲器/IO控制信號（28腳，輸出，三態(tài)） 高電平表示訪問I/O，低電平表示訪問存儲器，通常該引腳接至存儲器或接口芯片的片選CS端； 當DMA時，被設(shè)

23、置為高阻。（注：8086和8088相反） WR寫信號（29腳，輸出，三態(tài)）此引腳低電平時，表示CPU正在執(zhí)行存儲器或I/O的寫操作。 在寫周期，WR在T2T3TW有效； 在DMA被設(shè)置為高阻。,2、最小工作方式,HOLD總線保持請求信號（31腳，輸入），是系統(tǒng)中其他總線主控部件向CPU發(fā)出的請求占用總線的申請信號。 HLDA總線保持響應(yīng)信號（30腳，輸出），是CPU對請求占用總線使用權(quán)的響應(yīng)信號。,2、最小工作方式,HOLD和HLDA是一對應(yīng)答信號。當系統(tǒng)中某一總線主控部件要求占用總線時，向CPU的HOLD引腳發(fā)出一個高電平的請求信號；如果CPU允許，就在當前總線周期的T4狀態(tài)，從HLDA引腳

24、上發(fā)出一個高電平的應(yīng)答信號，同時，使具有三態(tài)功能的地址/數(shù)據(jù)總線和控制總線處于浮空。 總線請求部件收到HLDA后，獲得總線控制權(quán)。此時，HOLD和HLDA保持高電平； 當用完總線后，HOLD變?yōu)榈碗娖?，CPU再度獲得總線控制權(quán)。,2、最小工作方式,對8088CPU來說，第34引腳為SSO，與27腳的DT/R 、 28腳的M/IO的組合，反映了當前總線周期的操作，表。 最小工作方式引腳列表 最小方式的典型結(jié)構(gòu),最小方式的典型結(jié)構(gòu),8282地址鎖存器,8286雙向數(shù)據(jù)收發(fā)器,ALE信號將地址信號和BHE裝入鎖存器，OE接地（總是允許輸出），所以8282鎖存的地址信號和BHE立即送到總線上，保證了地

25、址信息不會丟失。,8282地址鎖存器,在CPU與存儲器或I/O設(shè)備交換信息時，CPU必須首先發(fā)送存儲器和I/O端口的地址，然后才能傳送數(shù)據(jù)。 由于8086/8088CPU地址線與數(shù)據(jù)線是分時復(fù)用的，所以在數(shù)據(jù)占有總線以前，必須先將總線上的地址碼用地址鎖存器暫存起來。 所謂地址鎖存器就是一個暫存器，根據(jù)CPU控制信息的狀態(tài)，將總線上的地址碼暫存起來。 這樣在讀寫總線周期由地址鎖存器提供地址信號。,8282地址鎖存器,8086/8088系統(tǒng)常用8282芯片作地址鎖存器。,8282是帶有三態(tài)輸出緩沖器的8位鎖存器，共20條引腳。 選通信號STB由高變低時滿足建立時間要求的輸入數(shù)據(jù)被鎖入鎖存器中。,保

26、持STB為高電平，就使鎖存器變得透明。 驅(qū)動OE輸入端，數(shù)據(jù)就出現(xiàn)在輸出端上； 當OE高電平時，輸出緩沖器處于高阻狀態(tài)。,8286雙向數(shù)據(jù)收發(fā)器,在8086/8088組成的系統(tǒng)中，由于地址線/數(shù)據(jù)線是分時復(fù)用的，所以地址鎖存是必不可少的，而CPU進行讀寫數(shù)據(jù)操作時，它不可能再發(fā)送地址，所以數(shù)據(jù)鎖存則不是必須的。 存儲器與I/O的數(shù)據(jù)線可以直接與CPU的數(shù)據(jù)線相連的。 但CPU的負載能力有限，一般使用總線驅(qū)動器增加處理器帶負載能力。 由于數(shù)據(jù)在CPU與存儲器和I/O接口之間的傳送是雙向的，所以要求總線驅(qū)動器是雙向的，所以，又被稱為雙向數(shù)據(jù)收發(fā)器。,8286雙向數(shù)據(jù)收發(fā)器,8286是常用的8位雙向

27、總線驅(qū)動器，引腳T是控制收發(fā)方向。 T為高電平，由A端輸入傳送至B端； T為低電平，則由B端輸入傳送至A端。,OE是一個用于開啟相應(yīng)的輸出驅(qū)動器，將數(shù)據(jù)送入相應(yīng)的總線上去的輸入控制信號。 當OE是低電平時，才允許8286傳送數(shù)據(jù)； 否則，8286高阻輸出。,2、最小工作方式,SSO，與DT/R、M/IO的組合及對應(yīng)操作（8088）,3、最大工作方式,當MN/MX（33號引腳）接地時，8086/8088處于最大工作方式，系統(tǒng)的總線控制信號由專用的總線控制器8288提供。最大方式用于多處理器和協(xié)處理器的結(jié)構(gòu)中。 最大工作方式引腳列表,（1）地址/數(shù)據(jù)總線（AD15AD0 ）,是分時復(fù)用總線， 三態(tài)

28、。 在總線周期T1內(nèi)，它們是用來輸出要訪問的存儲器地址或I/O端口地址A15A0 ； 在總線周期的其他時間內(nèi)，作為雙向數(shù)據(jù)總線： 對8086就是D15D0； 對8088就是D7D0。,（2）地址/狀態(tài)總線A19/S6 A16/S3,是分時復(fù)用總線，輸出，三態(tài)。 在總線周期T1內(nèi)，它們是用來輸出要訪問的存儲器地址的高4位A19A16； 在總線周期的其他時間內(nèi)，這4條線作為輸出CPU的狀態(tài)信息。 i) S6恒為0，指示當前CPU與總線相連； ) S5反映中斷允許標志IF的值； ) S4和S3組合值用來指示當前正在使用哪個段寄存器。,S4和S3的編碼含義,當進行DMA（Direct Memory A

29、ccess直接存儲器存取方式）， A19/S6 A16/S3這些引腳被設(shè)置為高阻狀態(tài)。,（3）控制總線,BHE/S734腳*，對8086，高8位數(shù)據(jù)總線允許/狀態(tài)信號，輸出，三態(tài)，也是分時復(fù)用總線。 在總線周期T1內(nèi)，作為D15D8允許信號，低電平有效，BHE其實就是Bus High Enable；如輸出高電平，表示只使用低8位數(shù)據(jù)線 D7D0 ； 在總線周期的其他T狀態(tài)，輸出S7，未有定義。,* 說明：此34引腳僅對8086，8088與其不同。,（3）控制總線,BHE與A0 （ AD0 ）組合控制傳送數(shù)據(jù)的格式。,（3）控制總線,SSO34腳，對8088， BHE 變成了SSO（System Status Outpu