1、20:32,1,ARM9嵌入式系統(tǒng)設(shè)計基礎(chǔ)教程,河南理工大學(xué)計算機(jī)學(xué)院 通 信 工 程 系 趙鴻圖 E-mail: TEL:20:32,2,課程理論教學(xué)內(nèi)容安排,第1章 嵌入式系統(tǒng)基礎(chǔ)知識 第2章 ARM體系結(jié)構(gòu) 第3章 32 Bit RISC微處理器S3C2410A 第4章 嵌入式系統(tǒng)的存儲器系統(tǒng) 第5章 嵌入式系統(tǒng)輸入/輸出設(shè)備接口 第6章 嵌入式系統(tǒng)總線接口 第7章 嵌入式系統(tǒng)網(wǎng)絡(luò)接口 第8章 嵌入式系統(tǒng)軟件及操作系統(tǒng)基礎(chǔ) 第9章 ARM匯編語言程序設(shè)計基礎(chǔ) 第10章 Bootloader設(shè)計基礎(chǔ) 第11章 Linux操作系統(tǒng)基礎(chǔ) 第12章 嵌入式Linux軟件

2、設(shè)計 第13章 圖形用戶接口（GUI）,20:32,3,第1章 嵌入式系統(tǒng)基礎(chǔ)知識,1.1 嵌入式系統(tǒng)的定義和組成 1.2 嵌入式微處理器體系結(jié)構(gòu) 1.3 嵌入式微處理器的結(jié)構(gòu)和類型,20:32,4,1.1 嵌入式系統(tǒng)的定義和組成,1.1.1 嵌入式系統(tǒng)的定義 1.1.2 嵌入式系統(tǒng)發(fā)展趨勢 1.1.3 嵌入式系統(tǒng)的組成 1.1.4 實時系統(tǒng)（RTOS）,20:32,5,1.1.1 嵌入式系統(tǒng)的定義,IEEE的嵌入式系統(tǒng)定義: 根據(jù)IEEE（國際電氣和電子工程師協(xié)會）的定義，嵌入式系統(tǒng)是“控制、監(jiān)視或者輔助設(shè)備、機(jī)器和車間運(yùn)行的裝置”（原文為devices used to control，mo

3、nitor，or assist the operation of equipment，machinery or plants）。 國內(nèi)的嵌入式系統(tǒng)定義: 目前國內(nèi)一個普遍被認(rèn)同的定義是：以應(yīng)用為中心、以計算機(jī)技術(shù)為基礎(chǔ)，軟件硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計算機(jī)系統(tǒng)。,20:32,6,1.1.2 嵌入式系統(tǒng)發(fā)展趨勢,1嵌入式系統(tǒng)的發(fā)展歷史 從單片機(jī)的出現(xiàn)到各種嵌入式微處理器、微控制器的廣泛應(yīng)用，嵌入式系統(tǒng)的應(yīng)用可以追溯到20世紀(jì)60年代中期，嵌入式系統(tǒng)的發(fā)展歷程，大致經(jīng)歷了以下4個階段。 （1）無操作系統(tǒng)階段 單片機(jī)是最早應(yīng)用的嵌入式系統(tǒng)，單片機(jī)作為各類工

4、業(yè)控制和飛機(jī)、導(dǎo)彈等武器裝備中的微控制器，用來執(zhí)行一些單線程的程序，完成監(jiān)測、伺服和設(shè)備指示等多種功能，一般沒有操作系統(tǒng)的支持，程序設(shè)計采用匯編語言。,20:32,7,嵌入式系統(tǒng)發(fā)展歷史,（2）簡單操作系統(tǒng)階段 20世紀(jì)80年代，出現(xiàn)了大量具有高可靠性、低功耗的嵌入式CPU（如Power PC等），芯片上集成有微處理器、I/O接口、串行接口及RAM、ROM等部件，面向I/O設(shè)計的微控制器在嵌入式系統(tǒng)設(shè)計應(yīng)用。一些簡單的嵌入式操作系統(tǒng)開始出現(xiàn)并得到迅速發(fā)展，程序設(shè)計人員也開始基于一些簡單的“操作系統(tǒng)”開發(fā)嵌入式應(yīng)用軟件。此時的嵌入式操作系統(tǒng)雖然還比較簡單，但已經(jīng)初步具有了一定的兼容性和擴(kuò)展性，內(nèi)

5、核精巧且效率高，大大縮短了開發(fā)周期，提高了開發(fā)效率。,20:32,8,嵌入式系統(tǒng)發(fā)展歷史,（3）實時操作系統(tǒng)階段 20世紀(jì)90年代，面對分布控制、柔性制造、數(shù)字化通信和信息家電等巨大市場的需求，嵌入式系統(tǒng)飛速發(fā)展。隨著硬件實時性要求的提高，嵌入式系統(tǒng)的軟件規(guī)模也不斷擴(kuò)大，實時多任務(wù)操作系統(tǒng)逐漸形成，系統(tǒng)能夠運(yùn)行在各種不同類型的微處理器上，具備了文件和目錄管理、設(shè)備管理、多任務(wù)、網(wǎng)絡(luò)、圖形用戶界面(GUI)等功能，并提供了大量的應(yīng)用程序接口(API)，從而使應(yīng)用軟件的開發(fā)變得更加簡單。 （4）面向Internet階段 進(jìn)入21世紀(jì)，Internet技術(shù)與信息家電、工業(yè)控制技術(shù)等的結(jié)合日益緊密，嵌

6、入式技術(shù)與Internet技術(shù)的結(jié)合正在推動著嵌入式系統(tǒng)的飛速發(fā)展。,20:32,9,2.嵌入式系統(tǒng)發(fā)展趨勢,面對嵌入式技術(shù)與Internet技術(shù)的結(jié)合，嵌入式系統(tǒng)的研究和應(yīng)用在飛速發(fā)展。 （1）新的微處理器層出不窮，精簡系統(tǒng)內(nèi)核，優(yōu)化關(guān)鍵算法，降低功耗和軟硬件成本。更加友好的多媒體人機(jī)交互界面。 （2）Linux、Windows CE等嵌入式操作系統(tǒng)迅速發(fā)展。嵌入式操作系統(tǒng)自身結(jié)構(gòu)的設(shè)計更加便于移植，具有源代碼開放、系統(tǒng)內(nèi)核小、執(zhí)行效率高、網(wǎng)絡(luò)結(jié)構(gòu)完整等特點，能在短時間內(nèi)支持更多的微處理器。計算機(jī)的新技術(shù)、新觀念逐步移植到嵌入式系統(tǒng)中，嵌入式軟件平臺得到進(jìn)一步完善。 （3）嵌入式系統(tǒng)的開發(fā)成

7、了一項系統(tǒng)工程，開發(fā)商不僅提供嵌入式軟硬件系統(tǒng)本身，同時還提供強(qiáng)大的硬件開發(fā)工具和軟件支持包。,20:32,10,3.IP核(Intellectual Property Core知識產(chǎn)權(quán)核),SOC（System On Chip，片上系統(tǒng)）是90年代中期出現(xiàn)的一個概念，并成為現(xiàn)代集成電路設(shè)計的發(fā)展方向。SOC是指在單芯片上集成數(shù)字信號處理器、微控制器、存儲器、數(shù)據(jù)轉(zhuǎn)換器、接口電路等電路模塊，可以直接實現(xiàn)信號采集、轉(zhuǎn)換、存儲、處理等功能。 IP核是指具有知識產(chǎn)權(quán)的、功能具體、接口規(guī)范、可在多個集成電路設(shè)計中重復(fù)使用的功能模塊，是實現(xiàn)系統(tǒng)芯片（SOC）的基本構(gòu)件。,20:32,11,IP核,IP核

8、分為: 1) 用硬件描述語言（hardware Description Language，HDL）文本形式提交給用戶，經(jīng)過RTL級設(shè)計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息的軟核（Soft IP Core）； 2) 完成軟核所有的設(shè)計外，還完成了門級電路綜合和時序仿真等設(shè)計環(huán)節(jié)，一般以門級電路網(wǎng)表的形式提供給用戶的固核（Firm IP Core）； 3) 基于物理描述，并經(jīng)過工藝驗證，具有可保證的性能，提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件的硬核（Hard IP Core）。,20:32,12,IP核,IP軟核以源代碼的形式提供的，IP知識產(chǎn)權(quán)不易保護(hù)。IP硬核易于實現(xiàn)I

9、P保護(hù)，缺點是靈活性和可移植性差。 目前全球IP核市場處于快速成長的階段，EDA聯(lián)盟、RAPID聯(lián)盟、VCX聯(lián)盟與VSIA聯(lián)盟等都在積極推動IP核的開發(fā)、應(yīng)用及推廣。其中，EDA聯(lián)盟主要是以如何提供更好的EDA軟件工具為主，VSIA聯(lián)盟主要針對IP核的定義、開發(fā)、授權(quán)及測試等建立一個公開的共性規(guī)范。ARM、Rambus和MIPS在十大IP供應(yīng)商排行中居前3位。,20:32,13,1.1.3 嵌入式系統(tǒng)的組成,嵌入式系統(tǒng)通常由包含有嵌入式處理器、嵌入式操作系統(tǒng)、應(yīng)用軟件和外圍設(shè)備接口的嵌入式計算機(jī)系統(tǒng)和執(zhí)行裝置（被控對象）組成。嵌入式計算機(jī)系統(tǒng)是整個嵌入式系統(tǒng)的核心，可以分為硬件層、中間層、系統(tǒng)

10、軟件層和應(yīng)用軟件層。執(zhí)行裝置接受嵌入式計算機(jī)系統(tǒng)發(fā)出的控制命令，執(zhí)行所規(guī)定的操作或任務(wù)。,20:32,14,嵌入式系統(tǒng)組成,20:32,15,典型的嵌入式系統(tǒng)組成,20:32,16,1.嵌入式計算機(jī)系統(tǒng)的硬件層,硬件層中包含嵌入式微處理器、存儲器（SDRAM、ROM、Flash等）、通用設(shè)備接口和I/O接口（A/D、D/A、I/O等）。硬件層通常是一個以嵌入式處理器為中心的，包含有電源電路、時鐘電路和存儲器電路的電路模塊，其中操作系統(tǒng)和應(yīng)用程序都固化在模塊的ROM中。,20:32,17,（1）嵌入式微處理器,嵌入式微處理器是嵌入式系統(tǒng)硬件層的核心，嵌入式微處理器將通用PC機(jī)中的CPU和各種接口

11、集成到芯片內(nèi)部，有利于系統(tǒng)設(shè)計趨于微型化、高效率和高可靠性。為特定用途專門設(shè)計。 嵌入式微處理器的體系結(jié)構(gòu)可采用馮諾依曼體系結(jié)構(gòu)或哈佛體系結(jié)構(gòu)，指令系統(tǒng)可選用精簡指令系統(tǒng)（RISC）或復(fù)雜指令集系統(tǒng)（CISC）。 嵌入式微處理器有各種不同的體系，目前全世界嵌入式微處理器已經(jīng)超過1000多種，體系結(jié)構(gòu)有30多個系列，其中主流的體系有ARM、MIPS、PowerPC、X86和SH等。即使在同一體系中，也可以具有不同的時鐘頻率、數(shù)據(jù)總線寬度、接口和外設(shè)。嵌入式微處理器的選擇是根據(jù)具體的應(yīng)用而決定的。,20:32,18,（2）存儲器,嵌入式系統(tǒng)的存儲器包含Cache、主存儲器和輔助存儲器。 Cache

12、是一種位于主存儲器和嵌入式微處理器內(nèi)核之間的快速存儲器陣列，存放的是最近一段時間微處理器使用最多的程序代碼和數(shù)據(jù)。使處理速度更快，實時性更強(qiáng)。Cache集成在嵌入式微處理器內(nèi)，可分?jǐn)?shù)據(jù)Cache、指令Cache或混合Cache。 主存儲器存放系統(tǒng)、用戶程序和數(shù)據(jù)。主存儲器有ROM和RAM類，位于微處理器的內(nèi)部或外部。常用的ROM類存儲器有NOR Flash、EEPROM等，RAM類存儲器有SRAM、DRAM和SDRAM等，容量為256KB1GB。 輔助存儲器指硬盤、NAND Flash、CF卡、MMC和SD卡等，存放大容量的程序代碼或信息，容量較大，但讀取速度較慢。,20:32,19,（3）通

13、用設(shè)備接口和I/O接口,嵌入式系統(tǒng)通常具有與外界交互所需要的各種通用設(shè)備接口，如GPIO（通用I/O接口）、A/D（模/數(shù)轉(zhuǎn)換接口）、D/A（數(shù)/模轉(zhuǎn)換接口）、RS-232接口（串行通信接口）、Ethernet（以太網(wǎng)接口）、USB（通用串行總線接口）、I2C、IIS（音頻接口）、VGA視頻輸出接口、CAN（現(xiàn)場總線）、SPI（串行外圍設(shè)備接口）和IrDA（紅外線接口）等。,20:32,20,2中間層,中間層也稱為硬件抽象層（HAL）或板級支持包（BSP），位于硬件層和軟件層之間，將系統(tǒng)上層軟件與底層硬件分離開。 BSP作為上層軟件與硬件平臺之間的接口，需要為操作系統(tǒng)提供操作和控制具體硬件的方

14、法。不同的操作系統(tǒng)具有各自的軟件層次結(jié)構(gòu)，BSP需要為不同的操作系統(tǒng)提供特定的硬件接口形式。BSP使上層軟件開發(fā)人員無需關(guān)心底層硬件的具體情況，根據(jù)BSP層提供的接口即可進(jìn)行開發(fā)。 BSP是一個介于操作系統(tǒng)和底層硬件之間的軟件層次，包括了系統(tǒng)中大部分與硬件聯(lián)系緊密的軟件模塊。BSP一般包含相關(guān)底層硬件的初始化、數(shù)據(jù)的輸入/輸出操作和硬件設(shè)備的配置等功能。,20:32,21,（1）嵌入式系統(tǒng)硬件初始化,系統(tǒng)初始化過程按照自底向上、從硬件到軟件的次序依次可分為片級初始化、板級初始化和系統(tǒng)級初始化3個主要環(huán)節(jié)。 片級初始化是一個純硬件的初始化過程，包括設(shè)置微處理器的核心寄存器和控制寄存器、工作模式、

15、局部總線模式等，把微處理器設(shè)置成系統(tǒng)所要求的工作狀態(tài)； 板級初始化包含軟、硬件的初始化過程，完成微處理器以外硬件設(shè)備的初始化，設(shè)置軟件的數(shù)據(jù)結(jié)構(gòu)和參數(shù)，為系統(tǒng)級初始化和應(yīng)用程序的運(yùn)行建立硬件和軟件環(huán)境； 系統(tǒng)級初始化主要是操作系統(tǒng)初始化。BSP將控制權(quán)轉(zhuǎn)交給嵌入式操作系統(tǒng)，由操作系統(tǒng)完成余下的初始化，包含加載和初始化與硬件無關(guān)的設(shè)備驅(qū)動程序，建立系統(tǒng)內(nèi)存區(qū)，加載并初始化如網(wǎng)絡(luò)系統(tǒng)、文件系統(tǒng)等系統(tǒng)軟件模塊。最后，操作系統(tǒng)創(chuàng)建應(yīng)用程序環(huán)境，并將控制權(quán)交給應(yīng)用程序的入口。,20:32,22,（2）硬件相關(guān)的設(shè)備驅(qū)動程序,BSP中包含硬件相關(guān)的設(shè)備驅(qū)動程序，但是這些設(shè)備驅(qū)動程序通常不直接由BSP使用，

16、而是在系統(tǒng)初始化過程中由BSP將他們與操作系統(tǒng)中通用的設(shè)備驅(qū)動程序關(guān)聯(lián)起來，并在隨后的應(yīng)用中由通用的設(shè)備驅(qū)動程序調(diào)用，實現(xiàn)對硬件設(shè)備的操作。,20:32,23,3.系統(tǒng)軟件層,系統(tǒng)軟件層通常包含有實時多任務(wù)操作系統(tǒng)（Real-time Operation System，RTOS）、文件系統(tǒng)、圖形用戶接口（Graphic User Interface，GUI）、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成。RTOS是嵌入式應(yīng)用軟件的基礎(chǔ)和開發(fā)平臺。,20:32,24,（1）嵌入式操作系統(tǒng),嵌入式操作系統(tǒng)（Embedded Operating System，EOS）負(fù)責(zé)系統(tǒng)的軟、硬件資源分配、任務(wù)調(diào)度，控制協(xié)調(diào)。

17、EOS除具備了一般操作系統(tǒng)最基本的功能外，還具有：實時性；支持開放性和可伸縮性的體系結(jié)構(gòu)，可裁減性；提供設(shè)備驅(qū)動接口；操作方便、簡單的圖形GUI和界面；支持TCP/IP協(xié)議及其他協(xié)議，提供統(tǒng)一的MAC訪問層接口，提供強(qiáng)大的網(wǎng)絡(luò)功能；嵌入式操作系統(tǒng)的用戶接口通過系統(tǒng)的調(diào)用命令向用戶程序提供服務(wù)；嵌入式系統(tǒng)一旦開始運(yùn)行就不需要用戶過多的干預(yù)；嵌入式操作系統(tǒng)和應(yīng)用軟件被固化在嵌入式系統(tǒng)ROM中；具有良好的硬件適應(yīng)性（可移植性）。,20:32,25,（2）文件系統(tǒng),嵌入式文件系統(tǒng)與通用操作系統(tǒng)的文件系統(tǒng)不完全相同，主要提供文件存儲、檢索和更新等功能，一般不提供保護(hù)和加密等安全機(jī)制。嵌入式文件系統(tǒng)通常支

18、持FAT32、JFFS2、YAFFS等幾種標(biāo)準(zhǔn)的文件系統(tǒng)，一些嵌入式文件系統(tǒng)還支持自定義的實時文件系統(tǒng)，可根據(jù)要求選擇所需的文件系統(tǒng)、存儲介質(zhì)和配置同時打開的最大文件數(shù)等。嵌入式文件系統(tǒng)可方便的掛接不同存儲設(shè)備的驅(qū)動程序，支持多種存儲設(shè)備。 嵌入式文件系統(tǒng)以系統(tǒng)調(diào)用和命令方式提供文件的各種操作，如設(shè)置、修改對文件和目錄的存取權(quán)限，提供建立、修改、改變和刪除目錄等服務(wù)，提供創(chuàng)建、打開、讀寫、關(guān)閉和撤銷文件等服務(wù)。,20:32,26,（3）圖形用戶接口（GUI）,GUI使用戶可通過窗口、菜單、按鍵等方式來方便地操作計算機(jī)或嵌入式系統(tǒng)。嵌入式GUI與PC機(jī)的GUI不同，嵌入式GUI具有輕型、占用資源

19、少、高性能、高可靠性、便于移植、可配置等特點。 實現(xiàn)嵌入式系統(tǒng)中的圖形界面一般采用下面的幾種方法： 1)針對特定的圖形設(shè)備輸出接口,自行開發(fā)相應(yīng)的功能函數(shù)； 2)購買針對特定嵌入式系統(tǒng)的圖形中間軟件包； 3)采用源碼開放的嵌入式GUI系統(tǒng)； 4)使用獨立軟件開發(fā)商提供的嵌入式GUI產(chǎn)品。,20:32,27,1.1.4 實時系統(tǒng)(RTOS),RTOS（Real-time operating system，實時系統(tǒng)）在航空、航天、工業(yè)過程控制、武器防御系統(tǒng)、自動化導(dǎo)航控制系統(tǒng)、醫(yī)療、信息檢索、銀行、多媒體系統(tǒng)等領(lǐng)域廣泛應(yīng)用。 RTOS與通用計算機(jī)系統(tǒng)不同，要求系統(tǒng)中的任務(wù)不但執(zhí)行結(jié)果要正確，而且必

20、須在一定的時間約束（Deadline）內(nèi)完成。在RTOS中，一個邏輯上正確的計算結(jié)果，若其產(chǎn)生的時間晚于某個規(guī)定的時間，那么也認(rèn)為系統(tǒng)的行為是不正確的。,20:32,28,1.RTOS定義,RTOS是指能夠在指定或者確定的時間內(nèi)完成系統(tǒng)功能和對外部或內(nèi)部、同步或異步時間做出響應(yīng)的系統(tǒng)，系統(tǒng)能夠處理和存儲控制系統(tǒng)所需要的大量數(shù)據(jù)。RTOS的正確性不僅依賴于系統(tǒng)計算的邏輯結(jié)果，還依賴于產(chǎn)生這個結(jié)果的時間。,20:32,29,2.RTOS特點,（1）約束性 RTOS任務(wù)的約束包括時間、資源、執(zhí)行順序和性能約束。 RTOS的任務(wù)具有時間約束性。是任何RTOS都固有的約束。時間約束性可分為“硬實時”和“

21、軟實時”。硬實時是指在航空航天、軍事、核工業(yè)等一些關(guān)鍵領(lǐng)域中應(yīng)用的系統(tǒng)，時間要求必須能夠得到完全滿足，否則將造成不可預(yù)計的結(jié)果。軟實時通常是指在監(jiān)控系統(tǒng)、信息采集系統(tǒng)等某些應(yīng)用中，有時間約束要求，但偶爾違反不會造成嚴(yán)重影響。 資源約束是指多個實時任務(wù)共享有限的資源時，必須按照一定的資源訪問控制協(xié)議進(jìn)行同步，以避免死鎖和高優(yōu)先級任務(wù)被低優(yōu)先級任務(wù)堵塞的時間（即優(yōu)先級倒置時間）不可預(yù)測。,20:32,30,RTOS特點,執(zhí)行順序約束是指各任務(wù)的啟動和執(zhí)行必須滿足一定的時間和順序約束。例如，在分布式端到端（end-to-end）實時系統(tǒng)中，同一任務(wù)的各子任務(wù)之間存在前驅(qū)/后繼約束關(guān)系，需要執(zhí)行同步協(xié)

22、議來管理子任務(wù)的啟動和控制子任務(wù)的執(zhí)行，使它們滿足時間約束和系統(tǒng)可調(diào)度性要求。 性能約束是指必須滿足如可靠性、可用性、可預(yù)測性、服務(wù)質(zhì)量（Quality of Service，QoS）等性能指標(biāo)。,20:32,31,RTOS特點,（2）可預(yù)測性 可預(yù)測性是指RTOS完成實時任務(wù)所需要的執(zhí)行時間應(yīng)是可知的?？深A(yù)測性是RTOS的一項重要性能要求。可預(yù)測性包括硬件時延的可預(yù)測性和軟件系統(tǒng)的可預(yù)測性（包括應(yīng)用程序的響應(yīng)時間是可預(yù)測的，以及操作系統(tǒng)的可預(yù)測性）。在多種任務(wù)型RTOS中，不但包括周期任務(wù)、偶發(fā)任務(wù)、非周期任務(wù)，還包括非實時任務(wù)。多種類型任務(wù)的混合，使系統(tǒng)的可調(diào)度性、可預(yù)測性分析更加困難。

23、（3）可靠性 大多數(shù)RTOS要求有較高的可靠性，要求系統(tǒng)在最壞情況下都能正常工作或避免損失?？煽啃允荝TOS的重要性能指標(biāo)。 （4）交互性 外部環(huán)境是RTOS不可缺少的一個組成部分，外部環(huán)境往往是被控子系統(tǒng)，兩者相互作用構(gòu)成完整的實時系統(tǒng)。嵌入式計算機(jī)系統(tǒng)一般作為控制系統(tǒng)，必須在規(guī)定的時間內(nèi)對被控子系統(tǒng)請求做出反應(yīng)。被控子系統(tǒng)也必須能夠正常工作或準(zhǔn)備對任何異常行為采取動作。,20:32,32,3.RTOS調(diào)度,給定一組實時任務(wù)和系統(tǒng)資源，確定每個任務(wù)何時何地執(zhí)行的整個過程就是調(diào)度。而RTOS中調(diào)度的目的則是要盡可能地保證每個任務(wù)滿足它們的時間約束，及時對外部請求做出響應(yīng)。實時調(diào)度技術(shù)常用的有以

24、下兩種。 （1）搶占式調(diào)度和非搶占式調(diào)度 搶占式調(diào)度通常是優(yōu)先級驅(qū)動的調(diào)度。每個任務(wù)都有優(yōu)先級，任何時候具有最高優(yōu)先級且已啟動的任務(wù)先執(zhí)行。搶占式調(diào)度實時性好、反應(yīng)快，調(diào)度算法相對簡單，可優(yōu)先保證高優(yōu)先級任務(wù)的時間約束，其缺點是上下文切換多。而非搶占式調(diào)度是指不允許任務(wù)在執(zhí)行期間被中斷，任務(wù)一旦占用微處理器就必須執(zhí)行完畢或自愿放棄，其優(yōu)點是上下文切換少，缺點是微處理器有效資源利用率低，可調(diào)度性不好。,20:32,33,（2）靜態(tài)表驅(qū)動策略和優(yōu)先級驅(qū)動策略,靜態(tài)表驅(qū)動策略是一種離線調(diào)度策略，指在系統(tǒng)運(yùn)行前根據(jù)各任務(wù)的時間約束及關(guān)聯(lián)關(guān)系，采用某種搜索策略生成一張運(yùn)行時刻表。在系統(tǒng)運(yùn)行時，調(diào)度器只需

25、根據(jù)這張時刻表啟動相應(yīng)的任務(wù)即可。 優(yōu)先級驅(qū)動策略指按照任務(wù)優(yōu)先級的高低確定任務(wù)的執(zhí)行順序。優(yōu)先級驅(qū)動策略又分為靜態(tài)優(yōu)先級調(diào)度策略和動態(tài)優(yōu)先級調(diào)度策略。靜態(tài)優(yōu)先級調(diào)度是指任務(wù)的優(yōu)先級分配好之后，在任務(wù)的運(yùn)行過程中，優(yōu)先級不會發(fā)生改變。靜態(tài)優(yōu)先級調(diào)度又稱為固定優(yōu)先級調(diào)度。動態(tài)優(yōu)先級調(diào)度是指任務(wù)的優(yōu)先級可以隨著時間或系統(tǒng)狀態(tài)的變化而發(fā)生變化。,20:32,34,4.RTOS分類,RTOS主要分為強(qiáng)實時（Hard Real-Time）系統(tǒng)和弱實時（Soft Real-Time）系統(tǒng)兩類。強(qiáng)實時系統(tǒng)應(yīng)用在航空航天、軍事、核工業(yè)等領(lǐng)域中，弱實時系統(tǒng)如視頻點播系統(tǒng)、信息采集與檢索系統(tǒng)等。,20:32,35

26、,5實時任務(wù)分類,實時任務(wù)的分類方法有多種，根據(jù)任務(wù)的周期劃分，可以分為周期任務(wù)、偶發(fā)任務(wù)和非周期任務(wù)3類。根據(jù)是否允許任務(wù)超時，以及超時后對系統(tǒng)造成的影響，任務(wù)又分為強(qiáng)實時任務(wù)、準(zhǔn)實時任務(wù)、弱實時任務(wù)和弱一強(qiáng)實時任務(wù)4類。,20:32,36,6.RTOS操作系統(tǒng)和內(nèi)核,RTOS從單用途專用系統(tǒng)向多用途通用操作系統(tǒng)（如實時Linux等）發(fā)展。RTOS從只支持強(qiáng)實時及其應(yīng)用發(fā)展到既支持強(qiáng)實時也支持弱實時及其應(yīng)用方面，如開放實時系統(tǒng)的服務(wù)質(zhì)量（QoS）多媒體應(yīng)用、復(fù)雜分布式實時系統(tǒng)等。,20:32,37,1.2 嵌入式微處理器體系結(jié)構(gòu),1.2.1 馮諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu) 1.2.2 精簡指令集計算

27、機(jī) 1.2.3 流水線技術(shù) 1.2.4 信息存儲的字節(jié)順序,20:32,38,1.2.1 馮諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu),1.馮諾依曼(Von Neumann)結(jié)構(gòu) 馮諾依曼結(jié)構(gòu)的計算機(jī)由CPU和存儲器構(gòu)成，其程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置；采用單一的地址及數(shù)據(jù)總線，程序指令和數(shù)據(jù)的寬度相同。程序計數(shù)器（PC）是CPU內(nèi)部指示指令和數(shù)據(jù)的存儲位置的寄存器。 CPU通過程序計數(shù)器提供的地址信息，對存儲器進(jìn)行尋址，找到所需要的指令或數(shù)據(jù)，然后對指令進(jìn)行譯碼，最后執(zhí)行指令規(guī)定的操作。處理器執(zhí)行指令時，先從儲存器中取出指令解碼，再取操作數(shù)執(zhí)行運(yùn)算，即使

28、單條指令也要耗費幾個甚至幾十個周期，在高速運(yùn)算時，在傳輸通道上會出現(xiàn)瓶頸效應(yīng)。 目前使用馮諾依曼結(jié)構(gòu)的CPU和微控制器品種有很多，例如Intel公司的8086系列及其他CPU，ARM公司的ARM7、MIPS公司的MIPS處理器等。,20:32,39,2.哈佛(Harvard)結(jié)構(gòu),哈佛結(jié)構(gòu)的主要特點是將程序和數(shù)據(jù)存儲在不同的存儲空間中，即程序存儲器和數(shù)據(jù)存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問。系統(tǒng)中具有程序的數(shù)據(jù)總線與地址總線，數(shù)據(jù)的數(shù)據(jù)總線與地址總線。這種分離的程序總線和數(shù)據(jù)總線可允許在一個機(jī)器周期內(nèi)同時獲取指令字(來自程序存儲器)和操作數(shù)(來自數(shù)據(jù)存儲器)，從而提高執(zhí)行

29、速度，提高數(shù)據(jù)的吞吐率。又由于程序和數(shù)據(jù)存儲器在兩個分開的物理空間中，因此取指和執(zhí)行能完全重疊，具有較高的執(zhí)行效率。 目前使用哈佛結(jié)構(gòu)的CPU和微控制器品種有很多，除DSP處理器外，還有摩托羅拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和ARM公司的ARM9、ARM10和ARM11等。,20:32,40,1.2.2 精簡指令集計算機(jī),早期的計算機(jī)采用復(fù)雜指令集計算機(jī)（Complex Instruction Set Computer，CISC）體系，例如Intel公司的X86系列CPU，從8086到Pentium系列，采用的都是典型的CISC體系結(jié)構(gòu)。采用CISC體

30、系結(jié)構(gòu)的計算機(jī)各種指令的使用頻率相差懸殊，統(tǒng)計表明，大概有20%的比較簡單的指令被反復(fù)使用，使用量約占整個程序的80%；而有80%左右的指令則很少使用，其使用量約占整個程序的20%，即指令的2/8規(guī)律。在CISC中，為了支持目標(biāo)程序的優(yōu)化，支持高級語言和編譯程序，增加了許多復(fù)雜的指令，用一條指令來代替一串指令。通過增強(qiáng)指令系統(tǒng)的功能，簡化軟件，卻增加了硬件的復(fù)雜程度。而這些復(fù)雜指令并不等于有利于縮短程序的執(zhí)行時間。在VLSI制造工藝中要求CPU控制邏輯具有規(guī)整性，而CISC為了實現(xiàn)大量復(fù)雜的指令，控制邏輯極不規(guī)整，給VLSI工藝造成很大困難。,20:32,41,精簡指令集計算機(jī),精簡指令集計算

31、機(jī)（Reduced Instruction Set Computer，RISC）體系結(jié)構(gòu)是20世紀(jì)80年代提出來的。目前IBM、DEC、Intel和Motorola等公司都在研究和發(fā)展RISC技術(shù)，RISC已經(jīng)成為當(dāng)前計算機(jī)發(fā)展不可逆轉(zhuǎn)的趨勢。 RISC是在CISC的基礎(chǔ)上產(chǎn)生并發(fā)展起來的，RISC的著眼點不是簡單地放在簡化指令系統(tǒng)上，而是通過簡化指令系統(tǒng)使計算機(jī)的結(jié)構(gòu)更加簡單合理，從而提高運(yùn)算效率。在RISC中的特點： 1）優(yōu)先選取使用頻率最高、有用但不復(fù)雜的指令,避免使用復(fù)雜指令； 2）固定指令長度，減少指令格式和尋址方式種類； 3）指令之間各字段的劃分比較一致,各字段的功能也比較規(guī)整；

32、4）采用Load/Store指令訪問存儲器,其余指令操作都在寄存器之間進(jìn)行; 5）增加CPU中通用寄存器數(shù)量，算邏運(yùn)算的操作數(shù)在通用寄存器中存??； 6）大部分指令控制在一個或小于一個機(jī)器周期內(nèi)完成。 以硬布線控制邏輯為主，不用或少用微碼控制；采用高級語言編程，重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。,20:32,42,精簡指令集計算機(jī),盡管RISC架構(gòu)與CISC架構(gòu)相比較有較多的優(yōu)點，但RISC架構(gòu)也不可以取代CISC架構(gòu)。事實上，RISC和CISC各有優(yōu)勢?，F(xiàn)代的CPU往往采用CISC的外圍，內(nèi)部加入了RISC的特性，如超長指令集CPU就是融合了RISC和CISC的兩者的優(yōu)勢，成為未來的CPU

33、發(fā)展方向之一。在PC機(jī)和服務(wù)器領(lǐng)域，CISC體系結(jié)構(gòu)是市場的主流。在嵌入式系統(tǒng)領(lǐng)域，RISC結(jié)構(gòu)的微處理器將占有重要的位置。,20:32,43,1.2.3 流水線技術(shù),1.流水線的基本概念 流水線技術(shù)應(yīng)用于計算機(jī)系統(tǒng)結(jié)構(gòu)的各個方面，流水線技術(shù)的基本思想是將一個重復(fù)的時序分解成若干個子過程，而每一個子過程都可有效地在其專用功能段上與其他子過程同時執(zhí)行。 在流水線技術(shù)中，流水線要求可分成若干相互聯(lián)系的子過程，實現(xiàn)子過程的功能所需時間盡可能相等。形成流水處理，需要一段準(zhǔn)備時間。指令流發(fā)生不能順序執(zhí)行時，會使流水線過程中斷，再形成流水線過程則需要時間。 流水線結(jié)構(gòu)的類型眾多，并且分類方法各異，按完成的

34、功能分類,可分為單功能流水線和多功能流水線，按同一時間內(nèi)各段之間的連接方式分類可靜態(tài)流水線和動態(tài)流水線;按數(shù)據(jù)表示分類,可分為標(biāo)量流水線處理器和向量流水線處理器。,20:32,44,流水線的基本概念,指令流水線就是將一條指令分解成一連串執(zhí)行的子過程，例如把指令的執(zhí)行過程細(xì)分為取指令、指令譯碼、取操作數(shù)和執(zhí)行4個子過程。在CPU中把一條指令的串行執(zhí)行子過程變?yōu)槿舾蓷l指令的子過程在CPU中重疊執(zhí)行。如果能做到每條指令均分解為m個子過程,且每個子過程的執(zhí)行時間都一樣，則利用此條流水線可將一條指令的執(zhí)行時間T由原來的T縮短為T/m。指令流水線處理的時空圖如圖1.2.1所示,其中的1、2、3、4、5表示

35、要處理的5條指令。從圖可見采用流水方式可同時執(zhí)行多條指令。,20:32,45,指令流水線處理的時空圖,20:32,46,2.流水線處理機(jī)的主要指標(biāo),（1）吞吐率 在單位時間內(nèi)，流水線處理機(jī)流出的結(jié)果數(shù)稱為吞吐率。對指令而言就是單位時間里執(zhí)行的指令數(shù)。如果流水線的子過程所用時間不一樣長，則吞吐率P應(yīng)為最長子過程的倒數(shù). （2）建立時間 流水線開始工作，須經(jīng)過一定時間才能達(dá)到最大吞吐率，這就是建立時間。若m個子過程所用時間一樣，均為t0，則建立時間T0mt0。,20:32,47,1.2.4 信息存儲的字節(jié)順序,1.大端和小端存儲法 大多數(shù)計算機(jī)使用8位(bit)的數(shù)據(jù)塊做為最小的可尋址的存儲器單位

36、，稱為一個字節(jié)。存儲器的每一個字節(jié)都用一個唯一的地址來標(biāo)識。,（a）小端存儲法,（b）大端存儲法,20:32,48,大端和小端存儲法,采用大端存儲法還是小端存儲法，各處理器廠商的立場和習(xí)慣不同，并不存在技術(shù)原因。Intel公司X86系列的微處理器都采用小端存儲法，而IBM、Motorola和Sun Microsystems公司的大多數(shù)微處理器采用大端存儲法。此外，還有一些微處理器，如ARM、MIPS和Motorola的PowerPC等，可以通過芯片上電啟動時確定的字節(jié)存儲順序規(guī)則，來選擇存儲模式。 對于大多數(shù)程序員來言，機(jī)器的字節(jié)存儲順序是完全不可見的，無論哪一種存儲模式的微處理器編譯出的程序

37、都會得到相同的結(jié)果。不過，當(dāng)不同存儲模式的微處理器之間通過網(wǎng)絡(luò)傳送二進(jìn)制數(shù)據(jù)時，在有些情況下，字節(jié)順序會成為問題.,20:32,49,2.可移植性問題,當(dāng)在不同存儲順序的微處理器間進(jìn)行程序移植時，要特別注意存儲模式的影響。把從軟件得到的二進(jìn)制數(shù)據(jù)寫成一般的數(shù)據(jù)格式往往會涉及到存儲順序的問題。 在多臺不同存儲順序的主機(jī)之間共享信息可以有兩種方式：一種是以單一存儲方式共享數(shù)據(jù)，一種是允許主機(jī)以不同的存儲方式共享數(shù)據(jù)。使用單一存儲順序只要解釋一種格式，解碼簡單。使用多種存儲方式不需要對數(shù)據(jù)的原順序進(jìn)行轉(zhuǎn)化，使得編碼容易，同時當(dāng)編碼器和解碼器采用同一種存儲方式時因為不需要變換字節(jié)順序，也能提高通信效率

38、。,20:32,50,3.通信中的存儲順序問題,在網(wǎng)絡(luò)通信中，Internet協(xié)議（即IP協(xié)議）定義了標(biāo)準(zhǔn)的網(wǎng)絡(luò)字節(jié)順序。該字節(jié)順序被用于所有設(shè)計使用在IP協(xié)議上的數(shù)據(jù)包、高級協(xié)議和文件格式上。 很多網(wǎng)絡(luò)設(shè)備也存在存儲順序問題：即字節(jié)中的位采用大端法（最重要的位優(yōu)先）或小端法（最不重要的位優(yōu)先）發(fā)送。這取決于OSI模型最底層的數(shù)據(jù)鏈路層。,20:32,51,4.數(shù)據(jù)格式的存儲順序,一個典型的例子就是日期表示方法，不同的國家采用不同的表示方法，美國和其他一些國家，日期格式順序一般是：月一日一年(如:12月24日2007年或12/24/2007),這是中間表示法。 在世界大部分國家中，包括除瑞典、

39、拉脫維亞和匈牙利之外的歐洲，日期格式為：日一月一年（比如24日12月2007或12/24/2007），這是小端表示法。 中國、日本和ISO 8601國際正式標(biāo)準(zhǔn)順序的日期順序排列順序是；年一月一日（比如2007年12月24日或2007-12-24），這是大端表示法。在ISO 8601中年份必須用4位數(shù)字表示，月份和日數(shù)分別用兩位表示。因此，個位數(shù)的日和月必須在前面填補(bǔ)一個零，如01，02，09等。,20:32,52,1.3 嵌入式微處理器的結(jié)構(gòu)和類型,1.3.1 嵌入式微控制器 1.3.2 嵌入式微處理器 1.3.3 嵌入式DSP處理器 1.3.4 嵌入式片上系統(tǒng) 1.3.5 多核處理器,20

40、:32,53,嵌入式微處理器的結(jié)構(gòu)和類型,從1971年Intel公司推出第一塊微處理器芯片4004到今天，嵌入式微處理器已有30多年的發(fā)展歷史。 嵌入式系統(tǒng)硬件一般由嵌入式微處理器、存儲器和輸入/輸出組成，其中嵌入式微處理器是嵌入式硬件系統(tǒng)的核心。 嵌入式微處理器的字長寬度可分為4位、8位、16位、32位和64位。一般把16位及以下的稱為嵌入式微控制器（Embedded Micro Controller），32位及以上的稱為嵌入式微處理器。 微處理器內(nèi)部僅包含處理器稱為一般用途微處理器。將CPU、ROM、RAM及I/O等集成到一個芯片上，稱為單芯片微控制器。 根據(jù)用途，可分為嵌入式微控制器、嵌

41、入式微處理器、嵌入式DSP處理器、嵌入式片上系統(tǒng)、雙核或多核處理器等類型。,20:32,54,1.3.1 嵌入式微控制器,嵌入式微控制器（Micro Controller Unit，MCU）又稱為單片機(jī)，芯片內(nèi)部集成ROM、EPROM、RAM、總線、總線邏輯、定時/計數(shù)器、看門狗、I/O、串行口、脈寬調(diào)制輸出（PWM）、A/D、D/A、Flash、EEPROM等各種必要功能和外設(shè)。嵌入式微控制器具有單片化、體積小、功耗和成本低，可靠性高等特點，約占嵌入式系統(tǒng)市場份額的70。嵌入式微控制器品種和數(shù)量很多，典型產(chǎn)品有8051、MCS-251、MCS-96/196/296、C166/167、68K系

42、列，TI公司的MSP430系列和Motorola公司的68H12系列，以及MCU8XC930/931、C540、C541，并且有支持I2C、CAN-BUS、 LCD及眾多專用嵌入式微控制器和兼容系列。,20:32,55,1.3.2 嵌入式微處理器,嵌入式微處理器（Embedded Micro Processing Unit，EMPU）由通用計算機(jī)中的CPU發(fā)展而來，嵌入式微處理器只保留和嵌入式應(yīng)用緊密相關(guān)的功能硬件，去除其他的冗余功能部分，以最低的功耗和資源實現(xiàn)嵌入式應(yīng)用的特殊要求。通常嵌入式微處理器把CPU、ROM、RAM及I/O等做到同一個芯片上。32位微處理器采用32位的地址和數(shù)據(jù)總線，

43、其地址空間達(dá)到了2324GB。目前主流的32位嵌入式微處理器系列主要有ARM系列、MIPS系列、PowerPC系列等。屬于這些系列的嵌入式微處理器產(chǎn)品很多，有千種以上。,20:32,56,1.ARM系列,ARM（Advanced RISC Machine）公司的ARM微處理器體系結(jié)構(gòu)目前被公認(rèn)為是嵌入式應(yīng)用領(lǐng)域領(lǐng)先的32位嵌入式RISC微處理器結(jié)構(gòu)。ARM體系結(jié)構(gòu)目前發(fā)展并定義了7種不同的版本。從版本1到版本7，ARM體系的指令集功能不斷擴(kuò)大。ARM處理器系列中的各種處理器，雖然在實現(xiàn)技術(shù)、應(yīng)用場合和性能方面都不相同，但只要支持相同的ARM體系版本，基于它們的應(yīng)用軟件是兼容的。表1.3.1給出

44、了ARM體系結(jié)構(gòu)各版本的特點。 目前，70%的移動電話、大量的游戲機(jī)、手持PC和機(jī)頂盒等都已采用了ARM處理器，許多一流的芯片廠商都是ARM的授權(quán)用戶，如Intel、Samsung、TI、Freescale、ST等公司。,20:32,57,ARM體系結(jié)構(gòu)版本及特點,20:32,58,ARM體系結(jié)構(gòu)版本及特點,20:32,59,ARM體系結(jié)構(gòu)版本及特點,20:32,60,ARM體系結(jié)構(gòu)版本及特點,20:32,61,2.MIPS系列,美國斯坦福大學(xué)Hennessy教授領(lǐng)導(dǎo)的研究小組研制的MIPS（無互鎖流水級的微處理器）是世界上很流行的一種RISC處理器，其機(jī)制是盡量利用軟件辦法避免流水線中的數(shù)據(jù)

45、相關(guān)問題。 從20世紀(jì)80年代初期MIPS處理器發(fā)明到現(xiàn)在的20多年，MIPS以其高性能的處理能力被廣泛應(yīng)用于寬帶接入、路由器、調(diào)制解調(diào)設(shè)備、電視、游戲、打印機(jī)、辦公用品、DVD播放等領(lǐng)域。 和ARM公司一樣，MIPS公司本身并不從事芯片的生產(chǎn)活動（只進(jìn)行設(shè)計），不過其他公司如果要生產(chǎn)該芯片，則必須得到MIPS公司的許可。 MIPS 32位處理器內(nèi)核系列和特點如表1.3.2所示。,20:32,62,MIPS 32位處理器內(nèi)核系列和特點,20:32,63,MIPS 32位處理器內(nèi)核系列和特點,20:32,64,3.PowerPC,PowerPC是Freescale（原Motorola）公司的產(chǎn)品

46、。PowerPC RISC處理器采用了超標(biāo)量處理器設(shè)計和調(diào)整內(nèi)存緩沖器，修改了指令處理設(shè)計，它完成一個操作所需的指令數(shù)比CISC處理器要多，但完成操作的總時間卻減少了。 PowerPC內(nèi)核采用獨特分支處理單元可以讓指令預(yù)取效率大大提高,即使指令流水線上出現(xiàn)跳轉(zhuǎn)指令,也不會影響到其運(yùn)算單元的運(yùn)算效率。PowerPC RISC處理器設(shè)計了多級內(nèi)存高速緩沖區(qū)，以便讓那些正在訪問（或可能會被訪問）的數(shù)據(jù)和指令總是存儲在調(diào)整內(nèi)存中。這種內(nèi)存分層和內(nèi)存管理設(shè)計，令系統(tǒng)的內(nèi)存訪問性能非常接近調(diào)整內(nèi)存，但其成本卻與低速內(nèi)存相近。而且PowerPC還引入了獨立的分支處理器來進(jìn)一步解決這個問題，這個處理單元在讀入

47、指令隊列后，會找出其中的跳轉(zhuǎn)指令，然后預(yù)取跳轉(zhuǎn)指令所指向的新的內(nèi)存地址的指令，這樣就大大提高了指令預(yù)取的效率。,20:32,65,PowerPC,PowerPC內(nèi)核采用超標(biāo)量（Superscale）設(shè)計。在PowerPC內(nèi)部，集成了多個處理器，這些處理器可以并行獨立工作，這樣就可以在一個時鐘周期執(zhí)行多條指令。一個標(biāo)準(zhǔn)的601處理器中便集成了一個定點處理器、一個浮點處理器和一個分支處理器，這種超標(biāo)量設(shè)計提供了允許多條指令同時運(yùn)行的多處理流水線。顯然，這種指令的重疊程度取決于指令的順序和種類。 PowerPC具有字節(jié)非對齊操作的兼容特性，可以處理字節(jié)非對齊的存儲器訪問，這種特性可以讓它兼容許多從C

48、ISC處理器移植過來的指令和數(shù)據(jù)結(jié)構(gòu)。 PowerPC同時支持大端小端Big/Little-Indian）數(shù)據(jù)類型。因此PowerPC可以很方便地與68K系列處理器和數(shù)據(jù)結(jié)構(gòu)兼容。PowerPC可以通過一些特殊指令訪問小端模式的數(shù)據(jù)。在這種情況下，PowerPC不能訪問非字節(jié)對齊的數(shù)據(jù)。,20:32,66,1.3.3 嵌入式DSP處理器,嵌入式DSP處理器（Digital Signal Processor，DSP）是專門用于信號處理方面的處理器，芯片內(nèi)部采用程序和數(shù)據(jù)分開存儲和傳輸?shù)墓鸾Y(jié)構(gòu)，具有專門硬件乘法器，采用流水線操作，提供特殊的DSP指令，可用來快速地實現(xiàn)各種數(shù)字信號處理算法，使其處

49、理速度比最快的CPU還快10-50倍。 在DSP處理器上是乘法與加法運(yùn)算最基本的運(yùn)算功能，除此之外，DSP處理器還用于如有限脈沖響應(yīng)濾波器（FIR）、無限脈沖響應(yīng)濾波器（IIR）、離散傅利葉（Discrete Fourier Transforms）及離散余弦轉(zhuǎn)換（Discrete Cosine Transforms）等一些常見算法的實現(xiàn)。,20:32,67,嵌入式DSP處理器,從20世紀(jì)80年代到現(xiàn)在，縮小DSP芯片尺寸始終是DSP的技術(shù)發(fā)展方向。DSP處理器已發(fā)展到第5代產(chǎn)品，多數(shù)基于精簡指令集計算（RISC）結(jié)構(gòu)，并將幾個DSP芯核、MPU芯核、專用處理單元、外圍電路單元和存儲單元集成在一

50、個芯片上，成為DSP系統(tǒng)級集成電路。其系統(tǒng)集成度極高，并將DSP芯核及外圍元件綜合集成在單一芯片上。 DSP運(yùn)算速度的提高主要依靠新工藝改進(jìn)芯片結(jié)構(gòu)。目前一般的DSP運(yùn)算速度為100MIPS（即每秒鐘可運(yùn)算1億條指令）。TI的TM320C6X芯片由于采用超長指令字（全稱為Very Long Instruction Word，VLIW）結(jié)構(gòu)設(shè)計，其處理速度已高達(dá)2000MIPS。按照發(fā)展趨勢，DSP的運(yùn)算速度完全可能再提高100倍（達(dá)到1600GIPS）。 DSP并行結(jié)構(gòu)可分為片內(nèi)并行和片間并行?？删幊藾SP使生產(chǎn)廠商可在同一個DSP平臺上開發(fā)出各種不同型號的系列產(chǎn)品，以滿足不同用戶的需求。同時

51、，可編程DSP也為廣大用戶提供了易于升級的良好途徑。為縮短軟件開發(fā)的周期，DSP軟件開發(fā)通常使用高級語言進(jìn)行。,20:32,68,1.3.4 嵌入式片上系統(tǒng),嵌入式片上系統(tǒng)（System On Chip，SOC）最大的特點是成功實現(xiàn)了軟硬件無縫結(jié)合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊，而且具有極高的綜合性，在一個芯片內(nèi)部運(yùn)用VHDL等硬件描述語言，即可實現(xiàn)一個復(fù)雜的系統(tǒng)。與傳統(tǒng)的系統(tǒng)設(shè)計不同，用戶不需要繪制龐大復(fù)雜的電路板，一點點地連接焊制，只需要使用精確的語言，綜合時序設(shè)計直接在器件庫中調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后通過仿真之后就可以直接交付芯片廠商進(jìn)行生產(chǎn)，設(shè)計生產(chǎn)效率高。 在SOC中

52、，絕大部分系統(tǒng)構(gòu)件都是在系統(tǒng)內(nèi)部，系統(tǒng)簡潔，系統(tǒng)的體積和功耗小，可靠性高。SOC多是專用的，所以大部分產(chǎn)品都不為用戶所知，比較典型的SOC產(chǎn)品如Philips公司的Smart XA，少數(shù)通用系列如Siemens公司的TriCore、Motorola公司的M-Core、某些ARM系列器件、Echelon和Motorola聯(lián)合研制的Neuron芯片等。 SOC已在聲音、圖像、影視、網(wǎng)絡(luò)及系統(tǒng)邏輯等應(yīng)用領(lǐng)域中廣泛應(yīng)用。,20:32,69,1.3.5 多核處理器,雙核或多核處理器早已在SOC、多媒體、網(wǎng)絡(luò)等一些嵌入式處理器中采用。但真正引人注目的是多核技術(shù)被引入到最高性能的通用處理器中。 將兩個或多個

53、CPU核封裝在一個芯片內(nèi)部，可節(jié)省大量的晶體管和封裝成本，同時還能顯著提高處理器的性能。另外，由于多核處理器對外的“界面”是統(tǒng)一的，用戶不會在主板、硬件體系方面做大的改變，從兼容性和系統(tǒng)升級成本方面來考慮有諸多的優(yōu)勢。,20:32,70,多核處理器,實現(xiàn)兩個或多個內(nèi)核協(xié)調(diào)工作通常采用對稱（Symmetric）多處理技術(shù)和非對稱多處理（Asymmetric）兩種方式。例如IBM Power 4處理器采用對稱多處理技術(shù)，將兩顆完全一樣的處理器封裝在一個芯片內(nèi)，達(dá)到雙倍或接近雙倍的處理性能，由于共享了緩存和系統(tǒng)總線，因此這種做法的優(yōu)點是能節(jié)省運(yùn)算資源。例如TI公司的OMAP5910雙核處理器采用一種

54、非對稱多處理的工作方式，即兩個處理內(nèi)核彼此不同，各自處理和執(zhí)行特定的功能，在軟件的協(xié)調(diào)下分擔(dān)不同的計算任務(wù)，比如一個執(zhí)行加密，而另一個執(zhí)行TCP/IP協(xié)議處理。 在2001年，IBM公司推出了世界上第一款基于雙核的Power 4處理器的高性能服務(wù)器處理器；隨后Sun和HP公司都先后推出了基于雙核體系結(jié)構(gòu)的UltraSPARC及PA-RISC芯片。當(dāng)前這些多核處理器主要應(yīng)用于對提高性能和降低功耗最為迫切的服務(wù)器領(lǐng)域。,20:32,71,ARM9嵌入式系統(tǒng)設(shè)計基礎(chǔ)教程,河南理工大學(xué)計算機(jī)學(xué)院 通 信 工 程 系 趙鴻圖 E-mail: TEL:20:32,72,課程理論教

55、學(xué)內(nèi)容安排,第1章 嵌入式系統(tǒng)基礎(chǔ)知識 第2章 ARM體系結(jié)構(gòu) 第3章 32 Bit RISC微處理器S3C2410A 第4章 嵌入式系統(tǒng)的存儲器系統(tǒng) 第5章 嵌入式系統(tǒng)輸入/輸出設(shè)備接口 第6章 嵌入式系統(tǒng)總線接口 第7章 嵌入式系統(tǒng)網(wǎng)絡(luò)接口 第8章 嵌入式系統(tǒng)軟件及操作系統(tǒng)基礎(chǔ) 第9章 ARM匯編語言程序設(shè)計基礎(chǔ) 第10章 Bootloader設(shè)計基礎(chǔ) 第11章 Linux操作系統(tǒng)基礎(chǔ) 第12章 嵌入式Linux軟件設(shè)計 第13章 圖形用戶接口（GUI）,20:32,73,第2章 ARM體系結(jié)構(gòu),2.1ARM體系結(jié)構(gòu)簡介 2.2ARM微處理器結(jié)構(gòu) 2.3ARM微處理器的寄存器結(jié)構(gòu) 2.4A

56、RM微處理器的異常處理 2.5ARM的存儲器結(jié)構(gòu) 2.6ARM微處理器指令系統(tǒng) 2.7ARM微處理器的接口,20:32,74,2.1ARM體系結(jié)構(gòu)簡介,ARM（Advanced RISC Machines）公司1991年成立于英國劍橋，專門從事基于RISC技術(shù)芯片設(shè)計開發(fā)，主要出售芯片設(shè)計技術(shù)的授權(quán)，作為知識產(chǎn)權(quán)供應(yīng)商，不直接芯片生產(chǎn)，轉(zhuǎn)讓設(shè)計許可由合作公司生產(chǎn)各具特色的芯片，半導(dǎo)體生產(chǎn)商從ARM購買設(shè)計的ARM微處理器核，根據(jù)不同的應(yīng)用領(lǐng)域，加入外圍電路，形成自己的ARM微處理器芯片進(jìn)入市場。目前，全世界有幾十家大的半導(dǎo)體公司使用ARM公司的授權(quán)，使ARM技術(shù)獲得更多的第三方工具、制造、軟件

57、的支持，又使系統(tǒng)成本降低，使產(chǎn)品更容易進(jìn)入市場，更具有競爭力。目前，ARM已深入到工業(yè)控制、無線通訊、網(wǎng)絡(luò)應(yīng)用、消費類電子產(chǎn)品、成像和安全產(chǎn)品各個領(lǐng)域。,20:32,75,ARM的業(yè)務(wù)模型,ARM,Partner,OEM Customer,授權(quán)費,IP,ARM 創(chuàng)造和設(shè)計IP,產(chǎn)品，例如：芯片,Partner把ARM IP和其他IP集成進(jìn)產(chǎn)品,版權(quán)費,單價,OEM 用來自ARM Partner的芯片設(shè)計制造最終用戶產(chǎn)品,20:32,76,業(yè)界需要何種服務(wù)？,無晶圓IC設(shè)計廠商,晶圓 代工廠,培訓(xùn),大學(xué)科研,參考設(shè)計,應(yīng)用軟件,軟件,開發(fā)工具,20:32,77,ARM在中國:與國內(nèi)電子行業(yè)緊密合

58、作的知識產(chǎn)權(quán)公司,中國無晶圓廠半導(dǎo)體公司 中興集成 購買 ARM922T CPU 授權(quán)，用于網(wǎng)絡(luò)系統(tǒng)芯片 上海華虹集成電路 購買 ARM SC100 CPU 授權(quán)，用于Java智能卡 大唐購買 ARM946E CPU 授權(quán)，用于SCDMA基帶芯片 上海復(fù)旦微電子購買ARM7TDMI CPU 授權(quán)，用于多媒體芯片 上海杰得微電子購買ARM926 CPU Prime Starter Kit授權(quán)，用于多媒體芯片 華為技術(shù)購買 ARM7TDMI CPU，ARM926 CPU Prime Starter Kit授權(quán)，用于WCDMA等芯片 晶原代工廠 中芯國際 (0.18um, ARM7TDMI, ARM

59、922T) 大學(xué)及政府機(jī)構(gòu) 東南大學(xué): ARM7TDMI 上海集成電路設(shè)計研究中心(ICC): ARM7TDMI 上海交通大學(xué): ARM922T 北京工業(yè)大學(xué): ARM7TDMI 香港科技園：ARM7TDMI,20:32,78,ARM在中國:與國內(nèi)電子行業(yè)緊密合作的知識產(chǎn)權(quán)公司,ARM RealView 開發(fā)工具中國分銷商 香港科匯宏盛分部、北京旋極 ARM Authorized Training Centre（ARM授權(quán)培訓(xùn)中心） 北京旋極、北京微芯力、深圳英蓓特培訓(xùn)中心 ARM Approved Design Centre （ARM樣品設(shè)計中心） 眾華 RTOS 公司（實時操作系統(tǒng)開發(fā)） 普天慧信,科銀京成、北京凱思昊鵬、中科紅旗,世紀(jì)科泰等 2004年9月7日，ARM北京分處成立: 科銀京成和凱思昊鵬與ARM合作，開發(fā)支持JTEK和SWERVE技術(shù) 中芯國際拓展ARM代工計劃,獲ARM926EJ處理器0.13微米工藝授權(quán) 北京振戎融通與ARM合作,將JTEK集成在中國聯(lián)通新一代Java環(huán)境中,20:32,79,采用RISC架構(gòu)的ARM微處理器特點, 支持Thumb(6位)/ARM(32位)雙指令集，兼容8位/16位器件。Thumb指令比8位和16位CISC/RISC CPU有更好的代碼密度； 指令執(zhí)行采用3級流水線/5級流水線技