1、2020/8/25,1,第四章 邏輯設(shè)計技術(shù),2020/8/25,2,第一節(jié) MOS管的串、并聯(lián)特性 晶體管的驅(qū)動能力是用其導(dǎo)電因子來表示的，值越大，其驅(qū)動能力越強。多個管子的串、并情況下，其等效導(dǎo)電因子應(yīng)如何推導(dǎo)？ 一、兩管串聯(lián)：,2020/8/25,3,設(shè)：Vt相同，工作在線性區(qū)。 將上式代入（1）得： 由等效管得：,2020/8/25,4,比較（3）（4）得： 同理可推出N個管子串聯(lián)使用時，其等效增益因子為：,2020/8/25,5,二、兩管并聯(lián)： 同理可證，N個Vt相等的管子并聯(lián)使用時：,2020/8/25,6,第二節(jié) 各種邏輯門的實現(xiàn) 一、與非門：,2020/8/25,7,與非門電路

2、的驅(qū)動能力 在一個組合邏輯電路中，為了使各種組合門電路之間能夠很好地匹配，各個邏輯門的驅(qū)動能力都要與標(biāo)準(zhǔn)反相器相當(dāng)。即在最壞工作條件下，各個邏輯門的驅(qū)動能力要與標(biāo)準(zhǔn)反相器的特性相同。 設(shè)：標(biāo)準(zhǔn)反相器的導(dǎo)電因子為n=p， 邏輯門：n1=n2=n p1=p2=p,2020/8/25,8,（1）a，b=1，1時，下拉管的等效導(dǎo)電因子：effn=n/2 （2）a，b=0，0時，上拉管的等效導(dǎo)電因子：effp=2p （3）a，b=1，0或0，1時，上拉管的等效導(dǎo)電因子：effp=p 綜合以上情況，在最壞的工作情況下，即：（1）、（3），應(yīng)使： effp=p=p ；effn=n/2=n 即要求p管的溝道寬

3、度比n管大1.25倍以上。,2020/8/25,9,二、或非門：,2020/8/25,10,(1)當(dāng)a，b=0，0 時，上拉管的等效導(dǎo)電因子：effp=p/2 (2)當(dāng)a，b=1，1時，下拉管的等效導(dǎo)電因子：effn=2n (3)當(dāng)a，b=1，0或0，1時，下拉管的等效導(dǎo)電因子：effn=n 綜合以上情況，在最壞的工作情況下，即：（1）、（3），應(yīng)使： effp=p/2=p ；effn=n=n 即： p=2n 所以 Wp/Wn=2n/p 22.5=5 即要求p管的寬度要比n管寬度大5倍。,2020/8/25,11,三、CMOS與或非門:,2020/8/25,12,(1)a,b,c,d=0,0,

4、0,0 時：effp=p (2)a,b,c,d=1,1,1,1時： effn=n (3)a,b,c,d有一個為1時：effp=2p/3 (4)a,b,c,d=1,1,0,0 或 a,b,c,d=0,0,1,1時： effn=n/2 (5)a,b,c,d=0,1,0,1或 1,0,1,0或 0,1,1,0或 1,0,0,1時： effp=p/2 綜合以上情況，在最壞的工作情況下，即：（4）、（5），應(yīng)使： effp=p/2=p effn=n/2=n 則： Wp/Wn=n/p2.5,2020/8/25,13,四、CMOS傳輸門 （1）單管傳輸門 一個MOS管可以作為一個開關(guān)使用，電路中Cl是其負(fù)載

5、電容。 當(dāng)Vg=0時，T截止，相當(dāng)于開關(guān)斷開。 當(dāng)Vg=1時，T導(dǎo)通，相當(dāng)于開關(guān)合上。,2020/8/25,14,ViVg-Vt時：輸入端處于開啟狀態(tài)，設(shè)初始時Vo=0，則Vi剛加上時，輸出端也處于開啟狀態(tài)，MOS管導(dǎo)通，溝道電流對負(fù)載電容Cl充電，至Vo=Vi。 ViVg-Vt時：輸入溝道被夾斷，設(shè)初使VoVg-Vt，則Vi剛加上時，輸出端導(dǎo)通，溝道電流對Cl充電，隨著Vo的上升，溝道電流逐漸減小，當(dāng)Vo=Vg-Vt時，輸出端也夾斷，MOS管截止，Vo保持Vg-Vt不變。 綜上所述： ViVg-Vt時，MOS管無損地傳輸信號 ViVg-Vt時，Vo=Vg-Vt信號傳輸有損失，為不使Vo有損失

6、需增大Vg。,2020/8/25,15,（2）CMOS傳輸門 為了解決NMOS管在傳輸時的信號損失，通常采用CMOS傳輸門作為開關(guān)使用。它是由一個N管和一個P管構(gòu)成。工作時，NMOS管的襯底接地，PMOS管的襯底接電源，且NMOS管柵壓Vgn與PMOS管的柵壓Vgp極性相反。,2020/8/25,16,Vgp=1，Vgn=0時：雙管截止，相當(dāng)于開關(guān)斷開； Vgp=0，vgn=1時：雙管有下列三種工作狀態(tài)： ViVgp+|Vtp| P管導(dǎo)通 Vi通過雙管對Cl充電至：Vo=Vi Vi Vgn+Vtn N管截止，Vi Vgp+|Vtp| P管導(dǎo)通 Vi通過P管對Cl充電至：Vo=Vi 通過上述分析

7、，CMOS傳輸門是較理想的開關(guān)，它可將信號無損地傳輸?shù)捷敵龆恕?2020/8/25,17,傳輸門特性,2020/8/25,18,五、異或門與同或門 （1）異或門：,2020/8/25,19,簡化的電路： T1，T2組成一個標(biāo)準(zhǔn)反相器，T3，T4組成CMOS傳輸門，T5，T6是一個特殊的CMOS反相器。,2020/8/25,20,（a）當(dāng)B=1時，傳輸門斷開，特殊反相器工作： （b）當(dāng)B=0時，特殊反相器不工作，傳輸門把A 送到X：X=A A B X 所以 ： 1 1 0 0 1 1 1 0 1 0 0 0,2020/8/25,21,（2）同或門：,2020/8/25,22,T6、T7總是導(dǎo)通的

8、： A B X 0 0 1 1 0 0 0 1 0 1 1 1 A,B=0,0時：T1,T2,T3,T4關(guān)，T5通，Vdd通過T7充電，X=1； A,B=1,0時：T1,T3關(guān)，T2,T5通，T5通，T7,T5,T4形成通路，X=0； A,B=0,1時：T1,T3通，T2,T4關(guān)，T5通，T7,T5,T3形成通路，X=0； A,B=1, 1時：T1,T2,T3,T4通，T5關(guān)，Vdd通過T7充電，X=1。,2020/8/25,23,第三節(jié) 可編程邏輯陣列 PLA（The Programmable Logic Array） 采用可編程陣列來實現(xiàn)組合邏輯功能往往是經(jīng)濟(jì)的。因為一個PLA結(jié)構(gòu)中，只包

9、含實現(xiàn)指定邏輯功能所需的最小項，不包含所有可能的最小項。因此，比用ROM來實現(xiàn)同一功能緊湊得多。 PLA設(shè)計方法： （1）把功能表轉(zhuǎn)化成表達(dá)式，并把原表達(dá)式中的最小項歸并簡化。,2020/8/25,24,功能表,2020/8/25,25,2020/8/25,26,（2）對上式各乘積項進(jìn)行編號，形成“與”陣列。,2020/8/25,27,（3）改寫輸出表達(dá)式，形成“或”陣列,2020/8/25,28,（4）畫電路圖,2020/8/25,29,（5）設(shè)計版圖,2020/8/25,30,第四節(jié) 觸發(fā)器（FlipFlop） 觸發(fā)器用于寄存信息，它分為以下三大類： （1）靜態(tài)觸發(fā)器：信息寄存是依靠具有反

10、相功能的門電路的直流交叉偶合來實現(xiàn)。當(dāng)時鐘禁止時，觸發(fā)器的輸出電平保持不變。 （2）動態(tài)觸發(fā)器：信息寄存是利用柵電容的電荷存儲來實現(xiàn)。當(dāng)時鐘禁止時，觸發(fā)器輸出邏輯狀態(tài)將被破壞。 （3）準(zhǔn)靜態(tài)觸發(fā)器：信息寄存主要依靠靜態(tài)觸發(fā)器中的直流交叉偶合來實現(xiàn)，但有少部分時間用了動態(tài)電路中柵電容的電荷存儲效應(yīng)來實現(xiàn)信息保持。,2020/8/25,31,（1）靜態(tài)觸發(fā)器,2020/8/25,32,（2）動態(tài)觸發(fā)器：,2020/8/25,33,2020/8/25,34,（3）準(zhǔn)靜態(tài)觸發(fā)器：,2020/8/25,35,第五節(jié) 存儲器（Memory） 存儲器是用來存儲信息的，它分為以下兩大類： （1）只讀存儲器RO

11、M：使用時只能讀出信息。 掩膜MROM：制造時寫入信息。 可編程PROM：使用前用戶寫入信息，寫入后不能改寫。 可擦除EPROM，EEPROM：使用前用戶寫入信息，寫入后能改寫。,2020/8/25,36,（2）讀寫存儲器RAM：使用時可讀寫信息。 動態(tài)隨機存儲器DRAM：用管子少，面積小，功耗低。信號需要再生。 靜態(tài)隨機存儲器SRAM：信號不需要再生，抗干擾能力強。用管子多，面積大，功耗大。,2020/8/25,37,（一）動態(tài)隨機存儲器DRAM 最簡單的DRAM存儲單元 是單管單元，它由一個晶 體管與一個和源極相連的 電容構(gòu)成。 單元寫入過程： 字線為高，數(shù)據(jù)線為低：寫“1” 數(shù)據(jù)線為高：

12、寫“0” 單元讀出過程： 字線為高，數(shù)據(jù)線預(yù)沖電至高， Cs上有電荷：讀出“1” Cs上無電荷：讀出“0”,2020/8/25,38,特點： （1）位線的寄生電容CD較大：Cs/CD大約1/10。 根據(jù)電荷守恒原理： VD是很小的，數(shù)據(jù)線上讀出要用靈敏放大器。 （2）讀出是破壞性的，讀出后要對單元進(jìn)行再生。 （3）線路簡單，單元占面積小，速度快。,2020/8/25,39,單元結(jié)構(gòu),2020/8/25,40,（二）靜態(tài)隨機存儲器SRAM,2020/8/25,41,T1T4 交叉耦合靜態(tài)觸發(fā)器：存儲信息 T5T6把觸發(fā)器與字線、位線連接起來 字線不選中：T5、T6截止，存儲單元處于保 持狀態(tài)。 字線選中： T5、T6導(dǎo)通，如位線選中單元，T7、T8導(dǎo)通，單元狀態(tài)經(jīng)過T7、T8傳至讀出放大器或?qū)懭胄畔⒔?jīng)過T7、T8、T5、T6進(jìn)入靜態(tài)觸發(fā)器。,2020/8/25,42,單元結(jié)構(gòu),2020/8/25,43,（三）掩膜只讀存儲器MROM 全固定式ROM，把信息預(yù)先放到生產(chǎn)過程中所使用的掩膜版中。這種存儲器的寫入準(zhǔn)確性和穩(wěn)定性都很高，適合與大批量生產(chǎn)。 MROM的存儲單元由兩種類型單元構(gòu)成： 低開啟電壓的存儲單元，存“1” 高開啟電壓的存