1、數(shù)字電路實(shí)驗(yàn)?zāi)夸泴?shí)驗(yàn)一 組合邏輯電路分析2實(shí)驗(yàn)二 組合邏輯實(shí)驗(yàn)（一）6實(shí)驗(yàn)三 組合邏輯實(shí)驗(yàn)（三）11實(shí)驗(yàn)四 觸發(fā)器和計(jì)數(shù)器19實(shí)驗(yàn)五 數(shù)字電路綜合實(shí)驗(yàn)24實(shí)驗(yàn)六 555集成定時(shí)器27實(shí)驗(yàn)七 數(shù)字秒表31實(shí)驗(yàn)一 組合邏輯電路分析一、參考元件1、74LS00（四2輸入與非門）2、74LS20（雙4輸入與非門）二、實(shí)驗(yàn)內(nèi)容1、組合邏輯電路分析圖1.1 組合邏輯電路分析電路圖說明：ABCD按邏輯開關(guān)“1”表示高電平，“0”表示低電平；邏輯指示燈：燈亮表示“1”，燈不亮表示“0”。實(shí)驗(yàn)表格記錄如下：實(shí)驗(yàn)真值表ABCDX1000000001000100001110100001010011000111110

2、00010010101001011111001110111110111111表1.1 組合邏輯電路分析真值表實(shí)驗(yàn)分析：由實(shí)驗(yàn)邏輯電路圖可知：輸出X1=AB+CD ，同樣，由真值表也能推出此方程，說明此邏輯電路具有與或功能。2、密碼鎖問題：密碼鎖的開鎖條件是：撥對(duì)密碼，鑰匙插入鎖眼將電源接通，當(dāng)兩個(gè)條件同時(shí)滿足時(shí)，開鎖信號(hào)為“1”，將鎖打開；否則，報(bào)警信號(hào)為“1”，則接通警鈴。試分析下圖中密碼鎖的密碼ABCD是什么？圖1.2 密碼鎖電路分析實(shí)驗(yàn)真值表記錄如下：實(shí)驗(yàn)真值表ABCDX1X200000100010100100100110101000101010101100101110110000110

3、0110101001101101110001110101111001111101表1.2 密碼鎖電路分析真值表實(shí)驗(yàn)分析：由真值表（表1.2）可知：當(dāng)ABCD為1001時(shí)，燈X1亮，燈X2滅；其他情況下，燈X1滅，燈X2亮。由此可見，該密碼鎖的密碼ABCD為1001.因而，可以得到：X1=，X2=。實(shí)驗(yàn)二 組合邏輯實(shí)驗(yàn)（一）半加器和全加器一、實(shí)驗(yàn)?zāi)康氖煜び瞄T電路設(shè)計(jì)組合電路的原理和方法步驟。二、預(yù)習(xí)內(nèi)容1、復(fù)習(xí)用門電路設(shè)計(jì)組合邏輯電路的原理和方法步驟。2、復(fù)習(xí)二進(jìn)制數(shù)的運(yùn)算用“與非”門設(shè)計(jì)半加器的邏輯圖完成用“異或”門、“與或非”門、“與非”門設(shè)計(jì)全加器的邏輯圖完成用“異或”門設(shè)計(jì)三變量判奇電路

4、的原理圖三、參考元件1、74LS283（集成超前4位進(jìn)位加法器）2、74LS00（四2輸入與非門）3、74LS51（雙與或非門）4、74LS136（四2輸入異或門）四、實(shí)驗(yàn)內(nèi)容1、用與非門組成半加器由理論課知識(shí)可知：=根據(jù)上式，設(shè)計(jì)如下電路圖：圖2.1與非門設(shè)計(jì)半加器電路圖得到如下實(shí)驗(yàn)結(jié)果：被加數(shù)0101加數(shù)0011和0110新進(jìn)位0001表2.1 半加器實(shí)驗(yàn)結(jié)果記錄表格2、用異或門、與或非門、與非門組成全加器由理論課知識(shí)可知：=根據(jù)上式，設(shè)計(jì)如下電路：圖2.2 用異或門、與或非門、與非門設(shè)計(jì)的全加器實(shí)驗(yàn)數(shù)據(jù)表格所得如下：被加數(shù)01010101加數(shù)00110011前級(jí)進(jìn)位00001111和01

5、101001新進(jìn)位00010111表2.2 全加器實(shí)驗(yàn)數(shù)據(jù)表格3、用異或門設(shè)計(jì)3變量判奇電路，要求變量中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為1，否則為0.根據(jù)題目要求可知：輸出L=則可以設(shè)計(jì)出如下電路：圖2.3 用異或門設(shè)計(jì)的3變量判奇電路根據(jù)上圖，可以得到如下實(shí)驗(yàn)數(shù)據(jù)表格：輸入A00001111輸入B00110011輸入C01010101輸出L01101001表2.3 判奇電路實(shí)驗(yàn)數(shù)據(jù)表格4、用“74LS283”全加器邏輯功能測(cè)試圖2.4 元件74LS283利用74LS283進(jìn)行如下表格中的測(cè)試：被加數(shù)01111001加數(shù)00010111前級(jí)進(jìn)位0或10或1和1000或10010000或0001新進(jìn)位0

6、或01或1表2.4 “74LS283”全加器功能測(cè)試表格實(shí)驗(yàn)三 組合邏輯實(shí)驗(yàn)（三）數(shù)據(jù)選擇器和譯碼器的應(yīng)用一、實(shí)驗(yàn)?zāi)康氖煜?shù)據(jù)選擇器和數(shù)據(jù)分配器的邏輯功能和掌握其使用方法。二、預(yù)習(xí)內(nèi)容1、了解所用元器件的邏輯功能和管腳排列2、復(fù)習(xí)有關(guān)數(shù)據(jù)選擇器和譯碼器的內(nèi)容3、用八選一數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)和4、用3線-8線譯碼器和與非門構(gòu)成一個(gè)全加器三、參考元件1、數(shù)據(jù)選擇器74LS1512、38線譯碼器74LS138四、實(shí)驗(yàn)內(nèi)容1、數(shù)據(jù)選擇器的使用：當(dāng)使能端EN=0時(shí)，Y是、和輸入數(shù)據(jù)的與或函數(shù)，其表達(dá)式為：（表達(dá)式1）式中是、構(gòu)成的最小項(xiàng)，顯然當(dāng)=1時(shí)，其對(duì)應(yīng)的最小項(xiàng)在與或表達(dá)式中出現(xiàn)。當(dāng)=0時(shí)，對(duì)應(yīng)的

7、最小項(xiàng)就不出現(xiàn)。利用這一點(diǎn)，不難實(shí)現(xiàn)組合邏輯電路。將數(shù)據(jù)選擇器的地址信號(hào)、作為函數(shù)的輸入變量，數(shù)據(jù)輸入作為控制信號(hào)，控制各個(gè)最小項(xiàng)在輸出邏輯函數(shù)中是否出現(xiàn)，使能端EN始終保持低電平，這樣，八選一的數(shù)據(jù)選擇器就成為一個(gè)三變量的函數(shù)產(chǎn)生器。用八選一的數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)將上式寫成如下形式：該式符合表達(dá)式1的標(biāo)準(zhǔn)形式，顯然、都應(yīng)該等于1，而式中沒有出現(xiàn)的最小項(xiàng)、，它們的控制信號(hào)、都應(yīng)該等于0，由此可畫出該邏輯函數(shù)產(chǎn)生器的邏輯圖：圖3.1 邏輯電路圖經(jīng)過實(shí)驗(yàn)驗(yàn)證，得到如下真值表：ABCL00000011010001111000101011011111表3.1 真值表由實(shí)驗(yàn)所得真值表可知

8、：此邏輯電路能實(shí)現(xiàn)邏輯表達(dá)式 的功能用八選一的數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)，根據(jù)上述原理自行設(shè)計(jì)邏輯圖，并驗(yàn)證實(shí)際結(jié)果。=由以上最小項(xiàng)形式可以設(shè)計(jì)如下邏輯電路圖：圖3.2 邏輯電路圖實(shí)驗(yàn)測(cè)的真值表如下：ABCL00000011010201101001101011001111表3.2 真值表2、3-8線譯碼器的應(yīng)用用3-8線譯碼器74LS 138和與非門構(gòu)成一個(gè)全加器，寫出邏輯表達(dá)式并設(shè)計(jì)邏輯電路圖。驗(yàn)證實(shí)際結(jié)果。全加器的和與新進(jìn)位的表達(dá)式如下：=做出如下邏輯電路圖：圖3.3 74LS138做成的全加器邏輯電路圖通過實(shí)驗(yàn)得到如下真值表：AiBiCi-1SiCi00000001100101

9、00110110010101011100111111表3.3 全加器真值表通過真值表中的數(shù)據(jù)可以看出，按照?qǐng)D3.3的邏輯電路可以做成全加器。3.擴(kuò)展內(nèi)容用一片74LS151構(gòu)成四變量的判奇電路。 畫出如下電路圖：圖3.4 74LS151做成的判奇電路通過實(shí)驗(yàn)得到如下真值表：ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110表3.4 判奇電路真值表實(shí)驗(yàn)四 觸發(fā)器和計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康?、熟悉JK觸發(fā)器的基本邏輯功能和原理2、了解二進(jìn)制計(jì)數(shù)器工作原理3、設(shè)計(jì)并驗(yàn)證十進(jìn)制、六進(jìn)制計(jì)數(shù)

10、器二、預(yù)習(xí)內(nèi)容1、復(fù)習(xí)有關(guān)RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器的內(nèi)容2、預(yù)習(xí)有關(guān)計(jì)數(shù)器的工作原理3、用JK觸發(fā)器組成三精制計(jì)數(shù)器，設(shè)計(jì)電路圖4、用74LS163和與非門組成四維二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器，六進(jìn)制計(jì)數(shù)器，設(shè)計(jì)電路圖三、參考元件1、74LS00四反相器2、74LS107雙JK觸發(fā)器3、74LS74雙D觸發(fā)器4、74LS63可預(yù)置四位二進(jìn)制計(jì)數(shù)器（同步清零）四、實(shí)驗(yàn)內(nèi)容1、RS觸發(fā)器邏輯功能測(cè)試用一塊74LS00與非門構(gòu)成RS觸發(fā)器，用萬(wàn)用表測(cè)量Q及的電位，并記錄于下表中圖4.1 RS觸發(fā)器電路圖實(shí)驗(yàn)記錄表格如下：RSQQ觸發(fā)器電位0101低電位1010高電位11QQ保持0011不確定表

11、4.1 RS觸發(fā)器實(shí)驗(yàn)功能表2、六進(jìn)制計(jì)數(shù)器圖4.2 六進(jìn)制計(jì)數(shù)器3、十進(jìn)制計(jì)數(shù)器圖4.3 十進(jìn)制計(jì)數(shù)器4、六十進(jìn)制計(jì)數(shù)器圖4.4 六十進(jìn)制計(jì)數(shù)器實(shí)驗(yàn)五 數(shù)字電路綜合實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)計(jì)數(shù)器、譯碼器、顯示器等器件的使用方法2、學(xué)會(huì)用它們組成具有計(jì)數(shù)、譯碼、顯示等功能的綜合電路，并了解他們的工作原理。二、預(yù)習(xí)內(nèi)容1、復(fù)習(xí)有關(guān)計(jì)數(shù)器、譯碼器、寄存器、顯示器的內(nèi)容2、熟悉有關(guān)元器件的管腳排列3、設(shè)計(jì)十進(jìn)制計(jì)數(shù)譯碼顯示電路。三、參考元件譯碼器74LS248、計(jì)數(shù)器74LS169、共陰極七段顯示器四、實(shí)驗(yàn)內(nèi)容1、按自行設(shè)計(jì)電路圖接線圖5.1 十進(jìn)制的加計(jì)數(shù)電路2、合上電源。當(dāng)計(jì)數(shù)器預(yù)置初始狀態(tài)“0

12、000”后，將“置數(shù)”改為“1”態(tài)，由CP輸入1Hz的連續(xù)方波。檢查輸入脈沖數(shù)與顯示器上顯示的十進(jìn)制數(shù)字是否相符。五、實(shí)驗(yàn)分析分析實(shí)驗(yàn)結(jié)果，討論：利用上述方法，能否擴(kuò)大成099的計(jì)數(shù)、譯碼、顯示電路？計(jì)數(shù)器的進(jìn)位如何實(shí)現(xiàn)？答：可以擴(kuò)大成100進(jìn)制的計(jì)數(shù)、譯碼顯示電路，利用兩塊計(jì)數(shù)器、兩塊譯碼器和兩個(gè)顯示器，組合后就能有以上功能?？梢栽O(shè)計(jì)成如下電路：圖5.2 100進(jìn)制電路圖實(shí)驗(yàn)六 555集成定時(shí)器一、實(shí)驗(yàn)?zāi)康氖煜づc使用555集成定時(shí)器二、預(yù)習(xí)內(nèi)容復(fù)習(xí)有關(guān)555集成定時(shí)器的內(nèi)容和常用電路三、參考元件555集成定時(shí)器四、實(shí)驗(yàn)內(nèi)容1、555單穩(wěn)電路按圖接線，組成一個(gè)單穩(wěn)觸發(fā)器。測(cè)量輸出端（3端），控

13、制端（5端）的電位并與理論值比較。用示波器觀察輸出波形以及輸出電壓的脈寬。（脈寬）。圖6.1 555單穩(wěn)觸發(fā)器圖6.2 示波器觀察單穩(wěn)觸發(fā)器輸出端的波形2、555多諧振蕩器按圖接線，組成一個(gè)多諧振蕩器。輸出矩形波的頻率為：用示波器觀察輸出波形。圖6.3 555構(gòu)成的多諧振蕩器圖6.4 用示波器觀察的多諧振蕩器輸出端的波形3、接觸開關(guān)按圖接線，構(gòu)成一個(gè)接觸開關(guān)。摸一下觸摸線，LED亮一秒。圖6.5 觸摸開關(guān)邏輯電路圖實(shí)驗(yàn)七 數(shù)字秒表一、實(shí)驗(yàn)?zāi)康?、了解數(shù)字計(jì)時(shí)裝置的基本工作原理和簡(jiǎn)單設(shè)計(jì)方法。2、熟悉中規(guī)模集成器件和半導(dǎo)體顯示器的使用。3、了解簡(jiǎn)單數(shù)字裝置的調(diào)試方法，驗(yàn)證所設(shè)計(jì)的數(shù)字秒表的功能二

14、、預(yù)習(xí)內(nèi)容1、N進(jìn)制計(jì)數(shù)器、譯碼顯示電路及多諧振蕩器的工作原理和設(shè)計(jì)方法2、所用器件的功能和外部引線排列三、參考元件集成元件：555定時(shí)器 一片，74LS248 兩片，74LS163 兩片，LED 兩片，74LS00兩片。二極管 1N4148 一個(gè)；電位器 100k 一個(gè)；電阻、電容若干。四、設(shè)計(jì)內(nèi)容及要求1、設(shè)計(jì)一個(gè)數(shù)字秒表電路，電路包含秒脈沖發(fā)生器、計(jì)數(shù)、譯碼、顯示0059秒。2、具有消零、停止、啟動(dòng)功能。五、原理框圖譯碼電路秒計(jì)數(shù)器控制電路秒信號(hào)發(fā)生器數(shù)碼顯示電路六、實(shí)驗(yàn)原理圖圖7.1 數(shù)電實(shí)驗(yàn)考試數(shù)字秒表實(shí)驗(yàn)原理圖實(shí)驗(yàn)原理圖各部分功能說明：1、由555定時(shí)器構(gòu)成多諧振蕩器是秒脈沖發(fā)生器

15、實(shí)驗(yàn)過程中將電阻R1換成100k的電阻，R2換成22k的電阻，電容C1換成10uF電容。通過計(jì)算可知此多諧振蕩器的輸出脈沖的周期為，即頻率為，可以近似看作秒脈沖，實(shí)驗(yàn)時(shí)，脈沖周期基本接近1秒。2、由兩片74LS163構(gòu)成六十進(jìn)制的加計(jì)數(shù)器，配合74LS248和數(shù)碼管構(gòu)成可視數(shù)字秒表74LS163（U2）和74LS163（U3）輸入端均接低電平。在CLK有秒脈沖輸入、且使能端ENP、ENT及置數(shù)端LOAD均接高電平情況下，當(dāng)74LS163（U2）輸出達(dá)到9時(shí)，74LS163（U2）清零，74LS163（U3）計(jì)數(shù)一次，當(dāng)74LS163（U2）輸出達(dá)到9且74LS163（U3）輸出達(dá)到5時(shí)，74LS163（U2）和74LS163（U3）均清零，所以，這部分的功能就是實(shí)現(xiàn)60進(jìn)制加計(jì)數(shù)（顯示范圍00