1、電子設(shè)計(jì)過程中的EMC 設(shè)計(jì)和解決對策隨著電子設(shè)備尤其是消費(fèi)類電子設(shè)備的小型化，同時(shí)，數(shù)據(jù)傳輸以及相關(guān)IC 芯片上升沿速度的日益提高，電磁干擾的影響越來越嚴(yán)重，解決對策也越來越困難。因此， 怎樣在電路設(shè)計(jì)過程中進(jìn)行電磁干擾的評估和電磁兼容對策的有效實(shí)施，變得日益重要。 隨著電子設(shè)備工作頻率的提高，對應(yīng)頻域上的諧波更加豐富，尤其是在傳輸線路阻抗不匹配的情況下，過充，反射，振鈴，串繞等現(xiàn)象嚴(yán)重惡化，既降低了系統(tǒng)工作的可靠性，又大大增加了電磁兼容解決的難度和成本，因此，要求電路設(shè)計(jì)工程師和EDA 工程師在設(shè)計(jì)過程中必須對線路進(jìn)行優(yōu)化設(shè)計(jì)，同時(shí)， 在線路優(yōu)化難以解決固有干擾的情況下，采用一些電磁兼容元

2、器件（這方面目前國內(nèi)工程師對EMC 器件理解和應(yīng)用經(jīng)驗(yàn)還比較欠缺）解決。在線路設(shè)計(jì)中，關(guān)于傳輸線（包括微帶線，帶狀線，同軸線，波導(dǎo)等）的設(shè)計(jì)理論和設(shè)計(jì)公式已經(jīng)在各種書籍中都有介紹。工程師在線路設(shè)計(jì)時(shí)必須要求具有豐富的傳輸線和微波理論知識，本文主要討論怎樣利用相關(guān)軟件在設(shè)計(jì)前期對系統(tǒng)進(jìn)行PCB 阻抗計(jì)算和波形分析， EMC 頻譜分析，進(jìn)行EMC 預(yù)設(shè)計(jì)，避免因?yàn)殡姶偶嫒輰?dǎo)致設(shè)計(jì)返工和開發(fā)周期的延長。整個(gè)步驟分一下幾步：1首先，針對具體高速電路的輸出阻抗決定傳輸線的輸出阻抗，利用軟件計(jì)算出傳輸線的具體尺寸。例如，可以利用阻抗計(jì)算軟件CIT25, 選擇具體的傳輸線結(jié)構(gòu)，通過軟件決定傳輸線的具體尺寸。

3、具體如下圖：1 / 6圖 12確定驅(qū)動(dòng)電路的工作頻率和占空比以及上升和下降時(shí)間等波形參數(shù)，傳輸線的長度，驅(qū)動(dòng)芯片（是TTL 類型還是CMOS 類型）的輸出阻抗，接收芯片的輸入阻抗等參數(shù)，利用相關(guān)軟件仿真出波形的失真情況，再選取相關(guān)的EMC 元件進(jìn)行仿真，舉例如下：圖 2從圖 2 可以看出， 傳輸線阻抗為50 歐姆，長度為 100mm 而驅(qū)動(dòng)芯片的輸出阻抗為12 歐姆，阻抗不匹配，仿真后的結(jié)果如下：圖 32 / 6從上圖可以看出，波形振鈴非常嚴(yán)重，如果將傳輸線阻抗改為12 歐姆，即源阻抗匹配，結(jié)果波形如下：圖 4從圖上可以看出，波形非常理想。由于不匹配的傳輸線長度越長，波形失真越嚴(yán)重，因此， 如

4、果，工程設(shè)計(jì)上很難完全匹配，那么也必須保證傳輸線盡量短，圖3 中阻抗不匹配的傳輸線為100mm ，如果將線長改為 20mm，仿真波形如下圖：圖 53 / 6從圖 5 可以看出，將傳輸線長度從 100mm 改為 20mm 以后，波形質(zhì)量明顯改善，僅僅有很小的過充尖峰。如果在長度和匹配方面都有很大的設(shè)計(jì)難度，那么可以通過磁珠和三端EMI 濾波器解決，如下圖：圖 6從圖6 可以看出，由于傳輸線不匹配以及線長過長導(dǎo)致的波形振蕩通過在輸出端串聯(lián)一個(gè)120 歐姆的磁珠以后波形大為改善（黑色曲線為加磁珠前的曲線，藍(lán)色 為加了 120 歐姆的磁珠以后的波形） 。同時(shí)，該軟件還可以仿真所使用器件的 Q 曲線特性

5、， S 散射參數(shù)，史密斯圓圖，極坐標(biāo)曲線等，方便工程師進(jìn)行選用，確保整個(gè)電路設(shè)計(jì)的優(yōu)化。對于 EMC 電磁兼容方面的評估可以通過 HyperLynx Simulation Software 進(jìn)行仿真，如下圖：4 / 6圖 7從圖上可以看出，如果IC 模型為快速上升的高速IC, 從示波器上反應(yīng)出波形已經(jīng)嚴(yán)重失真，電磁兼容水平限制線包括FCC（聯(lián)邦通訊委員會） ， CISPR(國際無線電抗干擾委員會)以及日本標(biāo)準(zhǔn) VCCI 等，頻譜圖上可以看出， 電磁干擾嚴(yán)重超標(biāo)， 如果選取速度較低的 IC 模型，可以看出，波形失真較小，噪聲水平明顯降低，達(dá)到了電磁兼容的測試要求，如下圖所示：圖 85 / 6以上討論了電路設(shè)計(jì)過程中怎樣利用軟件工具進(jìn)行匹配電路的設(shè)計(jì)和電磁兼容