1、微型計(jì)算機(jī)原理與接口技術(shù)習(xí)題與思考答案第章 微型計(jì)算機(jī)概論1.1 A B C1.2 B1.3 B1.4 C1.5 A B C1.6 B D1.700000111B=7D=07H11010100B=212D=D4H01101010B=106D=6AH 10110.101B=22.625D=16.AH11001.011B=25.375D=19.6H1.8 127D=11111111B=FFH12.625D=1100.101B=C.AH225.9375D=11100001.1111B=E1.FH 18.3l25D=10010.0101B=12.5H206.125=11001110.001B=CE.2

2、H1.9 10H=10000B=16D0.A8H=0.10101B=0.65625D28.9H=101000.1001B=40.5625D 4B.2AH=1001011.0010101B=75.6762D20E.4H=1000001110.01B=526.25D1.10 +37原=00100101B+37反=00100101B+37補(bǔ)=00100101B+37過(guò)余=10100101B+94原=01011110B+94反=01011110B+94補(bǔ)=01011110B+94過(guò)余=11011110B-11原=10001011B-11反=11110100B-11補(bǔ)=11110101B-11過(guò)余=01

3、110101B-125原=11111101B-125反=10000010B-125補(bǔ)=10000011B-125過(guò)余=00000011B1.11 補(bǔ)碼00010101B的真值為+21D補(bǔ)碼41H的真值為+65D補(bǔ)碼9BH的真值為-101D補(bǔ)碼FFH的真值為-1D補(bǔ)碼11110101B的真值為-11D1.12 A的ASCII碼為41Ha的ASCII碼為61Hg的ASCII碼為67Hz的ASCII碼為7AH0的ASCII碼為30H9的ASCII碼為39H*的ASCII碼為2AH+的ASCII碼為2BHCR的ASCII碼為0DH的ASCII碼為25H1.12 一個(gè)1616字形點(diǎn)陣占用存儲(chǔ)空間32B一

4、個(gè)2424字形點(diǎn)陣占用存儲(chǔ)空間72B一個(gè)3232字形點(diǎn)陣占用存儲(chǔ)空間128B1.14 （以8位補(bǔ)碼為例）X補(bǔ)+Y補(bǔ)=+38補(bǔ)+100補(bǔ)=0001010B，溢出X補(bǔ)+Z補(bǔ)=+38補(bǔ)+-20補(bǔ)=00010010B，未溢出Y補(bǔ)- Z補(bǔ)=+100補(bǔ)- -20補(bǔ)=01111000B，未溢出Z補(bǔ)- X補(bǔ)=-20補(bǔ)- +38補(bǔ)=11000110B，未溢出1.15 X與Y=0100BX或Z=1111BY異或Z=1101B非Y=1001B1.16 微型計(jì)算機(jī)具有體積小、重量輕、功耗低；功能強(qiáng)；可靠性高；價(jià)格低廉；結(jié)構(gòu)靈活、適應(yīng)性強(qiáng)；使用方便、維護(hù)容易等特點(diǎn)。1.17 （略）1.18 字長(zhǎng)、內(nèi)存容量、主頻、運(yùn)算速

5、度、指令系統(tǒng)、可靠性、兼容性、性能價(jià)格比等。1.19 微型計(jì)算機(jī)系統(tǒng)的組成（參考圖1-3）第章 Intel 80x86微處理器2.1 B2.2 B2.3 C2.4 B 2.5 B 2.6 A 2.7 A2.8 8086微處理器的指令隊(duì)列按照“先進(jìn)先出”的原則進(jìn)行指令的存取操作，可預(yù)存6個(gè)字節(jié)的指令代碼，并供執(zhí)行部件EU取指并執(zhí)指，從而為EU與BIU并行操作提供支持。2.9 超標(biāo)量流水線結(jié)構(gòu)是指微處理器內(nèi)含有多個(gè)指令執(zhí)行部件、多條指令執(zhí)行流水線的結(jié)構(gòu)。2.10 8086最大模式和最小模式的主要區(qū)別是：最小模式為單處理機(jī)模式，所有的總線控制信號(hào)都由CPU直接產(chǎn)生，這種系統(tǒng)中的總線控制邏輯電路少，控

6、制信號(hào)較少，一般不必接總線控制器。最大模式為多處理機(jī)模式，系統(tǒng)中包括兩個(gè)或兩個(gè)以上處理器，其中一個(gè)8086作主處理器，其他處理器為協(xié)處理器，最大模式下的控制信號(hào)較多，需要通過(guò)總線控制器8288與總線相連，控制總線驅(qū)動(dòng)能力較強(qiáng)。通過(guò)MN/引腳進(jìn)行最大模式或最小模式的選擇，當(dāng)MN/接入+5V電源時(shí)8086系統(tǒng)工作于最小模式，當(dāng)MN/接地時(shí)系統(tǒng)處于最大模式狀態(tài)。2.11 8086微處理器從功能上分為總線接口部件BIU和執(zhí)行部件EU兩部分。BIU的主要功能是邏輯地址到物理地址的轉(zhuǎn)換、指令預(yù)取、根據(jù)EU所執(zhí)行的當(dāng)前指令要求進(jìn)行存儲(chǔ)器操作數(shù)的讀/寫(xiě)。EU的主要功能是：從BIU的指令隊(duì)列中取來(lái)指令、對(duì)指令譯

7、碼、執(zhí)行，并產(chǎn)生相應(yīng)的控制信號(hào)，另外控制ALU進(jìn)行數(shù)據(jù)運(yùn)算，向BIU提供訪存的有效地址。2.12 OF、SF、ZF、AF、PF、CF、DF、IF、TF溢出時(shí)OF置位、結(jié)果為負(fù)時(shí)SF置位、結(jié)果為零時(shí)ZF置位、低四位向高位有進(jìn)位時(shí)AF置位、結(jié)果的低8位中1的個(gè)數(shù)為偶時(shí)PF置位、結(jié)果的最高位向上有進(jìn)位或有借位時(shí)CF置位。需要按遞減順序?qū)ψ址僮鲿r(shí)DF置位、允許CPU接受INTR中斷請(qǐng)求時(shí)IF置位、令CPU進(jìn)行單步工作時(shí)TF置位。2.13 執(zhí)行一條指令所需的時(shí)間稱為指令周期，CPU訪問(wèn)內(nèi)存或I/O端口存/取一個(gè)數(shù)據(jù)或指令所用的時(shí)間為總線周期，時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期。一個(gè)最基本的總線周期由4個(gè)

8、時(shí)鐘周期組成，一個(gè)指令周期由一個(gè)或多個(gè)總線周期構(gòu)成。2.14 當(dāng)系統(tǒng)中存儲(chǔ)器或I/O外設(shè)的速度較慢時(shí)，需要在T3狀態(tài)之后插入Tw。2.15 一個(gè)存儲(chǔ)器寫(xiě)的總線操作過(guò)程及各引腳的變化情況是：從T1狀態(tài)開(kāi)始，20位物理地址出現(xiàn)在總線上，同時(shí)輸出有效的低電平，ALE輸出一個(gè)正脈沖，在ALE的下降沿對(duì)分時(shí)復(fù)用的地址進(jìn)行鎖存，并一直保持到T4狀態(tài)，控制數(shù)據(jù)收發(fā)器的數(shù)據(jù)傳輸方向引腳DT/變?yōu)楦唠娖?，并一直保持到T4狀態(tài)。進(jìn)入T2狀態(tài)，地址信息消失，CPU向AD15AD0發(fā)出數(shù)據(jù)，數(shù)據(jù)信息一直保持到T4狀態(tài)，A19/S6A16/S3及/S7線上輸出狀態(tài)信息，并一直持續(xù)到T4狀態(tài)，數(shù)據(jù)允許信號(hào)降為低電平，允許

9、數(shù)據(jù)收發(fā)器工作，讀控制信號(hào)降為有效的低電平，使被選中的存儲(chǔ)單元數(shù)據(jù)送上數(shù)據(jù)總線。進(jìn)入T3狀態(tài)后，CPU采樣READY引腳，若READY為高電平，則無(wú)需插入Tw，直接進(jìn)入T4狀態(tài)，否則就在T3之后自動(dòng)插入Tw，直到READY上升為高電平后進(jìn)入T4狀態(tài)。進(jìn)入T4狀態(tài)后，CPU認(rèn)為存儲(chǔ)器已經(jīng)完成了數(shù)據(jù)的寫(xiě)入，結(jié)束本次總線讀操作，、DT/、等信號(hào)失效，所有三態(tài)總線變?yōu)楦咦锠顟B(tài)，為下一個(gè)總線周期作準(zhǔn)備。2.16 因?yàn)?086微處理器的地址總線與數(shù)據(jù)總線是分時(shí)復(fù)用的，即不在同一時(shí)鐘周期內(nèi)使用，所以可以利用同一引腳既作地址線又作數(shù)據(jù)線，分時(shí)具有不同的功能。例如，AD0引腳有時(shí)用作傳輸數(shù)據(jù)的數(shù)據(jù)總線D0，有時(shí)

10、又作為輸出地址信號(hào)的地址總線A0。2.17 由于8086 CPU內(nèi)部寄存器是16位的，只能尋址64KB空間，而內(nèi)存儲(chǔ)器容量為1MB，CPU訪存需要20位物理地址，所以8086存儲(chǔ)系統(tǒng)把整個(gè)存儲(chǔ)空間分成若干邏輯段，在CPU需要訪存時(shí)，由指令給出邏輯地址（包括一個(gè)16位的段基址和一個(gè)16位的偏移地址），通過(guò)CPU內(nèi)部的地址形成部件將邏輯地址轉(zhuǎn)換為物理地址。8086系統(tǒng)內(nèi)存儲(chǔ)器的分段規(guī)則是：段起始地址必須能被16整除，即段起始單元物理地址的低四位為0000；每個(gè)段的容量不超過(guò)64KB。2.18 8086系統(tǒng)中物理地址的形成是由CPU內(nèi)部的地址形成部件完成的：物理地址=段基址16偏移地址。首單元物理地

11、址：203A0H。尾單元物理地址：203BDH2.19 輸入操作2.20 除CS為FFFFH外，其余各寄存器均為0，指令隊(duì)列空2.21 80386的內(nèi)部主要包括：總線接口部件BIU、指令預(yù)取部件IPU、指令譯碼部件IDU、執(zhí)行部件EU、存儲(chǔ)器管理部件MMU。BIU用于在CPU訪問(wèn)存儲(chǔ)器或I/O端口時(shí)產(chǎn)生必須的地址、數(shù)據(jù)和控制信號(hào)。IPU實(shí)現(xiàn)指令代碼的預(yù)取。IDU負(fù)責(zé)從指令隊(duì)列中獲得指令并進(jìn)行譯碼。EU完成指令所規(guī)定的操作。MMU負(fù)責(zé)將邏輯地址轉(zhuǎn)換為物理地址。2.22 80486較80386增加了高性能浮點(diǎn)運(yùn)算部件（FPU）和高速緩沖存儲(chǔ)器（Cache）（1）浮點(diǎn)運(yùn)算部件FPU。浮點(diǎn)運(yùn)算部件專(zhuān)門(mén)

12、用來(lái)完成一些超越函數(shù)和復(fù)雜的實(shí)數(shù)運(yùn)算，它以極高的速度進(jìn)行單精度或倍精度的浮點(diǎn)運(yùn)算。浮點(diǎn)運(yùn)算部件在80486芯片內(nèi)部集成，且可以與高速緩存直接交換數(shù)據(jù)，有效地提高了微處理器的浮點(diǎn)運(yùn)算能力和速度，它與80387所執(zhí)行的是同一個(gè)指令系統(tǒng)，保持了同80387的兼容性，但其浮點(diǎn)處理性能卻是80387的2.8倍。（2）高速緩沖存儲(chǔ)器Cache。80486的片內(nèi)配有一個(gè)8KB的高速緩沖存儲(chǔ)器Cache，它用于存放CPU最近要使用的數(shù)據(jù)和指令。它采用4路組相聯(lián)的結(jié)構(gòu)，每路有128個(gè)高速緩存行，每行可存放16個(gè)字節(jié)（即128位）的信息。這個(gè)片內(nèi)Cache既可存放數(shù)據(jù)，又可存放指令，它比片外Cache進(jìn)一步加快了

13、CPU訪問(wèn)內(nèi)存的速度，并減輕了系統(tǒng)總線的負(fù)載。2.23 Pentium微處理器的數(shù)據(jù)Cache和指令Cache分別實(shí)現(xiàn)數(shù)據(jù)預(yù)取和指令預(yù)取的功能。2.24 Pentium系列微處理器的主要特點(diǎn)是：1）采用超標(biāo)量流水線結(jié)構(gòu)，從而使CPU的運(yùn)行速度成倍提高。2）采用雙高速緩沖存儲(chǔ)器結(jié)構(gòu)，將指令Cache和數(shù)據(jù)Cache分離，使用它們同時(shí)分別預(yù)取指令和操作數(shù)。3）將常用指令進(jìn)行固化，從而進(jìn)一步提高指令的執(zhí)行速度。4）采用全新設(shè)計(jì)的增強(qiáng)型浮點(diǎn)運(yùn)算器（FPU），使得浮點(diǎn)運(yùn)算速度大大提高。5）CPU內(nèi)部采用指令預(yù)取和分支預(yù)測(cè)技術(shù)，從而大大提高了流水線的執(zhí)行效率。6）系統(tǒng)可選擇工作于實(shí)模式、保護(hù)模式、虛擬80

14、86模式或系統(tǒng)管理模式。7）系統(tǒng)使用64位的外部數(shù)據(jù)總線，提高了數(shù)據(jù)傳輸速度；采用PCI局部總線；系統(tǒng)內(nèi)部還增強(qiáng)了錯(cuò)誤檢測(cè)與報(bào)告、支持多重處理等功能。第章 半導(dǎo)體存儲(chǔ)器及其接口3.1 C 3.2 A3.3 D3.4 C3.5 C3.6 ABCDE地址線：1910111416數(shù)據(jù)線：481813.7 A8片 B8片C128片3.8 （1）64K（2）8片（3）23.9 存儲(chǔ)容量、存取速度半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）雙極型RAMMOS型RAM靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）掩膜ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM

15、（E2PROM）3.103.11 存儲(chǔ)器讀寫(xiě)特點(diǎn)一般應(yīng)用場(chǎng)合SRAM可讀可寫(xiě)，讀寫(xiě)速度快，只要不掉電信息就不丟失CacheDRAM可讀可寫(xiě)，讀寫(xiě)速度不及SRAM，需要定時(shí)刷新，只要不掉電信息就不丟失主存儲(chǔ)器ROM信息在出廠前光刻寫(xiě)入，信息長(zhǎng)期保存且不受掉電影響。但只能讀出且不能再寫(xiě)入固化程序、微程序控制器PROM出廠后只可一次性再寫(xiě)入，寫(xiě)入后的信息不因掉電而丟失，只能讀出但不能再寫(xiě)入自編程序，用于工業(yè)控制或電器中EPROM可多次紫外線擦除、高壓重寫(xiě)入新信息，寫(xiě)入后的信息不因掉電而丟失，只能讀出但不能隨機(jī)再寫(xiě)入用于產(chǎn)品試制階段試編程序E2PROM可讀可寫(xiě)，寫(xiě)入后的信息不因掉電而丟失IC卡上存儲(chǔ)信

16、息Flash Memory可快速讀寫(xiě)，寫(xiě)入后的信息不因掉電而丟失固態(tài)盤(pán)、IC卡3.12 以單管DRAM為例，基本存儲(chǔ)電路中信息信息的存放依靠電容，電容中有電荷時(shí)表示存儲(chǔ)的信息為1，無(wú)電荷時(shí)表示存儲(chǔ)的是0。由于任何電容都存在漏電問(wèn)題，所以即使電容中有電荷，過(guò)一段時(shí)間后隨著電荷的流失，信息也就丟失了。所以必須進(jìn)行定期刷新，即每隔一定時(shí)間刷新一次，使電容中原來(lái)處于邏輯電平1的電荷又得到補(bǔ)充，而原來(lái)處于電平0的電容仍保持0。Intel 2164芯片內(nèi)部可尋址64K個(gè)單元（需要16條地址線），為了減少地址線引腳數(shù)（只引出8條地址線），該芯片采用分時(shí)復(fù)用技術(shù)，將片內(nèi)地址線分為行地址線和列地址線，行地址選通

17、信號(hào)和列地址選通信號(hào)分別用于行、列地址的選通。還用于刷新時(shí)的地址選通信號(hào)。3.13 第一片6116的尋址范圍：00000H007FFH第二片6116的尋址范圍：00800H00FFFH3.14 32KB 3.15 4FFFH3.16A9A0D7D4A11A10CABG1A12A19A15A14A132114D7 D0A9A0CPUD3D02114D7 D0A9A02114D7 D0A9A02114D7 D0A9A03.17 由于計(jì)算機(jī)對(duì)存儲(chǔ)器性能指標(biāo)的基本要求是容量大、速度快、成本低，但是在一個(gè)存儲(chǔ)器中卻不能同時(shí)兼顧這些相互矛盾的指標(biāo)。所以我們把各種不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)

18、構(gòu)組織起來(lái)，并通過(guò)管理軟件和輔助硬件有機(jī)地組成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各級(jí)存儲(chǔ)器中，形成存儲(chǔ)器系統(tǒng)的多級(jí)層次結(jié)構(gòu)。一般計(jì)算機(jī)存儲(chǔ)器系統(tǒng)的多級(jí)層次結(jié)構(gòu)主要由CPU內(nèi)部寄存器、高速緩沖存儲(chǔ)器（Cache）、主存儲(chǔ)器和輔助存儲(chǔ)器組成，由它們構(gòu)成的存儲(chǔ)器組織能夠充分發(fā)揮存儲(chǔ)速度快、容量大、價(jià)格低的特點(diǎn)。3.18 高速緩沖存儲(chǔ)器（Cache）是一種存儲(chǔ)容量較小但存取速度卻很快的存儲(chǔ)器，它位于CPU和主存之間，用來(lái)存放CPU頻繁使用的指令和數(shù)據(jù)。由于使用Cache后可以減少對(duì)慢速主存的訪問(wèn)次數(shù)，解決了CPU與主存之間的速度差異，所以提高了CPU的工作效率。目前，在高檔微型計(jì)算機(jī)中廣泛使

19、用高速緩沖存儲(chǔ)器技術(shù)。虛擬存儲(chǔ)器是在“主存輔存”層次結(jié)構(gòu)上進(jìn)一步發(fā)展和完善的存儲(chǔ)管理技術(shù)。虛擬存儲(chǔ)器把主存和輔存視為一個(gè)統(tǒng)一的虛擬主存，提供比實(shí)際主存容量大得多的、可使編程空間不受限制的虛存空間；在程序中使用虛地址，使程序不必作任何修改，即可用接近主存的速度在這個(gè)虛擬存儲(chǔ)器上運(yùn)行。使得在用戶心目中，計(jì)算機(jī)系統(tǒng)好像只有一個(gè)大容量、高速度、使用方便的存儲(chǔ)器，而沒(méi)有主存、輔存之分。目前，幾乎所有的計(jì)算機(jī)都采用虛擬存儲(chǔ)器系統(tǒng)。第章 微型計(jì)算機(jī)輸入/輸出系統(tǒng)概述4.1 接口是指CPU與主存儲(chǔ)器、外部設(shè)備之間，或者兩個(gè)主機(jī)之間進(jìn)行連接的邏輯電路，是CPU與外界進(jìn)行信息交換的通道。I/O設(shè)備種類(lèi)繁多，結(jié)構(gòu)和

20、工作原理各不相同；各種I/O設(shè)備的工作速度差異大，與CPU速度不匹配；不同的I/O設(shè)備工作時(shí)序有差異，難以與CPU配合；各種I/O設(shè)備的信息表示格式不一致；各種I/O設(shè)備所處理的信息類(lèi)型及信號(hào)電平不一致。由于這些原因，若讓CPU直接控制和管理各種I/O設(shè)備，直接與I/O設(shè)備交換數(shù)據(jù)，由CPU直接控制外設(shè)的啟動(dòng)、數(shù)據(jù)轉(zhuǎn)換，就會(huì)增加CPU的負(fù)擔(dān)，嚴(yán)重降低CPU的效率，降低整個(gè)系統(tǒng)的性能。所以主機(jī)與I/O外設(shè)交換數(shù)據(jù)時(shí)，要通過(guò)I/O接口進(jìn)行連接，利用接口來(lái)控制和管理I/O設(shè)備，解決如上所出現(xiàn)的各種問(wèn)題。4.2 端口即I/O接口電路中的寄存器。端口4.3 1）數(shù)據(jù)緩沖與鎖存功能。2）地址譯碼和設(shè)備選擇

21、功能。3）接收并執(zhí)行CPU命令，控制和監(jiān)測(cè)外設(shè)的功能。4）數(shù)據(jù)格式轉(zhuǎn)換功能。5）信號(hào)轉(zhuǎn)換功能。6）中斷或DMA管理功能。7）可編程功能。4.4 1）按數(shù)據(jù)傳送方式分為并行接口和串行接口2）按輸入/輸出的信號(hào)類(lèi)型分為數(shù)字接口和模擬接口3）按使用靈活性分為不可編程接口和可編程接口4）按接口使用的功能特征分為通用接口和專(zhuān)用接口4.5 數(shù)據(jù)信息、狀態(tài)信息和控制信息數(shù)據(jù)端口、狀態(tài)端口、控制端口數(shù)據(jù)端口可讀可寫(xiě)，狀態(tài)端口只可讀，控制端口只可寫(xiě)4.6 I/O獨(dú)立編址方式、存儲(chǔ)器映像編址方式I/O獨(dú)立編址方式下，外設(shè)端口與主存儲(chǔ)器的地址空間分開(kāi)，易于程序設(shè)計(jì)，I/O指令執(zhí)行速度快，但是對(duì)端口操作的專(zhuān)用指令少，

22、程序設(shè)計(jì)的靈活性差。存儲(chǔ)器映像編址方式的指令類(lèi)型豐富，編程靈活、方便，端口地址空間和外設(shè)數(shù)目可以很多，讀寫(xiě)控制邏輯也比較簡(jiǎn)單。但是對(duì)端口的尋址時(shí)間相對(duì)較長(zhǎng)，延長(zhǎng)了I/O操作時(shí)間，端口占用了存儲(chǔ)器地址空間從而相對(duì)減少了主存的可用范圍，由于訪問(wèn)存儲(chǔ)器和端口的指令相同使得程序的可讀性降低。I/O獨(dú)立編址方式0000HFFFFH0000H03FFH4.7 程序控制方式、中斷控制方式、直接存儲(chǔ)器存取方式（DMA方式）和輸入/輸出處理機(jī)方式（IOP方式）程序控制方式下的硬件接口電路和軟件設(shè)計(jì)較簡(jiǎn)單，但是CPU效率較低，只可用于傳送速度要求不高的場(chǎng)合；中斷控制方式下的CPU可與多個(gè)外設(shè)同時(shí)并行工作，可以同時(shí)

23、響應(yīng)多個(gè)外設(shè)的中斷請(qǐng)求，系統(tǒng)效率較高，適用于處理中低速外設(shè)的I/O操作與隨機(jī)請(qǐng)求的場(chǎng)合，尤其適合實(shí)時(shí)控制及緊急事件的處理，但因CPU在每次中斷響應(yīng)前后需要增加一些額外開(kāi)銷(xiāo)（用于斷點(diǎn)和現(xiàn)場(chǎng)的保護(hù)與恢復(fù)），故這種方式不適合于需要頻繁快速I(mǎi)/O的場(chǎng)合；DMA方式下的I/O數(shù)據(jù)傳送速度快，系統(tǒng)的吞吐能力強(qiáng)，節(jié)省CPU的開(kāi)銷(xiāo)，系統(tǒng)效率高，但因需要DMAC，故硬件開(kāi)銷(xiāo)大，適合于高速外設(shè)與內(nèi)存之間、內(nèi)存的兩個(gè)區(qū)域之間或兩種高速外設(shè)之間的高速批量數(shù)據(jù)傳輸場(chǎng)合；IOP方式下的I/O工作由IOP獨(dú)立控制，CPU的效率很高，IOP和CPU并行工作，但是其并行程度受到系統(tǒng)總線的限制，適用于高檔微型計(jì)算機(jī)及大、中型計(jì)算

24、機(jī)系統(tǒng)中。4.8 在微型計(jì)算機(jī)系統(tǒng)中，主機(jī)與所有部件都是通過(guò)數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳輸?shù)?，在某一總線周期內(nèi)，只有被選中的部件才能使用數(shù)據(jù)總線傳輸數(shù)據(jù)。對(duì)于輸出設(shè)備，不可能在短短的一個(gè)總線周期內(nèi)接收并驅(qū)動(dòng)設(shè)備產(chǎn)生動(dòng)作，所以需要在輸出接口電路中安排鎖存器，以便鎖存輸出的數(shù)據(jù)，使較慢的外設(shè)有足夠的時(shí)間進(jìn)行處理，避免數(shù)據(jù)丟失；對(duì)于輸入設(shè)備，向主機(jī)傳送數(shù)據(jù)時(shí)，主機(jī)不一定及時(shí)響應(yīng)，不能馬上取走數(shù)據(jù)，所以需要輸入接口設(shè)置緩沖器暫時(shí)保存數(shù)據(jù)。所以在I/O接口電路中需要使用鎖存器和緩沖器。4.9 在中斷傳送方式中，由于慢速外設(shè)在自身準(zhǔn)備就緒后才會(huì)向CPU發(fā)出中斷請(qǐng)求，并且CPU通常是執(zhí)行自己的主程序和任務(wù)，只有在接到

25、外設(shè)的中斷請(qǐng)求并響應(yīng)后，才去運(yùn)行中斷服務(wù)子程序，處理外部事件，處理后再恢復(fù)執(zhí)行原來(lái)的主程序，這種中斷方法使得CPU在一段時(shí)間內(nèi)與外設(shè)并行工作，并可以同時(shí)管理多個(gè)外設(shè)的工作，所以說(shuō)中斷方式可以實(shí)現(xiàn)CPU與外設(shè)的并行工作。4.10 利用中斷方式進(jìn)行數(shù)據(jù)傳送是在中斷控制器的硬件支持下，通過(guò)CPU調(diào)用執(zhí)行相應(yīng)的中斷服務(wù)子程序來(lái)實(shí)現(xiàn)的，是由軟硬件相結(jié)合實(shí)現(xiàn)的。4.11 由于在磁盤(pán)與內(nèi)存之間的數(shù)據(jù)傳送是大批量的，需要快速傳送，故需要采用DMA方式實(shí)現(xiàn)。第章 并行接口技術(shù)5.1 A B5.2 B5.3 并行接口的輸入和輸出都是多位并行的，傳輸?shù)男矢?。并行接口多?yīng)用于主機(jī)與近距離外設(shè)進(jìn)行大量高速數(shù)據(jù)傳輸?shù)膱?chǎng)

26、合。 5.4 8255A是可編程并行接口芯片。8255A主要由三個(gè)數(shù)據(jù)端口、兩組控制電路、一個(gè)數(shù)據(jù)總線緩沖器和一個(gè)讀/寫(xiě)控制邏輯電路組成，三個(gè)數(shù)據(jù)端口分別是A口、B口、C口，分別可以與外設(shè)連接，進(jìn)行數(shù)據(jù)的并行輸入或輸出。5.5 =0、A1A0=01、=0、=15.6 工作方式控制字、C口置位/復(fù)位控制字控制字格式及每位的含義參見(jiàn)P125P126。程序設(shè)計(jì)時(shí)，把這兩個(gè)控制字寫(xiě)入8255A的控制口。8255A通過(guò)控制字的D7位來(lái)區(qū)分這兩個(gè)控制字，當(dāng)D7=1時(shí)為工作方式控制字，當(dāng)D7=0時(shí)為C口置位/復(fù)位控制字。5.7 1）A口工作于方式2，B口方式1輸出時(shí)，8255A端口C各位的作用是：當(dāng)B口內(nèi)的

27、數(shù)據(jù)已滿需要外設(shè)讀走時(shí)，PC2用于向外設(shè)輸出B口的輸入緩沖器滿信號(hào)；當(dāng)外設(shè)準(zhǔn)備好了接收數(shù)據(jù)時(shí)，PC1用于向B口輸入外設(shè)的應(yīng)答信號(hào)；當(dāng)B口的數(shù)據(jù)被外設(shè)讀走后，PC0用于輸出B口的中斷請(qǐng)求信號(hào)INTR，請(qǐng)求CPU向B口輸出下一個(gè)數(shù)據(jù)。當(dāng)A口接收到外設(shè)數(shù)據(jù)并等待CPU讀走數(shù)據(jù)時(shí)，PC5用于發(fā)出輸入緩沖器滿信號(hào)IBF，通知當(dāng)外設(shè)外設(shè)暫時(shí)不能向A口輸入下一個(gè)數(shù)據(jù)；當(dāng)外設(shè)向A口輸入數(shù)據(jù)時(shí)，通過(guò)PC4向A口輸入選通信號(hào)；針對(duì)于A口PC6與PC7的作用與PC1、PC2的作用類(lèi)同；當(dāng)A口輸入數(shù)據(jù)時(shí)的輸入緩沖器滿或A口輸出數(shù)據(jù)時(shí)的輸出緩沖器空時(shí)，需要CPU讀走數(shù)據(jù)或送出下一個(gè)數(shù)據(jù)時(shí)，通過(guò)PC3向CPU發(fā)出中斷請(qǐng)求

28、信號(hào)。2）（略）3）（略）4）（略）5.81）MOVAL,9CHOUT93H,AL2） MOVAL,0B4HOUT93H,AL3） MOVAL,0C0HOUT93H,ALMOVAL,09HOUT93H,ALMOVAL,0DHOUT93H,AL4） MOVAL,0A3HOUT93H,AL5.9 MOVDX,控制口地址MOVAL,06HOUTDX,ALMOVAL,09HOUTDX,AL5.10 MOVAL,06HOUT63H,ALMOVAL,07HOUT63H,AL5.11 MOVAL,09HOUT63H,ALMOVAL,0DHOUT63H,AL5.12 1）K1閉合，K2閉合時(shí)，P0、P1、P2

29、、P3燈亮2）K1斷開(kāi)，K2斷開(kāi)時(shí)，P2燈亮3）K1閉合，K2斷開(kāi)時(shí)，P1燈亮4）K1斷開(kāi)，K2閉合時(shí)，P0燈亮第章 定時(shí)/計(jì)數(shù)技術(shù)及其接口6.1 A6.2 A6.3 B 6.4 B6.5 C6.6 B F6.7 CLK引腳用于向計(jì)數(shù)通道輸入工作時(shí)鐘信號(hào)，這個(gè)信號(hào)是計(jì)數(shù)通道工作的計(jì)時(shí)基準(zhǔn)，通道內(nèi)的計(jì)數(shù)器就是按照這個(gè)時(shí)鐘頻率進(jìn)行減1計(jì)數(shù)的；GATE引腳為門(mén)控信號(hào)，用于控制計(jì)數(shù)通道的啟動(dòng)或停止；OUT引腳為計(jì)數(shù)器輸出信號(hào)，當(dāng)通道內(nèi)的計(jì)數(shù)單元計(jì)數(shù)結(jié)束時(shí)，該引腳即產(chǎn)生輸出信號(hào)。6.8 在IBM PC系列機(jī)中8253-5的計(jì)數(shù)通道0工作于方式3，用于系統(tǒng)定時(shí)；通道1工作于方式2，用動(dòng)態(tài)存儲(chǔ)器刷新定時(shí)；通

30、道2工作于方式3，用于揚(yáng)聲器發(fā)聲控制。6.9 在對(duì)8253初始化編程寫(xiě)入計(jì)數(shù)初始值時(shí)，應(yīng)在以下幾方面注意與控制字保持一致：1）先寫(xiě)入控制字，后寫(xiě)入計(jì)數(shù)初始值。2）計(jì)數(shù)初始值要寫(xiě)入控制字中所選定的計(jì)數(shù)通道。3）寫(xiě)入的計(jì)數(shù)初始值格式（16位或8位）要與控制字中規(guī)定的一致。6.10 CLK輸入的時(shí)鐘頻率OUT輸出的方波頻率計(jì)數(shù)初始值6.11 2ms6.12 1006.13 MOVDX,30BHMOVAL,29HOUTDX,ALMOVDX,308HMOVAL,4HOUTDX,AL6.14 MOVDX,343HMOVAL,76HOUTDX,ALMOVDX,341HMOVAX,0340HOUTDX,ALM

31、OVAL,AHOUTDX,ALMOV DX,343HMOV AL,0A5HOUTDX,ALMOVDX,342HMOVAL,01HOUTDX,AL6.15 若使用1個(gè)計(jì)數(shù)通道，則計(jì)數(shù)初始值n應(yīng)為2106（2MHz1Hz），而8253的計(jì)數(shù)通道為16位，其最大計(jì)數(shù)值是65536，遠(yuǎn)遠(yuǎn)小于2106，所以使用1個(gè)計(jì)數(shù)通道不能實(shí)現(xiàn)。譯碼器+5V2MHz 1Hz 方法 CLK1GATE1OUT1CLK2GATE2OUT2GNDD7D0A1A0 8 2 5 3 數(shù)據(jù)總線地址總線CPU設(shè)計(jì)8253計(jì)數(shù)通道引腳連接圖如下：MOVDX,343HMOVAL,67HOUTDX,ALMOVDX,341HMOVAL,10

32、H;計(jì)數(shù)通道1的計(jì)數(shù)初始值為1000OUTDX,ALMOV DX,343HMOV AL,0A7HOUTDX,ALMOVDX,342HMOVAL,10H;計(jì)數(shù)通道2的計(jì)數(shù)初始值為1000OUTDX,AL6.16 DATA SEGMENTPORT_0 EQU 40HPORT_1 EQU 41HPORT_2 EQU 42HPORT_MODE EQU 43HB_8255A EQU61HMUSICDW 3F0H,3F0H,380H,380H,3F0H,3F0H,5B0H,5B0H, 310H,310H,310H,310H;樂(lè)譜565177DW 0 ;樂(lè)曲結(jié)束標(biāo)志DATAENDSCODESEGMENTAS

33、SUME CS:CODE,DS:DATASTART:MOV AX,DATAMOV DS,AXMOV DX,B_8255AIN AL,DX;將PB1和PB0置1,允許計(jì)數(shù)器通道計(jì)數(shù),揚(yáng)聲器發(fā)聲OR AL,03HOUT 61H,ALMOV DX,PORT_MODE;初始化MOV AL,0B6HOUT DX,ALMOV BX,OFFSET MUSICMOV AX,BX;取第一個(gè)音符LLL: MOV DX,PORT_2;向計(jì)數(shù)器通道2寫(xiě)入計(jì)數(shù)初始值,即音符,播放OUTDX,ALMOVAL,AHOUTDX,ALINCBXINCBXMOVAX,BX;取下一音符數(shù)據(jù)TESTAX,0FFFFHJZEXIT;若

34、到曲尾,則結(jié)束播放,否則播放下一音符CALLDALLYJMPLLLDALLYPROCMOVCX,0A000H;延時(shí)子程序L1:MOVDX,0B00HL2:DECDXJNZL2LOOPL1RETDALLYENDPEXIT:MOVAX,4C00HINT21HCODEENDSENDSTART第章 串行通信及串行接口技術(shù)7.1 C 7.2 B7.3 A D7.4 B C7.5 B，C7.6 A 7.7 B7.8 B 7.9 B7.10 并行通信是利用多條傳輸線同時(shí)傳輸多位（bit）數(shù)據(jù)，每條傳輸線傳輸一個(gè)bit，串行通信則是通過(guò)單條傳輸線依次逐位地傳送多位數(shù)據(jù)。并行通信的在傳輸速率上遠(yuǎn)遠(yuǎn)高于串行通信，

35、但并行通信的成本卻高于串行通信。因?yàn)椴⑿型ㄐ诺膫鬏斔俣瓤?，但是成本高，所以只適于短距離的高速傳輸。串行通信的成本低，但是傳輸速度比較慢，所以串通信適合于遠(yuǎn)距離的中低速通信場(chǎng)合。7.11 調(diào)幅、調(diào)相、調(diào)頻7.12 異步方式把一個(gè)字符看作一個(gè)獨(dú)立的信息傳輸單元，而同步方式以數(shù)據(jù)塊為基本傳輸單位，一個(gè)數(shù)據(jù)塊包括多個(gè)字符；異步方式下的收發(fā)雙方可以各自使用自己的發(fā)送時(shí)鐘和接收時(shí)鐘，而同步方式中的收發(fā)兩端需要用同一個(gè)時(shí)鐘源作為時(shí)鐘信號(hào)；異步方式一般用奇偶校驗(yàn)方式，而同步方式多采用CRC校驗(yàn)方式；異步方式是靠起始位和停止位來(lái)實(shí)現(xiàn)字符的界定和同步的，而同步方式下的數(shù)據(jù)塊以同步字符開(kāi)頭，以校驗(yàn)字符結(jié)束；同步方式

36、的通信效率高于異步方式的通信效率。7.13 異步方式下的接收端不斷地檢測(cè)串行數(shù)據(jù)輸入線路，若采樣到一個(gè)低電平信號(hào)（起始位），則視為收到一個(gè)數(shù)據(jù)幀的幀頭，然后接收有效數(shù)據(jù)位和奇偶校驗(yàn)位，最后接收到一個(gè)高電平（停止位），視為該數(shù)據(jù)幀接收結(jié)束，一個(gè)字符接收完畢。同步方式下的接收端不斷地檢測(cè)串行數(shù)據(jù)輸入線路，當(dāng)搜索到同步字符之后，便開(kāi)始接收數(shù)據(jù)位，最終接收到校驗(yàn)字符，則視為數(shù)據(jù)塊接收結(jié)束。7.14 12007.15 0.83ms，8.3ms7.16 1207.17 MOVAL,7BHOUT3DH,ALMOVAL,37HOUT3DH,AL7.18 方式選擇控制字：5EH（甲機(jī)）； 5EH（乙機(jī)）操作命令

37、控制字：33H（甲機(jī)）； 14H（乙機(jī)）程序（參照例7.5）第章 中斷技術(shù)及中斷控制器8.1 C 8.2 B8.3 A 8.4 A8.5 B 8.6 C8.7 C 8.8 A8.9 中斷就是指CPU在正常運(yùn)行程序時(shí)，響應(yīng)中斷請(qǐng)求，轉(zhuǎn)而去執(zhí)行中斷服務(wù)子程序，完成中斷事件處理后，返回?cái)帱c(diǎn)繼續(xù)執(zhí)行原程序的過(guò)程。微型計(jì)算機(jī)系統(tǒng)的中斷處理過(guò)程：1）識(shí)別中斷源。2）關(guān)中斷、保護(hù)斷點(diǎn)、保護(hù)現(xiàn)場(chǎng)。3）開(kāi)中斷。4）中斷服務(wù)。5）關(guān)中斷。6）恢復(fù)現(xiàn)場(chǎng)、恢復(fù)斷點(diǎn)、開(kāi)中斷，中斷返回。8.10 對(duì)8259A的編程有初始化編程和操作方式編程兩類(lèi)。初始化編程是在8259A進(jìn)入操作前，為了設(shè)置其初始狀態(tài)，使用初始化命令字（I

38、CW）實(shí)現(xiàn)的；操作方式編程是在8259A初始化之后，進(jìn)入工作狀態(tài)期間，使用操作控制字（OCW）以控制8259A按不同方式操作。8.11 在軟件中斷方式下，CPU根據(jù)INT n指令中的中斷類(lèi)型號(hào)n，將其乘以4后，得到在中斷向量表中的存放地址，按照這個(gè)地址從中斷向量表中取出對(duì)應(yīng)單元中的內(nèi)容，即獲得n號(hào)中斷服務(wù)子程序入口地址。在硬件中斷方式下，系統(tǒng)中有專(zhuān)門(mén)的硬件中斷控制器8259A進(jìn)行中斷管理，由其向CPU提供被響應(yīng)中斷源的中斷類(lèi)型號(hào)，CPU在中斷響應(yīng)周期的第二個(gè)周期，把8259A送上數(shù)據(jù)總線上的中斷類(lèi)型號(hào)讀走，然后將其乘以4后，得到在中斷向量表中的存放地址，按照這個(gè)地址從中斷向量表中取出對(duì)應(yīng)單元中

39、的內(nèi)容，即獲得為該中斷源服務(wù)的中斷服務(wù)子程序入口地址。8.12 8086中斷系統(tǒng)可處理的中斷源：中斷源內(nèi)部中斷外部中斷非屏蔽中斷（NMI）可屏蔽中斷（INTR）除法出錯(cuò)中斷（INT 0）溢出中斷（INT 4）單步中斷（INT 1）斷點(diǎn)中斷（INT 3）內(nèi)部指令中斷（INT n）由高到低的優(yōu)先級(jí)順序是：內(nèi)部中斷（除法出錯(cuò)中斷、指令中斷、溢出中斷）非屏蔽中斷可屏蔽中斷單步中斷，其中各可屏蔽中斷請(qǐng)求之間的中斷優(yōu)先級(jí)由8259A排隊(duì)。8.13 1）固定優(yōu)先級(jí)方式。這種優(yōu)先級(jí)排隊(duì)順序固定不變。2）自動(dòng)循環(huán)優(yōu)先級(jí)方式。在這種方式下，從IRQ0IRQ7各個(gè)中斷輪流具有最高優(yōu)先級(jí)。即當(dāng)某一級(jí)中斷被處理完畢后，

40、它的優(yōu)先級(jí)別就被改變?yōu)樽畹?，而最高?yōu)先級(jí)分配給該中斷相鄰的下一級(jí)。3）特殊循環(huán)優(yōu)先級(jí)方式。該方式下可以通過(guò)操作命令字OCW2設(shè)定某中斷源編碼為最低優(yōu)先級(jí)。8.14 0AH8.15 CLIMOVAL,04H;OCW1MOVDX,奇地址OUTDX,ALSTI8.16 硬件中斷是由外部硬件引起的，軟件中斷是由主機(jī)內(nèi)部產(chǎn)生或者由程序預(yù)先安排產(chǎn)生的。對(duì)于硬件中斷，硬件中斷源發(fā)出中斷請(qǐng)求的時(shí)刻對(duì)于CPU而言大多是隨機(jī)的，所以說(shuō)斷點(diǎn)是不可預(yù)知的，而軟件中斷則是CPU執(zhí)行到程序中的中斷指令或遇到執(zhí)行錯(cuò)誤時(shí)產(chǎn)生的，對(duì)于CPU而言軟件中斷是可預(yù)知的，斷點(diǎn)是預(yù)知的；對(duì)于硬件中斷，需要CPU在執(zhí)行完每條指令后，檢測(cè)中

41、斷請(qǐng)求輸入線以確定是否有硬件中斷請(qǐng)求信號(hào)，而軟件中斷則無(wú)需硬件檢測(cè)；對(duì)于硬件中斷，中斷類(lèi)型號(hào)是由專(zhuān)門(mén)的硬件控制電路向CPU提供的（NMI中斷除外），而軟件中斷卻在程序中將中斷類(lèi)型號(hào)直接提供給CPU。8.17 18H號(hào)中斷的中斷向量在中斷向量表中存放的位置是 0000H：0060H ；存放的內(nèi)容是（00060H）14H，（00061H）63H，（00062H）20H，（00063H）00H8.18 MOVAL,13H;ICW1OUT90H,ALMOVAL,80H;ICW2OUT91H,ALMOVAL,03H;ICW4OUT91H,AL8.19 MOVAL,1BH;ICW1OUT90H,ALMOV

42、AL,80H;ICW2OUT91H,ALMOVAL,01H;ICW4OUT91H,ALIN AL,91H;讀IMRCLI OR AL,03H;屏蔽IRQ0、IRQ1OUT 91H,AL;寫(xiě)OCW1MOV AX,0;準(zhǔn)備重設(shè)中斷向量表，修改80H、81H號(hào)的中斷向量MOV ES,AXMOV DI,200H;200H80H*4，IRQ0中斷類(lèi)型號(hào)為80HMOV AX,3500HSTOSW;設(shè)置新80H號(hào)中斷向量的偏移地址MOV AX,0000HSTOSW;設(shè)置新80H號(hào)中斷向量的基地址MOV DI,204H;204H81H*4，IRQ1中斷類(lèi)型號(hào)為81HMOV AX,4060HSTOSW;設(shè)置新8

43、1H號(hào)中斷向量的偏移地址MOV AX,0000HSTOSW;設(shè)置新81H號(hào)中斷向量的基地址IN AL,91H;讀IMRAND AL,0FCH;0FCH11111100B，撤銷(xiāo)IRQ0、IRQ1的屏蔽OUT 91H,AL;寫(xiě)OCW1STI;開(kāi)中斷第章 DMA技術(shù)及DMA控制器9.1 C 9.2 D9.3 D 9.4 D9.5 D9.6 1）能接受CPU的編程，以便進(jìn)行功能設(shè)定。2）能接收I/O接口的DMA請(qǐng)求，并向CPU發(fā)出總線請(qǐng)求信號(hào)，請(qǐng)求總線控制權(quán)。3）CPU響應(yīng)總線請(qǐng)求之后，DMAC能接管對(duì)總線的控制，進(jìn)入DMA傳送過(guò)程。4）能實(shí)現(xiàn)有效的尋址，即能輸出地址信息并在數(shù)據(jù)傳送過(guò)程中自動(dòng)修改地址

44、指針。5）能向存儲(chǔ)器和I/O接口發(fā)出相應(yīng)的讀/寫(xiě)控制信號(hào)。6）能控制傳送數(shù)據(jù)的字節(jié)數(shù)，判定DMA傳送是否結(jié)束。7）DMA結(jié)束時(shí)，能發(fā)出DMA結(jié)束信號(hào)，釋放總線，恢復(fù)CPU對(duì)總線的控制。9.7 8237A有主態(tài)和從態(tài)兩種工作狀態(tài)。從態(tài)下的8237A與其他接口一樣，可以接受CPU對(duì)它的讀/寫(xiě)操作，這時(shí)的8237A為總線從部件，沒(méi)有總線控制權(quán)；主態(tài)下的8237A作為總線主部件，獲得了總線控制權(quán)，可以對(duì)I/O接口和存儲(chǔ)器進(jìn)行讀/寫(xiě)操作，從而控制數(shù)據(jù)在I/O接口與存儲(chǔ)器之間直接傳送。9.8 在DMA方式下，內(nèi)存與高速外設(shè)之間的數(shù)據(jù)傳輸無(wú)需CPU的直接參與，而是由硬件DMA控制器直接控制系統(tǒng)總線進(jìn)行的，所

45、以說(shuō)DMA方式能實(shí)現(xiàn)高速數(shù)據(jù)傳送。DMA方式傳送的一般過(guò)程：（以數(shù)據(jù)從外設(shè)向內(nèi)存?zhèn)鬏敒槔f(shuō)明）1）CPU對(duì)DMAC進(jìn)行功能設(shè)定，送入存儲(chǔ)器的起始地址，數(shù)據(jù)長(zhǎng)度等參數(shù)。2）從I/O接口向DMAC發(fā)出DMA請(qǐng)求信號(hào)。3）DMAC向CPU發(fā)出總線請(qǐng)求。4）CPU執(zhí)行完現(xiàn)行的總線周期后，向DMAC回送總線響應(yīng)信號(hào)。5）CPU將控制總線、地址總線、數(shù)據(jù)總線讓出，由DMAC控制。6）DMAC向外部設(shè)備發(fā)出DMA響應(yīng)信號(hào)。7）進(jìn)行DMA傳送，即由DMAC發(fā)出I/O讀信號(hào)，把數(shù)據(jù)讀到數(shù)據(jù)總線上，向地址總線發(fā)出存儲(chǔ)器地址，通過(guò)控制總線發(fā)出存儲(chǔ)器寫(xiě)信號(hào)，把數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)入指定的存儲(chǔ)器單元。8）DMAC修改內(nèi)部

46、地址寄存器增/減1，字節(jié)計(jì)數(shù)器減1，準(zhǔn)備下一個(gè)數(shù)據(jù)的傳送。9）重復(fù)第7）、8）步，直至設(shè)定的字節(jié)數(shù)傳送完畢。10）DMAC撤消向CPU的請(qǐng)求信號(hào)，釋放總線，CPU重新控制總線。9.9 8237A的工作方式：?jiǎn)巫止?jié)傳送方式、塊傳送方式、請(qǐng)求傳送方式、級(jí)聯(lián)傳送方式。8237A的傳送類(lèi)型：DMA讀、DMA寫(xiě)、DMA校驗(yàn)和存儲(chǔ)器到存儲(chǔ)器傳送。9.10 8237A的先/后觸發(fā)器的功能：因?yàn)?237A的數(shù)據(jù)總線為8位，所以對(duì)16位的地址寄存器和字節(jié)計(jì)數(shù)器進(jìn)行讀/寫(xiě)操作時(shí)需要連續(xù)兩次進(jìn)行，先/后觸發(fā)器用來(lái)確定CPU對(duì)8237A內(nèi)部16位寄存器的讀/寫(xiě)是低字節(jié)還是高字節(jié)。先/后觸發(fā)器可以跟頭式觸發(fā)兩種狀態(tài)（0

47、和1），為0時(shí)CPU訪問(wèn)的是低字節(jié)；為1時(shí)CPU訪問(wèn)的是高字節(jié)。9.11 自動(dòng)預(yù)置方式就是指在DMA通道計(jì)數(shù)結(jié)束后，該通道自動(dòng)將基地址寄存器內(nèi)容裝入當(dāng)前地址寄存器，將基字節(jié)計(jì)數(shù)器內(nèi)容裝入當(dāng)前字節(jié)計(jì)數(shù)器，做好進(jìn)行下一次DMA傳送的準(zhǔn)備，而不必通過(guò)CPU對(duì)DMAC重新初始化。9.12 因?yàn)镈MAC具有主、從兩種工作狀態(tài)，為從態(tài)時(shí)，CPU通過(guò)地址總線對(duì)DMAC進(jìn)行初始化，此時(shí)的地址總線對(duì)于DMAC是輸入狀態(tài)；為主態(tài)時(shí)，DMAC控制地址總線對(duì)內(nèi)存和外設(shè)進(jìn)行尋址，此時(shí)的地址總線對(duì)于DMAC是輸出狀態(tài)。9.13 8237A從態(tài)時(shí)，和引腳為輸入狀態(tài)，用于CPU對(duì)8237A的讀/寫(xiě)控制，和引腳無(wú)效。8237A

48、主態(tài)時(shí)，和引腳為輸出狀態(tài)，用于8237A對(duì)外設(shè)的讀/寫(xiě)控制，和引腳也為輸出狀態(tài)，用于對(duì)內(nèi)存的讀/寫(xiě)控制。當(dāng)8237A任意一個(gè)通道中的計(jì)數(shù)結(jié)束時(shí)，引腳輸出一個(gè)低電平，作為DMA傳送結(jié)束信號(hào)。當(dāng)外界要強(qiáng)行終止8237A的DMA傳送時(shí)，可以通過(guò)該引腳送入一個(gè)低電平有效的信號(hào)。9.14 8237A包括哪幾個(gè)寄存器？各有何作用？（參P249P254）初始化時(shí)針對(duì)以下寄存器進(jìn)行預(yù)置：向所選擇通道的基地址寄存器、當(dāng)前地址寄存器、基字節(jié)計(jì)數(shù)器和當(dāng)前字節(jié)計(jì)數(shù)器寫(xiě)入初始值；寫(xiě)工作方式寄存器；寫(xiě)屏蔽寄存器；寫(xiě)命令寄存器；寫(xiě)請(qǐng)求寄存器。9.15 8237A主清除命令的作用是使8237A復(fù)位準(zhǔn)備接收新命令，與硬件RES

49、ET信號(hào)的作用相同。執(zhí)行主清除命令后，命令寄存器、狀態(tài)寄存器、請(qǐng)求寄存器、暫存寄存器和先/后觸發(fā)器清零，屏蔽寄存器置1。9.16 4個(gè)每個(gè)通道都相互獨(dú)立。PC/XT中8237A的4個(gè)通道分別用于：通道0用于對(duì)DRAM刷新；通道2用于軟盤(pán)和內(nèi)存之間的高速數(shù)據(jù)傳輸；通道3用于硬盤(pán)和內(nèi)存之間的高速數(shù)據(jù)傳輸；通道1保留。9.17 在PC/XT系統(tǒng)中，地址總線為20位的，而8237A內(nèi)部地址寄存器卻只有16位，不能提供最高4位地址（A19A16），所以當(dāng)使用8237A時(shí)，系統(tǒng)中要增加頁(yè)面寄存器，由它專(zhuān)門(mén)提供系統(tǒng)高4位地址。9.18 （略）9.19 OUT 0DH,AL;主清除命令MOV AX,1200H

50、OUT 04H,AL;先向通道2寫(xiě)入地址初始值的低8位MOV AL,AHOUT 04H,AL;后向通道2寫(xiě)入地址初始值的高8位MOV AX,1024;傳送的字節(jié)數(shù)1KBDEC AX;初始化時(shí)寫(xiě)入的值少1OUT 05H,AL;先向通道2寫(xiě)入計(jì)數(shù)初始值的低8位MOV AL,AHOUT 05H,AL;后向通道2寫(xiě)入計(jì)數(shù)初始值的高8位MOV AL,46HOUT 0BH,AL;寫(xiě)工作方式寄存器MOV AL,02HOUT 0AH,AL;寫(xiě)屏蔽寄存器MOV AL,00HOUT 08H,AL;寫(xiě)命令寄存器9.20 （略）第10章 總線技術(shù)10.1 B 10.2 B10.3 A 10.4 總線是計(jì)算機(jī)系統(tǒng)中的一

51、組能為多個(gè)部件分時(shí)共享的公共信息傳輸通路。微型計(jì)算機(jī)的總線通常分為片內(nèi)總線、局部總線、系統(tǒng)總線和通信總線。10.5 在微型計(jì)算機(jī)系統(tǒng)中，各個(gè)部件都是通過(guò)總線連接在一起的，系統(tǒng)中的各種信號(hào)都是利用總線進(jìn)行傳輸?shù)摹?biāo)準(zhǔn)總線規(guī)定了插件的尺寸、信號(hào)線的數(shù)目、各信號(hào)的定義以及時(shí)序和信號(hào)的電平標(biāo)準(zhǔn)等。正是由于在微型計(jì)算機(jī)系統(tǒng)的開(kāi)發(fā)及應(yīng)用使用了總線標(biāo)準(zhǔn)，所以簡(jiǎn)化了軟件和硬件的設(shè)計(jì)，簡(jiǎn)化了系統(tǒng)的結(jié)構(gòu)，便于系統(tǒng)的擴(kuò)充和更新。10.6 ISA總線上前62引腳分布及功能與PC總線基本相同，可以利用ISA前62引腳的插槽插入與PC總線兼容的8位接口插件板，也可以利用整個(gè)插槽插入16位接口插件板，所以說(shuō)ISA與PC總線保持向下兼容。EISA總線在物理結(jié)構(gòu)上設(shè)計(jì)成深度不同的上下兩層，上層的引腳分布是與ISA總線標(biāo)準(zhǔn)一致的，下層為EISA新增加引腳，下層引腳與上層引腳位置橫向錯(cuò)開(kāi)，下層并有用于阻止ISA插件板深插的訪問(wèn)鍵，從而保證ISA標(biāo)準(zhǔn)的插件板只能與EISA插槽上層的ISA信號(hào)相連接，而EISA標(biāo)準(zhǔn)的插件卡能夠插到深層，與上下兩層信號(hào)相連接，從而實(shí)現(xiàn)了