計算機邏輯結(jié)構(gòu)與基礎(chǔ)課件：2_3門電路的基本知識_第1頁
計算機邏輯結(jié)構(gòu)與基礎(chǔ)課件：2_3門電路的基本知識_第2頁
計算機邏輯結(jié)構(gòu)與基礎(chǔ)課件：2_3門電路的基本知識_第3頁
計算機邏輯結(jié)構(gòu)與基礎(chǔ)課件：2_3門電路的基本知識_第4頁
計算機邏輯結(jié)構(gòu)與基礎(chǔ)課件：2_3門電路的基本知識_第5頁
已閱讀5頁，還剩19頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、1,2、邏輯函數(shù)與門網(wǎng)絡(luò),2.3 門電路的基本知識,2,2.3.1 正邏輯與負邏輯,實現(xiàn)非、與、或邏輯的電路分別稱為：非門、與門、或門 模擬電路（線性，非線性） 數(shù)字電路（開關(guān)） 一般采用半導(dǎo)體器件實現(xiàn) 雙極型晶體管 MOS晶體管,3,雙極型晶體管,晶體管-晶體管邏輯（TTL） 驅(qū)動電流大（74，54 系列） 射集耦合邏輯（ECL） 速度較快 集成注入邏輯（I I L） 不需要制造電阻，集成度較高,4,MOS晶體管(不需要制造電阻，集成度高),N溝道MOS（NMOS） 電流由負電荷攜帶，適合LSI P溝道MOS（PMOS） 電流由正電荷攜帶，適合LSI 互補對稱MOS（CMOS） 速度慢，驅(qū)動

2、電流小,5,正邏輯與負邏輯,正邏輯 高電平代表邏輯 1 低電平代表邏輯 0,負邏輯 低電平代表邏輯 1 高電平代表邏輯 0,6,2.3.2 非門的電路模型,上拉電阻,下拉開關(guān),7,2.3.2 其它門電路模型與非門電路模型,8,或非門電路模型,9,與或非門電路模型,10,2.3.4 門電路的主要技術(shù)要求 2.3.4.1 邏輯電平穩(wěn)定,TTL: H=3V L=0.3V ECL: H=-0.8V L=-1.6V CMOS: H=Vcc L=GND,11,2.3.4.2 功耗小,靜態(tài)功耗 高電平 低電平 瞬態(tài)功耗 頻率,12,電壓: TTL +5V ECL -5V 低功耗器件 3.3V 功耗 CMOS 50納瓦/門 TTL 222毫瓦/門 ECL 2545毫瓦/門,13,2.3.4.2 速度高,14,15,2.3.4.2 抗干擾能力強,干擾容限(干擾裕度),16,2.3.4.2 負載能力強,拉電流負載 灌電流負載,17,拉電流負載,18,灌電流負載,19,電容負載,20,2.3.5 互補輸出電路結(jié)構(gòu),21,注意：互補輸出電路結(jié)構(gòu)禁止輸出端并聯(lián)使用,扇出系數(shù),22,2.3.6 集成門電路的外部封裝,小規(guī)模集成電路(SSI)系列中,常見的門電路結(jié)構(gòu)有: 六-1輸入結(jié)構(gòu)、四-2輸入結(jié)構(gòu)、 三-3輸入結(jié)構(gòu)、二-4輸入結(jié)構(gòu) 門電路有： 與門、或門、

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論