《組合邏輯電路的分析實(shí)例》_第1頁
《組合邏輯電路的分析實(shí)例》_第2頁
《組合邏輯電路的分析實(shí)例》_第3頁
《組合邏輯電路的分析實(shí)例》_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、組合邏輯電路的分析實(shí)例下面將對一些實(shí)際組合電路進(jìn)行分析,進(jìn)一步加深對分析方法的理解和運(yùn)用。例1 分析圖10.1(a)和(b)所示電路。 (a) (b) (c)圖1 例1電路圖解 由圖10.1(a)寫出邏輯函數(shù)表達(dá)式,并進(jìn)行化簡 由表達(dá)式求出真值表1:表1 真值表輸 入輸 出輸 入輸 出a b c dGa b c dG0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1011010011 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 110010110真值表1表明:在圖10.1

2、(a)所示電路中,當(dāng)a、b、c、d中有奇數(shù)個1時(shí),G為1;反之G為0。這顯然是采用偶校驗(yàn)位產(chǎn)生電路。圖1(a)所示電路使用與非門太多,連線也多,既不經(jīng)濟(jì)也不可靠,改用圖1(c)所示電路,同樣可以實(shí)現(xiàn)產(chǎn)生偶校驗(yàn)位的功能。由圖1(b)可寫出F的表達(dá)式F = G該表達(dá)式表明,在圖10.1(b)所示電路中,當(dāng)收到a、b、c、d和G五位碼元之后,若F為1,即判定碼組a、b、c、d正確;若F為0,即判定碼組發(fā)生錯誤,顯然是偶校驗(yàn)檢測器。例2 分析圖2所示電路的邏輯功能。圖2 74LS138邏輯圖解 由圖2可見該電路有三個輸入信號A0、A1、A2,三個控制信號G1、和八個輸出信號、。(1)根據(jù)給定電路圖寫出

3、輸出信號的邏輯函數(shù)表達(dá)式: (2)根據(jù)表達(dá)式可以得到如表2所示的真值表。由表達(dá)式可見,當(dāng)G1為0時(shí),無論其它輸入信號為什么狀態(tài),均為1,同理和只要有一個為1時(shí),也都為1。為了列表方便,通常將和用下式表示:。表2 真值表輸 入輸 出 G1 A2 A1 A0 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1

4、1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0 (3)描述邏輯功能。由真值表2可以看出,當(dāng)G1為1,為0時(shí),3位二進(jìn)制輸入信號A2A1A0的8種取值組合分別對應(yīng)著中的一個確定的輸出信號。如當(dāng)A2A1A0 = 000時(shí),輸出信號,而均為1;當(dāng)A2A1A0=111時(shí),而均為1。因此,該電路是一個38線二進(jìn)制譯碼器。而G1、是使能信號。 (a) (b) (c)圖3 多路選擇器 74LS151例3 分析圖3(a)所示電路的邏輯功能。解 (1)根據(jù)給定電路圖,當(dāng)= 0時(shí),輸出信號Y的邏輯函數(shù)表達(dá)式 (1)(2)根據(jù)表達(dá)式可以得到如表3所示的真

5、值表表3 真值表輸 入輸 出使能端地址輸 入 數(shù) 據(jù)A2 A1 A0D0 D1 D2 D3 D4 D5 D6 D7一、 Y100000000 0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1 D0 D1 D2 D3 D4 D5 D6 D70D0D1D2D3D4D5D6D7(3)描述邏輯功能。由真值表3可以看出,當(dāng)=1時(shí),封鎖了全部數(shù)據(jù)通道,無論其它輸入信號是什么,輸出Y= 0,可見EN是選通端,對數(shù)據(jù)通行進(jìn)行控制。當(dāng)=0時(shí),根據(jù)不同的地址碼A2A1A0選通相應(yīng)的通道,且僅選通一路。如A2A1A0= 000時(shí),輸出Y=D0;A2A1A0=111時(shí),輸出Y=D7。

6、因此該電路是一個多路選擇器(也稱為數(shù)據(jù)選擇器)。實(shí)現(xiàn)的功能是從多個輸入信號中選擇一個信號輸出,或者將并行輸入轉(zhuǎn)換為串行輸出。該電路實(shí)際上是8選1的中規(guī)模集成多路選擇器74LS151的邏輯電路圖,圖(b)是它的邏輯符號,其中A2、A1、A0是地址輸入端,而D7D0是數(shù)據(jù)輸入端。多路選擇器是一個十分有用的器件,它除了用作多路開關(guān)、并行輸入變串行輸出或者與多路分配器配合完成多路信號的分時(shí)傳輸以外,通常還可以用它來實(shí)現(xiàn)邏輯函數(shù),即用多路器設(shè)計(jì)邏輯電路。對此項(xiàng)功能作以下簡單介紹。 若多路選擇器的地址輸入端數(shù)為N,則該多路選擇器能夠?qū)崿F(xiàn)有(N+1)個輸入變量的任意邏輯函數(shù)。其中,N個變量作為地址輸入,剩下的那個變量根據(jù)需要可以以原變量或反變量的形式接到相應(yīng)的數(shù)據(jù)輸入端。例如要用多路選擇器實(shí)現(xiàn)邏輯函數(shù) (2)F是一個4變量函數(shù),所以要用具有3個地址輸入端的選擇器,即

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論