1、2004年12月,制作 曾令琴,主編 曾令琴,RS、JK、D、T觸發(fā)器及其應(yīng)用,觸發(fā)器與時序邏輯電路,主要授課內(nèi)容,第二篇,第10章 觸發(fā)器和時序邏輯電路,10.2 計數(shù)器,10.3 寄存器,10.1 觸發(fā)器,10.4 脈沖信號的產(chǎn)生與波形變換,第二篇,學(xué)習(xí)目的與要求,了解和熟記觸發(fā)器和門電路的基本區(qū)別；理解和牢記各類觸發(fā)器的功能及其觸發(fā)方式；掌握時序邏輯電路的分析方法；理解時序邏輯電路的設(shè)計思路及學(xué)會簡單的同步時序邏輯電路的設(shè)計方法；理解計數(shù)器、寄存器的概念和功能分析；學(xué)習(xí)利用數(shù)字電路實驗臺進(jìn)行寄存器、計數(shù)器實驗的步驟和方法。,第2頁,根據(jù)上述觸發(fā)器的特征可知，觸發(fā)器可以記憶1位二值信號。根

2、據(jù)邏輯功能的不同，觸發(fā)器可以分為基本的RS觸發(fā)器、時鐘控制的RS觸發(fā)器、JK觸發(fā)器、 D觸發(fā)器、T和T觸發(fā)器；按照觸發(fā)方式的不同，又可分為電位觸發(fā)器和邊沿觸發(fā)器。,10.1 觸發(fā)器,觸發(fā)器是最簡單、最基本的時序邏輯電路，常用的時序邏輯電路寄存器、計數(shù)器等，通常都是由各類觸發(fā)器構(gòu)成的。, 觸發(fā)器有兩個穩(wěn)定的狀態(tài)：“0”狀態(tài)和“1狀態(tài)； 不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)； 當(dāng)輸入信號消失后，所置成的狀態(tài)能夠保持不變。,第2頁,由兩個與非門構(gòu)成的基本RS觸發(fā)器。,10.1.1. RS觸發(fā)器,1. 基本RS觸發(fā)器,一對具有互非關(guān)系的輸出端，其中Q 的狀態(tài)稱為觸發(fā)器的狀態(tài)。,一對輸入端子均為

3、低電或有效。,第2頁,基本RS觸發(fā)器的工作原理,基本RS觸發(fā)器的次態(tài)真值表,第2頁,基本RS觸發(fā)器的波形圖,反映觸發(fā)器輸入信號取值和狀態(tài)之間對應(yīng)關(guān)系的圖形稱為波形圖。,置0,置1,置1,禁止,保持,置1,置1,保持不定,第2頁,2. 同步RS觸發(fā)器,CP1時，觸發(fā)器輸出狀態(tài)由R和S及Qn決定。,第2頁,鐘控RS觸發(fā)器功能真值表,第2頁,主要特點,（1）時鐘電平控制。在CP1期間接收輸入信號，CP0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時間控制。 （2）R、S之間有約束。不能允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。,不變,不變,不變,不變,不變,不變

4、,置1,置0,置1,置0,保持,波形圖,第2頁,鐘控RS觸發(fā)器的特征方程,約束條件： S R= 0,鐘控RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖,S1，R0,S R0,0,顯然，觸發(fā)器的狀態(tài)轉(zhuǎn)換圖也可反映觸發(fā)器輸出狀態(tài)隨輸入及輸出的現(xiàn)態(tài)而變化的情況。 因此，描述觸發(fā)器狀態(tài)變化的方法有四種：邏輯表達(dá)式、真值表、時序波形圖及狀態(tài)轉(zhuǎn)換圖。,1,S0，R1,S 0 R ,RS取值表示輸入變量的現(xiàn)態(tài),0或1表示輸出變量的狀態(tài),箭頭表征了輸出變量的轉(zhuǎn)換情況,第2頁,基本RS觸發(fā)器和鐘控的RS觸發(fā)器都是采用的電位觸發(fā)方式。 電位觸發(fā)方式的鐘控RS觸發(fā)器有一個顯著的毛病存在“空翻”現(xiàn)象。所謂空翻，就是指：在CP=1期間，若輸入

5、RS的狀態(tài)發(fā)生多次變化，輸出Q將隨著發(fā)生多次變化。,10.1.2 JK觸發(fā)器,當(dāng)觸發(fā)器出現(xiàn)空翻現(xiàn)象時，一般就無法確切地判斷觸發(fā)器的狀態(tài)了，由此造成觸發(fā)器的使用受到限制。,為確保數(shù)字系統(tǒng)的可靠工作，要求觸發(fā)器在一個CP脈沖期間至多翻轉(zhuǎn)一次，即不允許空翻現(xiàn)象的出現(xiàn)。為此，人們研制出了能夠抑制空翻現(xiàn)象的主從式觸發(fā)器、邊沿觸發(fā)方式的JK觸發(fā)器和D觸發(fā)器等。,本節(jié)向大家介紹的JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。常用型號有74LS112、CC4027和74LS276等。,第2頁,0,1,JK觸發(fā)器的工作原理,第2頁,0,1,第2頁,邏輯功能分析,保持功能,第2頁,置0功能,第2頁,置1

6、功能,第2頁,翻轉(zhuǎn)功能,第2頁,功能表,波形圖,置1,置0,翻轉(zhuǎn),保持,第2頁,JK觸發(fā)器的次態(tài)方程式：,集成JK觸發(fā)器74LS112的引腳排列圖,第2頁,10.1.3 D觸發(fā)器,在雙穩(wěn)態(tài)觸發(fā)器中，除了RS觸發(fā)器和JK觸發(fā)器外，根據(jù)電路結(jié)構(gòu)和工作原理的不同，還有眾多具有不同邏輯功能的觸發(fā)器。根據(jù)實際需要，可將某種邏輯功能的觸發(fā)器經(jīng)過改接或附加一些門電路后，轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器。D觸發(fā)器就是這樣得到的。,觸發(fā)器之間邏輯功能的轉(zhuǎn)換,第2頁,管腳排列圖,D觸發(fā)器的次態(tài)方程式：,D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖,D1,D1,0,1,D0,D 0,第2頁,10.1.4 T觸發(fā)器,T觸發(fā)器具有保持和翻轉(zhuǎn)兩種功

7、能。如果讓T觸發(fā)器的輸入恒為1，則T觸發(fā)器就成為T觸發(fā)器，顯然，T觸發(fā)器只具有翻轉(zhuǎn)一種功能。,第2頁,檢驗學(xué)習(xí)結(jié)果,答案在書中找,第2頁,10.2 計數(shù)器,能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。 計數(shù)器是時序邏輯電路中的具體應(yīng)用。,計數(shù)器,同步計數(shù)器,異步計數(shù)器,二進(jìn)制計數(shù)器,N進(jìn)制計數(shù)器,十進(jìn)制計數(shù)器,加法計數(shù)器,減法計數(shù)器,可逆計數(shù)器,加法計數(shù)器,減法計數(shù)器,可逆計數(shù)器,二進(jìn)制計數(shù)器,N進(jìn)制計數(shù)器,十進(jìn)制計數(shù)器,第2頁,10.2.1 二進(jìn)制計數(shù)器,3位異步二進(jìn)制加法計數(shù)器,由于3個觸發(fā)器都接成了T觸發(fā)器，所以最低位觸發(fā)器F0每來一個時鐘脈沖的下降沿（即CP由1變0）時翻轉(zhuǎn)一次，而其他兩個觸

8、發(fā)器都是在其相鄰低位觸發(fā)器的輸出端Q由1變0時翻轉(zhuǎn)，即F1在Q0由1變0時翻轉(zhuǎn)，F(xiàn)2在Q1由1變0時翻轉(zhuǎn)。,第2頁,三位二進(jìn)制異步加計數(shù)器的波形圖,F0每輸入一個時鐘脈沖翻轉(zhuǎn)一次。,F1在Q0由1變0時翻轉(zhuǎn)。,F2在Q1由1變0時翻轉(zhuǎn)。,實現(xiàn)了二分頻,實現(xiàn)了四分頻,實現(xiàn)了八分頻,第2頁,從狀態(tài)表或波形圖可以看出，從狀態(tài)000開始，每來一個計數(shù)脈沖，計數(shù)器中的數(shù)值便加1，輸入8個計數(shù)脈沖時，就計滿歸零，所以作為整體，該電路也可稱為八進(jìn)制計數(shù)器。 由于這種結(jié)構(gòu)計數(shù)器的時鐘脈沖不是同時加到各觸發(fā)器的時鐘端，而只加至最低位觸發(fā)器，其他各位觸發(fā)器則由相鄰低位觸發(fā)器的輸出Q來觸發(fā)翻轉(zhuǎn)，即用低位輸出推動相鄰

9、高位觸發(fā)器，3個觸發(fā)器的狀態(tài)只能依次翻轉(zhuǎn)，并不同步，這種結(jié)構(gòu)特點的計數(shù)器稱為異步計數(shù)器。異步計數(shù)器結(jié)構(gòu)簡單，但計數(shù)速度較慢。,狀態(tài)轉(zhuǎn)換真值表,第2頁,用上升沿觸發(fā)的D觸發(fā)器構(gòu)成的4位異步二進(jìn)制加法計數(shù)器及其波形圖,F0每輸入一個時鐘脈沖翻轉(zhuǎn)一次。 F1在Q0由1變0時翻轉(zhuǎn)， F2在Q1由1變0時翻轉(zhuǎn)， F3在Q2由1變0時翻轉(zhuǎn)。,第2頁,3位異步二進(jìn)制減法計數(shù)器,F0每輸入一個時鐘脈沖翻轉(zhuǎn)一次， F1在Q0由1變0時翻轉(zhuǎn)， F2在Q1由1變0時翻轉(zhuǎn)。,第2頁,3個JK觸發(fā)器都接成T觸發(fā)器,可構(gòu)成一個同步二進(jìn)制計數(shù)器,F0每輸入一個時鐘脈沖翻轉(zhuǎn)一次,F1在Q0=1時，在下一個CP觸發(fā)沿到來時翻轉(zhuǎn)

10、。,F2在Q0=Q1=1時，在下一個CP觸發(fā)沿到來時翻轉(zhuǎn)。,第2頁,10.2.2 十進(jìn)制計數(shù)器,選用4個CP下降沿觸發(fā)的JK觸發(fā)器F0、F1、F2 、F3。,F0：每來一個CP計數(shù)脈沖翻轉(zhuǎn)一次；,F2：在Q0 和Q1都為1時，再來一個計數(shù)脈沖才翻轉(zhuǎn)；,F3：在Q0、Q1和Q2都為1時，再來一個CP計數(shù)脈沖才翻轉(zhuǎn)，但在第10個脈沖到來時Q3應(yīng)由1變?yōu)?；,F1：在Q0為1時，再來一個CP計數(shù)脈沖才翻轉(zhuǎn)，但在Q3為1時不得翻轉(zhuǎn)；,第2頁,驅(qū)動方程,第2頁,2、異步十進(jìn)制加法計數(shù)器,第2頁,1、由觸發(fā)器構(gòu)成N進(jìn)制計數(shù)器,由觸發(fā)器組成的N進(jìn)制計數(shù)器的一般分析方法是：對于同步計數(shù)器，由于計數(shù)脈沖同時接到

11、每個觸發(fā)器的時鐘輸入端，因而觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)只需由其驅(qū)動方程判斷。而異步計數(shù)器中各觸發(fā)器的觸發(fā)脈沖不盡相同，所以觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)除了考慮其驅(qū)動方程外，還必須考慮其時鐘輸入端的觸發(fā)脈沖是否出現(xiàn)。,第2頁,例：分析圖示計數(shù)器為幾進(jìn)制計數(shù)器。,第2頁,列狀態(tài)表的過程如下：首先假設(shè)計數(shù)器的初始狀態(tài)，如000，并依此根據(jù)驅(qū)動方程確定J、K的值，然后根據(jù)J、K的值確定在CP計數(shù)脈沖觸發(fā)下各觸發(fā)器的狀態(tài)。在第1個CP計數(shù)脈沖觸發(fā)下各觸發(fā)器的狀態(tài)為001，按照上述步驟反復(fù)判斷，直到第5個CP計數(shù)脈沖時計數(shù)器的狀態(tài)又回到初始狀態(tài)000。即每來5個計數(shù)脈沖計數(shù)器狀態(tài)重復(fù)一次，所以該計數(shù)器為五進(jìn)制計數(shù)器。,

12、第2頁,4位集成同步二進(jìn)制加法計數(shù)器74LS161,第2頁,用集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器的方法：利用清零端或置數(shù)端，讓電路跳過某些狀態(tài)來獲得N進(jìn)制計數(shù)器。,用74LS161構(gòu)成十二進(jìn)制計數(shù)器,將狀態(tài)1100 反饋到清零端 歸零,將狀態(tài)1011 反饋到清零端 歸零,第2頁,用異步歸零構(gòu)成十二進(jìn)制計數(shù)器，存在一個極短暫的過渡狀態(tài)1100。十二進(jìn)制計數(shù)器從狀態(tài)0000開始計數(shù)，計到狀態(tài)1011時，再來一個CP計數(shù)脈沖，電路應(yīng)該立即歸零。然而用異步歸零法所得到的十二進(jìn)制計數(shù)器，不是立即歸零，而是先轉(zhuǎn)換到狀態(tài)1100，借助1100的譯碼使電路歸零，隨后變?yōu)槌跏紶顟B(tài)0000。,第2頁,高位片計數(shù)到3（00

13、11）時，低位片所計數(shù)為163=48，之后低位片繼續(xù)計數(shù)到12（1100），與非門輸出0，將兩片計數(shù)器同時清零。,1616=256,用74LS161構(gòu)成256進(jìn)制和60進(jìn)制計數(shù)器,第2頁,用74LS161構(gòu)成8421碼60進(jìn)制和24進(jìn)制計數(shù)器,第2頁,集成異步十進(jìn)制計數(shù)器74LS90,引腳排列圖,74LS90真值表,第2頁,異步計數(shù)器一般沒有專門的進(jìn)位信號輸出端，通?？梢杂帽炯壍母呶惠敵鲂盘栻?qū)動下一級計數(shù)器計數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量。,100進(jìn)制計數(shù)器,用74LS161構(gòu)成N進(jìn)制計數(shù)器,第2頁,60進(jìn)制計數(shù)器,64進(jìn)制計數(shù)器,第2頁,檢驗學(xué)習(xí)結(jié)果,答案在書中找,第2頁,10.3 寄存器

14、,在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。,寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。,按照功能的不同，可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類。數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。,第2頁,10.3.1 寄存器,即：無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸

15、入端的數(shù)據(jù)D3D0，就立即被送入進(jìn)寄存器中，有,異步復(fù)位端為低電平時，寄存器清零；高電平時：無CP脈沖到來寄存器保持原態(tài)，CP上升沿到來后置數(shù)。,第2頁,構(gòu)成寄存器的常用芯片有74LS77（四位雙穩(wěn)鎖存器）、74LS100（八位雙穩(wěn)鎖存器）、74LS174（六位寄存器）等。其中鎖存器屬于電平觸發(fā)，在送數(shù)狀態(tài)下，輸入端送入的數(shù)據(jù)電位不能變化，否則將發(fā)生“空翻”。下圖是74LS174管腳引線功能圖，芯片內(nèi)六個觸發(fā)器共用一個時鐘脈沖CP（上升邊沿觸發(fā)）和一個異步清零脈沖(低電平清零)。,第2頁,在存數(shù)操作之前，先將各個觸發(fā)器清零。當(dāng)出現(xiàn)第1個移位脈沖CP時，待存數(shù)碼的最高位和4個觸發(fā)器的數(shù)碼同時右移

16、1位，即待存數(shù)碼的最高位存入Q3，而寄存器原來所存數(shù)碼的最高位從Q0輸出；出現(xiàn)第2個移位脈沖時，待存數(shù)碼的次高位和寄存器中的4位數(shù)碼又同時右移1位。依此類推，在4個移位脈沖作用下，寄存器中的4位數(shù)碼同時右移4次，待存的4位數(shù)碼便可存入寄存器。,10.3.2 移位寄存器,并行輸出,第2頁,第2頁,4位左移移位寄存器,并行輸出,第2頁,集成雙向 移位寄存器 74LS194,第2頁,10.3.3 移位寄存器的應(yīng)用,移位寄存器除了用作接口、延時外，還可以用作計數(shù)和偽隨機(jī)信號發(fā)生器。,1. 構(gòu)成環(huán)形計數(shù)器,將移位寄存器的串行輸出端和串行輸入端連在一起，就構(gòu)成了環(huán)形計數(shù)器。,第2頁,波形圖,由74LS19

17、4構(gòu)成 的能自啟動的 4位環(huán)形計數(shù)器,第2頁,2. 構(gòu)成扭環(huán)環(huán)形計數(shù)器,用移位寄存器構(gòu)成扭環(huán)環(huán)形計數(shù)器的結(jié)構(gòu)特點是：將輸出觸發(fā)器的反向輸出端與數(shù)據(jù)輸入端相連接。,第2頁,3偽隨機(jī)序列發(fā)生器（m序列發(fā)生器） 偽隨機(jī)序列發(fā)生器也屬于計數(shù)器的一種類型，其輸出狀態(tài)組合除全0狀態(tài)外，其它狀態(tài)均在輸出中出現(xiàn)，因其輸出狀態(tài)出現(xiàn)的順序在統(tǒng)計上十分近似于隨機(jī)白噪聲，故稱為偽隨機(jī)序列發(fā)生器。 電路的構(gòu)成主要是反饋邏輯電路的確定，通常采用異或門，反饋電路輸入信號的選擇根據(jù)移位寄存器的位數(shù)決定。輸出相同時偽隨機(jī)序列的反饋電路不是唯一的。下圖所示是一個四位偽隨機(jī)序列發(fā)生器。,當(dāng)偽隨機(jī)序列發(fā)生器的狀態(tài)為全0狀態(tài)時，輸出全0序列，所以無法實現(xiàn)自啟動。若要實現(xiàn)自啟動，可以將各觸發(fā)器的端的信號相“與”后，再和原反饋信號相“或”送入串行輸入端。,第2頁,檢驗學(xué)習(xí)結(jié)果,看書復(fù)習(xí)做題,第2頁,10.4.1 555定時器電路及其功能,低電平觸發(fā)端,高電平觸發(fā)端,電壓控制端,復(fù)位端 低電平有效,放電端,4.516V,10.4 脈沖信號的產(chǎn)生及波形變換,輸出緩沖器,N溝道CMOS 放電開關(guān)管,RS觸發(fā)器,電壓比較器,電路組成,第2頁,0,0,1,飽和導(dǎo)通,第2頁,2UDD/3