四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證iUART接口設(shè)計(jì)及FPGA驗(yàn)證TheDesignofUARTInterfaceandFPGAVerification專業(yè)：微電子一班學(xué)生：熊濤指導(dǎo)教師：王勇，高博摘要：隨著電子技術(shù)的發(fā)展，以及數(shù)據(jù)傳送的需要，通用異步接收/發(fā)送器（UART）已成為MCU、CPU、DSP等的基本配置，應(yīng)用廣泛。UART數(shù)據(jù)通過串行輸入、輸出，不同裝置間通信不需要傳送時(shí)鐘信號，避免了同步傳送的時(shí)序處理問題，數(shù)據(jù)線引腳較少，避免了信號間的相互干擾，是未來數(shù)據(jù)傳送的發(fā)展方向。本文主要討論如何應(yīng)用VerilogHDL語言，基于FPGA器件實(shí)現(xiàn)可復(fù)用的UARTIPCore。通過修改配置文件，用戶可以根據(jù)需要設(shè)置相應(yīng)的參數(shù)，以實(shí)現(xiàn)相應(yīng)功能的UART器件。本設(shè)計(jì)模塊主要包括UART發(fā)送器、接收器、波特率發(fā)生器，以及總線接口控制邏輯。設(shè)計(jì)通過Xilinx公司的Spartan3系列器件XC3S400FPGA進(jìn)行功能驗(yàn)證。關(guān)鍵詞：UART、IP核、發(fā)送器、接收器、波特率發(fā)生器、VerilogHDLAbstract:Withthedevelopmentofelectronictechnology,astheneedofdatatransmitter,theUniversalAsynchronousReceiver/Transmitter(UART)nowisthebasiccomponentofMCU,CPU,DSP,etc.Byseriesdatainput/output,thereisnoneedtosendclocksignalwhencommunicationbetweendifferentequipments,avoidingtimingsynchronousproblem,andthedatapinisonlyone,avoidthedisturbamongthesignalsinparallelcommunication.So,seriesdatatransmittingisthedevelopmentdirectioninfuture.ThispaperfocusesonhowtouseVerilogHDLtocarryoutreusableUARTIPCore,basedonFPGA.Bymodifyingtheconfigurationdocuments,theusercandesigndifferentUARTcomponent.Thedesignismadeupofthesemodules,suchasTransmitter,Receiver,Bade_rategenerator,andtheBusinterfacemasteringlogic.Whenvalidatingthedesign,weuseXC3S400FPGAofXilinxCO.,LTDsSpartan-3spectrum.KeyWords:UART,IPCore，Transmitter，Receiver，VerilogHDL四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證ii目錄第一章引言1第二章UART的協(xié)議.22.1異步通信22.2串行通信的過程及通信協(xié)議.32.2.1串并轉(zhuǎn)換與設(shè)備同步.32.2.2串行通信協(xié)議32.3UART的典型應(yīng)用.52.4UART的時(shí)鐘控制.62.5UART的數(shù)據(jù)采樣.6第三章UART的硬件設(shè)計(jì).73.1UART總體構(gòu)架.73.1.1UART結(jié)構(gòu).73.1.2UART的幀格式.73.1.3UART的設(shè)計(jì)規(guī)格83.2串行數(shù)據(jù)發(fā)送模塊113.2.1發(fā)送頂層模塊.113.2.2取數(shù)控制.123.2.3發(fā)送狀態(tài)機(jī).133.2.4EDA工具驗(yàn)證143.3串行數(shù)據(jù)接收模塊153.3.1接收頂層模塊.153.3.2數(shù)據(jù)同步裝置.153.3.3數(shù)據(jù)抽樣裝置.163.3.4接收狀態(tài)機(jī).173.3.5EDA工具驗(yàn)證.183.4波特率發(fā)生器183.4.1波特率發(fā)生器概述183.4.2EDA工具驗(yàn)證193.5總線接口控制模塊.193.5.1接口功能描述203.5.2EDA綜合結(jié)果.21四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證iii第四章UART的FPGA驗(yàn)證.224.1XilinxSpartan-3系列器件介紹.224.2FPGA實(shí)現(xiàn)過程23第五章結(jié)論26致謝27參考文獻(xiàn)28外文譯文29翻譯原文35四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證1第一章引言目前，基于傳統(tǒng)IC芯片的微電子應(yīng)用系統(tǒng)設(shè)計(jì)技術(shù)正在轉(zhuǎn)向基于知識產(chǎn)權(quán)（IP，IntellectualProperty）核的片上系統(tǒng)（SoC，SystemonChip）技術(shù)發(fā)展。IC設(shè)計(jì)在國內(nèi)外的發(fā)展很快，各種規(guī)模的IC設(shè)計(jì)中心和公司不斷出現(xiàn)。因此，IP核的設(shè)計(jì)已開始逐漸成為國內(nèi)微電子系統(tǒng)設(shè)計(jì)的一項(xiàng)支撐技術(shù)。從應(yīng)用功能角度劃分，IP核分為兩大類：微處理器IP核（如8位8051核、32位ARM核等）和各種接口IP核（如LCD控制器、各種串行總線接口IP核等）。其中，接口IP核在數(shù)字通信系統(tǒng)中有著廣泛的應(yīng)用。設(shè)備間的通信方式，可分為并行和串行兩種。在相同頻率下，并行總線優(yōu)于串行總線。隨著并行總線的數(shù)據(jù)傳輸率越來越高，傳統(tǒng)的并行接口逐漸暴露出一些信號傳輸上的缺陷，其中最致命的莫過于信號互相干擾問題。要滿足高速傳輸?shù)男枰?，要么提升它的總線頻率，要么增加數(shù)據(jù)寬度。但是這兩種都會(huì)導(dǎo)致成本的上升，并且使信號偏移和串?dāng)_更加嚴(yán)重。而串行技術(shù)采有極少的數(shù)據(jù)線，并使用差分信號線，在傳輸數(shù)據(jù)時(shí)幾乎不會(huì)因?yàn)槭艿礁蓴_而出錯(cuò)。通用異步接收器和發(fā)送器（UART）用異步串行輸入、輸出進(jìn)行通信。串行傳輸以速度為代價(jià)，換取了成本的降低和連線復(fù)雜度的降低。UART提供串行異步接收數(shù)據(jù)的同步化，發(fā)送器和接收器兩個(gè)部分的并串轉(zhuǎn)換和串并轉(zhuǎn)換，對于串行傳輸系統(tǒng)而言，這些功能是必不可少的。串行數(shù)據(jù)流的同步化是通過給發(fā)送數(shù)據(jù)增加起始位和停止位、以形成一個(gè)數(shù)據(jù)字符而實(shí)現(xiàn)的。數(shù)據(jù)完整性是通過在數(shù)據(jù)字符中附加一個(gè)校驗(yàn)位來實(shí)現(xiàn)的，由接收器來檢驗(yàn)。對于主機(jī)系統(tǒng)，UART就像一個(gè)能讀取和寫入的8位輸入和輸出端口，任何時(shí)候，當(dāng)主機(jī)要發(fā)送數(shù)據(jù)，它只需以字節(jié)格式把這些數(shù)據(jù)發(fā)送到UART（8個(gè)位寬）；當(dāng)UART從另一個(gè)串行裝置接收數(shù)據(jù)時(shí)，它把這些數(shù)據(jù)臨時(shí)緩存在它的FIFO中（同樣是8個(gè)位寬），然后通過內(nèi)部寄存器位或硬件中斷信號向主機(jī)指示這些數(shù)據(jù)的可用性。隨著串行通信技術(shù)的發(fā)展，新一代的串行通信接口如USB1.0，USB2.0，1394，SATA等高速串行接口逐漸成熟，串行通信的傳輸速度不斷提升，接口技術(shù)有串行化的趨勢。本課題通過對由CCITT制定的串并轉(zhuǎn)換協(xié)議RS-232-C,及其協(xié)議實(shí)現(xiàn)的通用器件UART的研究、實(shí)現(xiàn)，以期進(jìn)一步了解串行通信技術(shù)，并系統(tǒng)學(xué)習(xí)IPCore的設(shè)計(jì)。四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證2第二章UART的協(xié)議UART（即通用異步接收傳送器）按照異步通信傳輸格式傳送數(shù)據(jù)，它的傳送符合通信協(xié)議的規(guī)范。以下主要介紹異步通信及通信協(xié)議，以及UART中數(shù)據(jù)傳輸?shù)木唧w方式。2.1異步通信在異步通信中，數(shù)據(jù)是一幀一幀（包括一個(gè)字符代碼或一個(gè)字節(jié)數(shù)據(jù)）傳送的,一幀的數(shù)據(jù)格式如下圖所示。圖2-1異步通信的一幀數(shù)據(jù)格式在幀格式中，一個(gè)字符由四個(gè)部分組成：起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位。起始位（0）只占用一位，通知接收設(shè)備一個(gè)待接收的字符開始到達(dá)。線路上不傳送字符時(shí)應(yīng)保持為1，接收端不斷檢測線路的狀態(tài)，若連續(xù)為1后測到一個(gè)0，就表示發(fā)來一個(gè)新字符，應(yīng)馬上準(zhǔn)備接收。字符的起始位還被用作同步接收端的時(shí)鐘，以保證以后的接收能正確進(jìn)行。起始位后面緊接著是數(shù)據(jù)位，它可以是5位（D0D4）、6位、7位或8位（D0D7）。四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證3奇偶校驗(yàn)（D8）只占一位，也可以不用校驗(yàn)位，則這一位就可省略。也可用這一位（1/0）來確定這一幀中的字符所代表信息的性質(zhì)（地址/數(shù)據(jù)等）。停止位用來表征字符的結(jié)束，一定是高電位（1）。停止位位寬可以是1位、1.5位或者2位。接收端收到停止位后，表明上一字符已傳送完畢，同時(shí)，也為接收下一個(gè)字符做好準(zhǔn)備，如果再接收到0，就是新的字符開始傳送。若停止位以后不是緊接著一個(gè)字符，則使線路電平保持為高電平（1）。2.2串行通信的過程及通信協(xié)議串行通信指數(shù)據(jù)是一位一位按順序傳送的通信方式。它的突出優(yōu)點(diǎn)是只需一對傳輸線，這樣就大大降低了傳送成本，特別適用于遠(yuǎn)距離通信；其缺點(diǎn)是傳送速度較低。串行通信的傳送方向通常有三種：單工、半雙工、全雙工。全雙工是一對單向配置，它要求兩端的通信設(shè)備都具備完整和獨(dú)立的發(fā)送和接收能力。本文設(shè)計(jì)的UART以全雙工模式工作。2.2.1串并轉(zhuǎn)換與設(shè)備同步兩個(gè)通信設(shè)備在串行線路上成功地實(shí)現(xiàn)通信必須解決兩個(gè)問題：一是串并、并串轉(zhuǎn)換，即如何把要發(fā)送的并行數(shù)據(jù)串行化，把接收的串行數(shù)據(jù)并行化；二是設(shè)備同步，即同步發(fā)送設(shè)備和接收設(shè)備的工作節(jié)拍，以確保發(fā)送數(shù)據(jù)在接收端被正確讀出。2.2.1.1并串轉(zhuǎn)換與串并轉(zhuǎn)換串行通信是將計(jì)算機(jī)內(nèi)部的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，然后將其通過一根通信線傳送；在接收時(shí)將串行數(shù)據(jù)再轉(zhuǎn)換成并行數(shù)據(jù)，再通過與主機(jī)的連接將其送到計(jì)算機(jī)中。在計(jì)算機(jī)串行發(fā)送數(shù)據(jù)之前，計(jì)算機(jī)內(nèi)部的并行數(shù)據(jù)被送到移位寄存器并一位一位地移出，將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。如下圖所示。圖2-2發(fā)送時(shí)的并串轉(zhuǎn)換在接收數(shù)據(jù)時(shí)，來自通信線路的串行數(shù)據(jù)被送入移位寄存器，移位保存滿8位后并行8765432187654321287654318并行數(shù)據(jù)串行數(shù)據(jù)四川大學(xué)本科畢業(yè)論文UART接口設(shè)計(jì)及驗(yàn)證4送到計(jì)算機(jī)內(nèi)部。圖2-3接收時(shí)的串并轉(zhuǎn)換2.2.1.2設(shè)備同步進(jìn)行串行通信的兩臺(tái)設(shè)備必須同步工作才能有效地檢測通信線路上地信號變化，從而采樣傳送數(shù)據(jù)脈沖。設(shè)備同步必須保證兩點(diǎn)：一是必須采用統(tǒng)一的編碼方法；二是通信雙方必須保證相同的傳送速率。統(tǒng)一的編碼方法確定了一個(gè)字符的位發(fā)送順序和位串長度，以及統(tǒng)一的邏輯電平規(guī)定，即電平信號高低與邏輯1和邏輯0的固定對應(yīng)關(guān)系。通信雙方只有保持相同的速率，才能確保設(shè)備同步，這就要求發(fā)送設(shè)備和接收設(shè)備采用相同頻率的時(shí)鐘。發(fā)送設(shè)備在統(tǒng)一的時(shí)鐘脈沖上發(fā)出數(shù)據(jù)，接收設(shè)備才能正確檢測出與時(shí)鐘脈沖同步的數(shù)據(jù)信息。2.2.2串行通信協(xié)議通信協(xié)議是對數(shù)據(jù)傳送方式的規(guī)定，包括數(shù)據(jù)格式定義和數(shù)據(jù)位定義等。通信雙方必須遵循統(tǒng)一的