第0章 緒論一、模擬信號(hào)模擬量：時(shí)間和數(shù)值連續(xù)變化的物理量。模擬信號(hào)：模擬量的電信號(hào)。模擬電路：工作在模擬信號(hào)下的電路。二、數(shù)字信號(hào)數(shù)字量：時(shí)間和數(shù)值不連續(xù)變化的物理量。數(shù)字信號(hào)：數(shù)字量的電信號(hào)。數(shù)字電路：工作在數(shù)字信號(hào)下的電路。模擬信號(hào)與數(shù)字信號(hào)的區(qū)別：含義工作任務(wù)三極管工作狀態(tài)電路元件基本電路模擬信號(hào)連續(xù)大小相位失真放大區(qū)三極管場效應(yīng)管集成運(yùn)放信號(hào)放大與運(yùn)算信號(hào)處理信號(hào)發(fā)生數(shù)字信號(hào)離散邏輯關(guān)系飽和區(qū)或截止區(qū)邏輯門電路觸發(fā)器組合邏輯電路時(shí)序邏輯電路模數(shù)轉(zhuǎn)換器第1章 邏輯函數(shù)1.1 數(shù)制與數(shù)制轉(zhuǎn)換一、數(shù)的表示方法（一）十進(jìn)制含義：以10為基數(shù)的計(jì)數(shù)體制，如：09。（二）二進(jìn)制含義：以2為基數(shù)的計(jì)數(shù)體制，如：0和1。（三）八進(jìn)制含義：以8為基數(shù)的計(jì)數(shù)體制，如：07。（四）十六進(jìn)制含義：以16為基數(shù)的計(jì)數(shù)體制，如：09、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)。數(shù)制小結(jié)：數(shù)碼基數(shù)位權(quán)表示形式十進(jìn)制數(shù)091010iD=ki10i二進(jìn)制數(shù)0122iD=ki2i八進(jìn)制數(shù)0788iD=ki8i十六進(jìn)制數(shù)09及AF1616iD=ki16i基數(shù)：數(shù)碼個(gè)數(shù)。位權(quán)：不同數(shù)位上數(shù)值大小的一個(gè)固定常數(shù)。不同數(shù)制對(duì)照表：十進(jìn)制二進(jìn)制八進(jìn)制十六進(jìn)制01234567890000000100100011010001010110011110001001101010111100110111101111012345670123456789ABCDEF二、數(shù)制轉(zhuǎn)換（一）二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)方法：整數(shù)部分從右往左(冪計(jì)0) 小數(shù)部分從左往右(冪計(jì)-1) 按權(quán)展開求和例子：例1.1.1（二）十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)方法：整數(shù)部分除2，余數(shù)從下往上排列 小數(shù)部分乘2，乘積整數(shù)部分從上往下排列例子：例1.1.3和例1.1.4（三）二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)方法：整數(shù)部分從右往左4位二進(jìn)制 等值十六進(jìn)制 小數(shù)部分從左往右4位二進(jìn)制 等值十六進(jìn)制 不足4位補(bǔ)0（四）十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)方法：十六進(jìn)制 等值4位二進(jìn)制例子：例1.1.7（五）二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)方法：整數(shù)部分從右往左3位二進(jìn)制 等值八進(jìn)制 小數(shù)部分從左往右3位二進(jìn)制 等值八進(jìn)制 不足3位補(bǔ)0例子：例1.1.6（六）八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)方法：八進(jìn)制 等值3位二進(jìn)制數(shù)制轉(zhuǎn)換小結(jié)：R進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：將R進(jìn)制數(shù)按權(quán)展開求和十進(jìn)制數(shù)轉(zhuǎn)換成R進(jìn)制數(shù)：整數(shù)部分除R取余數(shù)(下至上)；小數(shù)部分乘R取乘積整數(shù)部分(上至下)二進(jìn)制與R進(jìn)制互轉(zhuǎn)：3位二進(jìn)制數(shù)對(duì)應(yīng)1位八進(jìn)制數(shù)；4位二進(jìn)制數(shù)對(duì)應(yīng)1位十六進(jìn)制數(shù)三、算術(shù)、邏輯運(yùn)算算術(shù)運(yùn)算：當(dāng)用兩個(gè)數(shù)碼表示兩個(gè)數(shù)值時(shí)進(jìn)行數(shù)值運(yùn)算。邏輯運(yùn)算：當(dāng)二進(jìn)制數(shù)碼0和1表示邏輯狀態(tài)時(shí)按某種因果關(guān)系進(jìn)行運(yùn)算。四、編碼（一）二-十進(jìn)制編碼含義：用4位二進(jìn)制碼表示一個(gè)十進(jìn)制數(shù)，簡稱BCD碼。分類：有權(quán)碼和無權(quán)碼 有權(quán)碼：二進(jìn)制碼中的各位數(shù)碼都有固定的位權(quán)值。 無權(quán)碼：二進(jìn)制碼中的各位數(shù)碼沒有固定的位權(quán)值。8421碼：4位二進(jìn)制碼從高到低的權(quán)依次為8、4、2、1。 2421碼：4位二進(jìn)制碼從高到低的權(quán)依次為2、4、2、1。 5121碼：4位二進(jìn)制碼從高到低的權(quán)依次為5、4、5、1。余3碼：8421碼加0011。 余3格雷碼：某十進(jìn)制數(shù)加3對(duì)應(yīng)的格雷碼。右移碼：右邊4位由前一碼組右移一位，最左一位由前一碼組最右一位取反。（二）二進(jìn)制編碼含義：用n位二進(jìn)制碼來表示m個(gè)特定信息，2nm。1. 格雷碼含義：設(shè)二進(jìn)制碼B=Bn-1Bn-2Bi+1BiB1B0 格雷碼G=Gn-1Gn-2Gi+1GiG1G0轉(zhuǎn)換后的格雷碼為Gn-1=Bn-1 Gi=Bi+1Bi特點(diǎn)：任意兩個(gè)相鄰的格雷碼僅有一位不同；十進(jìn)制數(shù)2n-1的格雷碼第n位為1，其余位為0；2. 奇偶校驗(yàn)碼含義：n位信息位和1位校驗(yàn)位P組成。分類：奇校驗(yàn)和偶校驗(yàn) 奇校驗(yàn)：P的取值使奇偶校驗(yàn)碼中“1”的個(gè)數(shù)為奇數(shù)。 偶校驗(yàn)：P的取值使奇偶校驗(yàn)碼中“1”的個(gè)數(shù)為偶數(shù)。 特點(diǎn)：編碼簡單、編碼電路和檢測電路簡單；只能查奇錯(cuò)，不能查偶錯(cuò)，不能錯(cuò)誤定位和糾正錯(cuò)誤；1.2 邏輯函數(shù)1.4 幾種常用的復(fù)合邏輯及邏輯門一、基本邏輯（一）基本邏輯與：Y=AB，見0出0，全1出1或：Y=A+B，見1出1，全0出0非：Y=A，0則1，1則0（二）復(fù)合邏輯與非：Y=AB，全1出0，見0出1或非：Y=A+B，全0出1，見1出0與或非：Y=AB+CD異或：Y=AB，相同為0，相異為1同或：Y=AB，相同為1，相異為0二、常用公式三、運(yùn)算規(guī)則代入規(guī)則：F：G替代所有A，等式仍成立。反演規(guī)則：F：+，01，原變量反變量例子：例1.2.2對(duì)偶規(guī)則：F：+，01例子：例1.2.31.3 邏輯函數(shù)的標(biāo)準(zhǔn)型一、兩種標(biāo)準(zhǔn)形式（一）最小項(xiàng)及標(biāo)準(zhǔn)與或式最小項(xiàng)：n個(gè)變量組成的與項(xiàng)，若每一個(gè)變量都以Ai或/Ai的形式出現(xiàn)一次且僅一次，則是最小項(xiàng)。標(biāo)準(zhǔn)與或式：最小項(xiàng)的邏輯加構(gòu)成的邏輯函數(shù)式。性質(zhì)：只有一個(gè)最小項(xiàng)的值為1，其余為0；全部最小項(xiàng)之和為1；（二）最大項(xiàng)及標(biāo)準(zhǔn)或與式最大項(xiàng)：n個(gè)變量組成的或項(xiàng)，若每一個(gè)變量都以Ai或/Ai的形式出現(xiàn)一次且僅一次，則是最大項(xiàng)。標(biāo)準(zhǔn)或與式：最大項(xiàng)的邏輯乘構(gòu)成的邏輯函數(shù)式。性質(zhì)：只有一個(gè)最大項(xiàng)的值為0，其余為1；全部最大項(xiàng)之積為0；（三）最小項(xiàng)與最大項(xiàng)的關(guān)系相同編號(hào)的最小項(xiàng)和最大項(xiàng)互補(bǔ)：mi=/Mi Mi=/mi二、邏輯函數(shù)轉(zhuǎn)換成標(biāo)準(zhǔn)型（一）真值表例子：例1.3.1標(biāo)準(zhǔn)與或式：F=1的最小項(xiàng)之和標(biāo)準(zhǔn)或與式：F=0的最大項(xiàng)之積（二）公式A+/A=1 A/A=0例子：例1.3.21.5 邏輯函數(shù)的簡化一、公式化簡含義：運(yùn)用邏輯代數(shù)的定理、公式和運(yùn)算規(guī)則對(duì)邏輯函數(shù)進(jìn)行等式變換，使邏輯式為最簡式。最簡式：與或式、或與式與或式：與項(xiàng)個(gè)數(shù)最少、變量個(gè)數(shù)最少或與式：或項(xiàng)個(gè)數(shù)最少、變量個(gè)數(shù)最少例子：例1.5.1 例1.5.2 例1.5.3 例1.5.4 例1.5.5 例1.5.6二、卡諾圖化簡（一）卡諾圖卡諾圖/真值圖：將真值表改用方格圖表示，使最小項(xiàng)相鄰排列。（圖1.5.1 圖1.5.2）特點(diǎn)：上下邊界、左右邊界、以對(duì)稱軸對(duì)稱的位置、幾何位置相鄰的最小項(xiàng)均為邏輯相鄰最小項(xiàng)。（如：m0和m4、m1、m2、m8）變量位置按從高到低、先行后列的順序排列，影響最小項(xiàng)編號(hào)。（如：A、B、C、D）變量取值1為原變量，取值0為反變量。（二）作卡諾圖方法：最小項(xiàng)填1，不包含的最小項(xiàng)填0。例子：例1.5.7 （三）化簡邏輯函數(shù)1. 合并規(guī)則兩項(xiàng)：消去一個(gè)變量，保留公因子四項(xiàng)：消去兩個(gè)變量，保留公因子八項(xiàng)：消去三個(gè)變量，保留公因子十六項(xiàng)：消去四個(gè)變量，1結(jié)論：2i個(gè)項(xiàng)合并成一項(xiàng)，消去i個(gè)變量，保留公因子2. 化簡步驟邏輯函數(shù)變換成與或式畫卡諾圖畫圈合并公因子相加注意：(1)孤立的單格單獨(dú)畫圈(2)圈內(nèi)“1”須是2i個(gè)(3)圈的數(shù)量少、范圍大、可重復(fù)包圍、但圈內(nèi)需有新的最小項(xiàng)(4)某個(gè)最小項(xiàng)被其它圈分別包圍，則是多余圈需消除(5)不能遺漏任何一個(gè)最小項(xiàng)例子：例1.5.9 例1.5.10 例1.5.12 例1.5.13 3. 含無關(guān)項(xiàng)的邏輯函數(shù)化簡含無關(guān)項(xiàng)的邏輯函數(shù)：n個(gè)變量的邏輯函數(shù)不是2n個(gè)最小項(xiàng)都為0或1，其中一部分有確定值，另一部分無確定值。F=m+：無關(guān)項(xiàng)，包含約束項(xiàng)和任意項(xiàng)，用表示，“1”或“0”，包圍圈須含最小項(xiàng)，不能全是無關(guān)項(xiàng)。例子：例1.5.14第3章 組合邏輯電路3.1 組合邏輯電路的設(shè)計(jì)3.2 組合邏輯電路的分析數(shù)字電路的分類：組合邏輯電路、時(shí)序邏輯電路組合邏輯電路：任意時(shí)刻的輸出取決于該時(shí)刻輸入狀態(tài)，與之前狀態(tài)無關(guān)。特點(diǎn)：電路由邏輯門構(gòu)成，不含記憶元件。輸出無反饋到輸入回路。一、組合邏輯電路的設(shè)計(jì)設(shè)計(jì)步驟：依據(jù)設(shè)計(jì)要求列出真值表；寫出最簡邏輯表達(dá)式；依據(jù)提供的器件類型進(jìn)行函數(shù)表達(dá)式的變換；畫邏輯圖。例子：例3.1.1 例3.1.2 例3.1.3二、組合邏輯電路的分析分析步驟：寫出電路的邏輯函數(shù)表達(dá)式；簡化邏輯函數(shù)，求出最簡邏輯函數(shù)或列真值表；描述電路的邏輯功能。例子：例3.2.1 例3.2.2 3.3 編碼器一、二進(jìn)制編碼器（一）普通編碼器含義：編碼器只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，或?yàn)楦唠娖交驗(yàn)榈碗娖?。（二）?yōu)先編碼器含義：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。74LS148：/QEX：擴(kuò)展輸出端。電路工作/IS=0且有編碼輸入：/QEX=0 /QS：選通輸出端。電路工作/IS=0且無編碼輸入：/QS=0 /QC、/QB、/QA：輸出端 /IS：使能輸入端。/IS=1，禁止編碼、/IS=0，允許編碼 /I7/I0：輸入端例子：圖3.3.43.4 譯碼與譯碼器新課導(dǎo)入：譯碼是編碼的逆操作，把二進(jìn)制代碼轉(zhuǎn)換成高或低電平信號(hào)輸出。實(shí)現(xiàn)譯碼功能的邏輯電路為譯碼器。譯碼器也是數(shù)據(jù)分配器，即將單個(gè)數(shù)據(jù)由多路端口輸出。譯碼器分類：二進(jìn)制譯碼器、十進(jìn)制譯碼器、顯示譯碼器。數(shù)據(jù)分配器：原理：1根輸入線、n根地址線/控制線、2n根輸出線，稱1-2n路數(shù)據(jù)分配器。含義：將公共數(shù)據(jù)線上的數(shù)據(jù)按地址代碼送到不同數(shù)據(jù)線上的邏輯電路。一、二進(jìn)制譯碼器含義：譯碼器的輸入二進(jìn)制代碼為n位，輸出的信號(hào)個(gè)數(shù)為2n，也稱n-2n線譯碼器。（一）3-8線譯碼器G1=0或/G2A+/G2B=1，禁止譯碼，/Yi=1G1=0或/G2A+/G2B=0，允許譯碼，/Yi=/mi（輸出對(duì)應(yīng)輸入最小項(xiàng)的非）（二）4-16線譯碼器圖見PPT例子：例3.4.1 例3.4.2二、十進(jìn)制譯碼器含義：譯碼器的輸入是8421BCD碼，輸出為10個(gè)端口，也稱4-10線譯碼器。譯碼器拒絕“翻譯”，具有拒絕非法碼的功能。例子：例3.4.3三、顯示譯碼器含義：將譯碼輸出的高低電平顯示成0-9、字母、圖案，這需要顯示器件，而驅(qū)動(dòng)顯示器件的譯碼器為顯示譯碼器。（一）半導(dǎo)體數(shù)碼管構(gòu)成：7個(gè)發(fā)光二極管構(gòu)成一個(gè)“8”。分類：共陰極、共陽極。（二）顯示譯碼器含義：輸入為8421BCD碼，輸出為a-g7個(gè)高低電平信號(hào)，又稱4-7線譯碼器或代碼轉(zhuǎn)換器。/LT：a-g=1，數(shù)碼管顯示“8”，譯碼時(shí)加高電平。/RBI：輸入0000，輸出a-g=0，熄滅顯示的“0”。/BI：無論輸入狀態(tài)如何，數(shù)碼管全滅。/RBO：/RBO=LT/RBI/A3/A2/A1/A0，熄滅本應(yīng)顯示的“0”。例子：3.5 加法器&比較器一、加法器（一）半加器含義：不考慮低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加。Si=AiBi Ci=AiBi（二）全加器含義：考慮來自低位的進(jìn)位，將兩個(gè)1位二進(jìn)制數(shù)及低位的進(jìn)位相加。Si=AiBiCi-1 Ci=AiBi+(AiBi)Ci-11. 串行進(jìn)位加法器原理：Ai和Bi并行相加，產(chǎn)生的進(jìn)位由低到高位逐級(jí)傳遞。特點(diǎn)：結(jié)構(gòu)簡單、運(yùn)算速度慢。2. 超前進(jìn)位加法器原理：進(jìn)位信號(hào)與Gi、Pi有關(guān)，即進(jìn)位信號(hào)只與Ai和Bi有關(guān)。優(yōu)點(diǎn)：可以并行產(chǎn)生，實(shí)現(xiàn)快速進(jìn)位。例子：圖3.5.6 圖3.5.7二、比較器含義：比較一位或多位二進(jìn)制數(shù)大小的電路。（一）1位數(shù)值FAB=AB FAB、SAB、EA=B應(yīng)該接001。例子：圖3.5.10 圖3.5.113.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器：根據(jù)輸入地址碼的不同，從多路輸入數(shù)據(jù)中選擇一路數(shù)據(jù)輸出的電路。一、雙4選1數(shù)據(jù)選擇器W=(/A1/A0D0+/A1A0D1+A1/A0D2+A1A0D3)/S二、8選1數(shù)據(jù)選擇器W=(/A2/A1/A0D0+/A2/A1A0D1+/A2A1/A0D2+/A2A1A0D3+A2/A1/A0D4+A2/A1A0D5+A2A1/A0D6+A2A1A0D7)/S例子：圖3.6.4 例3.6.1 例3.6.2 例3.6.3 例3.6.4 圖3.6.93.8 組合邏輯電路中的競爭冒險(xiǎn)一、產(chǎn)生的原因F=A/A，1冒險(xiǎn)F=A+/A，0冒險(xiǎn)競爭：多個(gè)信號(hào)經(jīng)不同路徑到達(dá)某一點(diǎn)有時(shí)間差。冒險(xiǎn)：競爭導(dǎo)致電路產(chǎn)生暫時(shí)的錯(cuò)誤的輸出。二、消除的方法引入選通脈沖：電路穩(wěn)定后再對(duì)輸入信號(hào)的邏輯值取樣增加冗余項(xiàng)：相鄰項(xiàng)畫圈例子：例3.8.1 例3.8.2第4章 觸發(fā)器4.1 RS觸發(fā)器一、基本RS觸發(fā)器（一）電路結(jié)構(gòu)Qn：時(shí)鐘脈沖出現(xiàn)之前的狀態(tài)（原狀態(tài)），稱現(xiàn)態(tài)。Qn+1：時(shí)鐘脈沖出現(xiàn)之后的狀態(tài)（新狀態(tài)），稱次態(tài)。（二）邏輯功能/S=1，/R=0：Q=0，置0態(tài)或復(fù)位/S=0，/R=1：Q=1，置1態(tài)或置位/S=1，/R=1：Qn+1=Qn，保持原態(tài)（記憶功能）/S=0，/R=0：Qn+1=/Qn+1=1，禁態(tài)（當(dāng)/S=/R=0變?yōu)?S=/R=1時(shí)，觸發(fā)器狀態(tài)不確定）（三）特點(diǎn)輸入端狀態(tài)直接影響輸出端狀態(tài)，無統(tǒng)一CP控制。二、時(shí)鐘RS觸發(fā)器（一）電路結(jié)構(gòu)（二）邏輯功能1. CP=0Qn+1=Qn2. CP=1S=0，R=0，Qn+1=QnS=0，R=1，Qn+1=0S=1，R=0，Qn+1=1S=1，R=1，Qn+1=CP=1：Qn+1=S+/RQ SR=0例子：圖4.1.6（三）特點(diǎn)CP=0時(shí)，輸出狀態(tài)保持不變；CP=1時(shí)，輸出狀態(tài)隨輸入狀態(tài)而改變。CP=1時(shí)，觸發(fā)器多次翻轉(zhuǎn)，即空翻、次態(tài)不確定。4.2 JK觸發(fā)器一、主從JK觸發(fā)器（一）電路結(jié)構(gòu)解決RS=0（J、K不存在約束條件）（二）邏輯功能當(dāng)J=0，K=0時(shí)，Qn+1=Qn，不變當(dāng)J=0，K=1時(shí)，Qn+1=0，置0當(dāng)J=1，K=0時(shí)，Qn+1=1，置1當(dāng)J=1，K=1時(shí)，Qn+1=/Qn，取反例子：圖4.2.4（三）一次翻轉(zhuǎn)和特點(diǎn)含義：CP=1時(shí)，J出現(xiàn)干擾脈沖由01，Q=01。特點(diǎn)：解決了主從RS觸發(fā)器的約束問題，但抗干擾能力弱。二、邊沿JK觸發(fā)器（一）電路結(jié)構(gòu)由時(shí)鐘控制門和基本RS觸發(fā)器組成。（二）邏輯功能1. CP=0Qn+1=Qn2. CP=01Qn+1=Qn3. CP=10Qn+1=S+/RQ=JQ+/KQJ=0，K=0，不變J=0，K=1，置0J=1，K=0，置1J=1，K=1，取反（三）特點(diǎn)邊沿JK觸發(fā)器解決了主從JK觸發(fā)器一次變化問題，提高了觸發(fā)器的抗干擾能力。4.3 D觸發(fā)器一、維持阻塞D觸發(fā)器（一）電路結(jié)構(gòu)/SD：異步置位端/RD：異步復(fù)位端觸發(fā)方式：CP上升沿觸發(fā)（二）邏輯功能當(dāng)CP=0時(shí)，Qn+1=Qn當(dāng)CP=01，D=0時(shí)，Qn+1=0（置0），Q4至門6輸入端的連線稱為置0維持線，Q6至門5輸入端的連線稱為置1阻塞線當(dāng)CP=01，D=1時(shí)，Qn+1=1（置1），Q3至門5輸入端的連線稱為置1維持線，Q3至門4輸入端的連線稱為置0阻塞線所以，CP上升沿：Qn+1=D例子：圖4.3.3（三）特點(diǎn)克服空翻、抗干擾能力比主從JK觸發(fā)器強(qiáng)二、CMOS正邊沿D觸發(fā)器特點(diǎn)：抗干擾能力比維持阻塞D觸發(fā)器更強(qiáng)4.4 T和T觸發(fā)器一、T觸發(fā)器CP作用后：T=0時(shí)，狀態(tài)保持不變，Qn+1= Qn T=1時(shí)，狀態(tài)翻轉(zhuǎn)，Qn+1= /Qn所以，Qn+1= /TQn+T/Qn二、T觸發(fā)器每來一個(gè)CP脈沖，觸發(fā)器狀態(tài)就翻轉(zhuǎn)一次，翻轉(zhuǎn)次數(shù)即CP脈沖的個(gè)數(shù)所以，Qn+1= Qn4.5 集成觸發(fā)器注意問題一、觸發(fā)器的選用基本RS觸發(fā)器：無統(tǒng)一CP時(shí)鐘RS觸發(fā)器：有空翻主從RS觸發(fā)器：有約束條件主從JK觸發(fā)器：抗干擾能力弱二、畫時(shí)序圖的步驟時(shí)序圖：CP、輸入信號(hào)、Qn+1之間對(duì)應(yīng)關(guān)系的波形圖。以CP作用沿為基準(zhǔn)劃分時(shí)間沿到來前為現(xiàn)態(tài)，作用沿到來后為次態(tài)。每個(gè)CP作用沿到來后，根據(jù)觸發(fā)器的邏輯功能確定次態(tài)，主從JK在CP下跳沿翻轉(zhuǎn)，維持阻塞D在CP上跳沿翻轉(zhuǎn)，CMOS正邊沿型JK和D在CP上跳沿翻轉(zhuǎn)。/SD和/RD不受CP的控制，有異步置1和異步清零的功能。三、觸發(fā)器的脈沖工作特性建立時(shí)間tset：CP脈沖有效沿到來之前，輸入信號(hào)必須保持穩(wěn)定的時(shí)間。保持時(shí)間tH：CP脈沖有效沿到來之后，輸入信號(hào)必須保持的時(shí)間。傳輸延遲時(shí)間tCPLH和tCPHL：輸出端從0變?yōu)?所需延時(shí)稱為tCPLH。輸出端從1變 0所需延時(shí)稱為tCPHL。維持時(shí)間tCPH和tCPL：CP脈沖高電平必須保持的時(shí)間稱為tCPH。CP脈沖低電平必須保持的時(shí)間稱為tCPL。第5章 時(shí)序邏輯電路5.1 時(shí)序邏輯電路概述一、基本概念特點(diǎn)：由觸發(fā)器和組合電路構(gòu)成具有記憶功能的電路。