開題報(bào)告8051算術(shù)邏輯運(yùn)算單元設(shè)計(jì)一、選題的目的和意義隨著超大規(guī)模集成電路技術(shù)的發(fā)展，芯片規(guī)模己從萬門集成發(fā)展到現(xiàn)在的百萬門、千萬門集成；設(shè)計(jì)周期從以前的18個(gè)月縮短到目前的6個(gè)月甚至更短，因此IC設(shè)計(jì)的復(fù)雜度大大上升，設(shè)計(jì)的任務(wù)變得更加艱巨。同時(shí)IC制造的特征尺寸己達(dá)到0.1微米，芯片集成度已至G規(guī)模，可以將整個(gè)系統(tǒng)集成到一個(gè)芯片，因此今天的IC正向SOC的方向轉(zhuǎn)變1。另外，IC的更新?lián)Q代加快，設(shè)計(jì)升級(jí)的周期縮短，以前的單元庫遠(yuǎn)遠(yuǎn)不能滿足復(fù)雜電路對(duì)設(shè)計(jì)的要求，IC設(shè)計(jì)的開發(fā)已成為集成芯片市場擴(kuò)大的“瓶頸”。在這種IC的幾何尺寸變得越來越小、集成密度越來越高、集成的功能越來越強(qiáng)、開發(fā)周期越來越短的情況下，開發(fā)可重復(fù)利用的基本電路功能模塊的方法，即IP應(yīng)運(yùn)而生。簡單地說，IP是指在電子設(shè)計(jì)中預(yù)先開發(fā)的用于SOC設(shè)計(jì)的可復(fù)用功能模塊，系統(tǒng)設(shè)計(jì)者進(jìn)行一個(gè)復(fù)雜設(shè)計(jì)的過程很像以前構(gòu)造一塊PCB一樣，從市場上采購IP功能模塊，然后在一塊芯片上有效集成，從而構(gòu)成一個(gè)功能強(qiáng)大的系統(tǒng)，即SOC。IP（IntellectualProperty）是目前電子技術(shù)中的一個(gè)新技術(shù)，其含義是知識(shí)產(chǎn)權(quán)。它為SOC的設(shè)計(jì)提供了有效途徑，是SOC的技術(shù)的支撐3。在國家高技術(shù)研究發(fā)展863計(jì)劃中，SOC作為微電子重大專項(xiàng)已列入了信息技術(shù)領(lǐng)域的重大專項(xiàng)啟動(dòng)項(xiàng)目中，在若干關(guān)鍵IP核的開發(fā)、軟硬件協(xié)同設(shè)計(jì)、IP復(fù)用、VDSM設(shè)計(jì)、新工藝新器件等方面都布置了預(yù)研性課題。其中IP核的設(shè)計(jì)和制造是SOC技術(shù)中最為關(guān)鍵的部分，CPU的IP核是構(gòu)成SOC技術(shù)的核心，開發(fā)出具有自主知識(shí)產(chǎn)權(quán)的CPUIP核對(duì)我國在電子設(shè)計(jì)技術(shù)方面跟上世界先進(jìn)的步伐，提高信息產(chǎn)業(yè)在世界上的核心競爭力和效益都具有重大意義。在國內(nèi)，基于SOC的CPU設(shè)計(jì)研究很少有人涉足。雖然市場上應(yīng)用較為廣泛的微控制器、嵌入式處理器、計(jì)算機(jī)中的CPU等都有了很成熟的產(chǎn)品，但這些產(chǎn)品主要靠從國外引進(jìn)，技術(shù)基礎(chǔ)比較薄弱4。中芯微系統(tǒng)公司生產(chǎn)出我國第一個(gè)具有自主知識(shí)產(chǎn)權(quán)的實(shí)用化32位嵌入式CPU芯片“方舟一號(hào)”，這表明我國的RISCCPU設(shè)計(jì)在嵌入式領(lǐng)域達(dá)到了先進(jìn)水平。我國信息產(chǎn)業(yè)從此告別了無“芯”的時(shí)代。這是我國在CPU設(shè)計(jì)走出的第一步。雖然取得了很大的成績，但是也應(yīng)看到與國際先進(jìn)水平還有一定差距。在國外，SOC的IP核研究發(fā)展速度極決，技術(shù)日趨成熟。對(duì)于CPU的研究設(shè)計(jì)更是領(lǐng)先于國內(nèi)幾十年。而且CPU的處理能力提升很快，由8位、16位升級(jí)到32位與64位，掌上電腦、PDA、電腦手機(jī)、電腦汽車等新產(chǎn)品層出不窮，產(chǎn)業(yè)規(guī)模日益壯大。而基于FPGA的CPU設(shè)計(jì)及實(shí)現(xiàn)技術(shù)更被許多高等學(xué)院列為重點(diǎn)研究項(xiàng)目，也取得了很大的研究成果?，F(xiàn)在很多實(shí)驗(yàn)室正從事家電產(chǎn)品的研發(fā)，把片上系統(tǒng)應(yīng)用到家電產(chǎn)品中可以降低成本，減小體積和功耗，同時(shí)還具有很好的保密性5。由于很多實(shí)驗(yàn)室以前都是基于MCS51產(chǎn)品的開發(fā)，所以開發(fā)MCS51的IP核具有很好的應(yīng)用前景。二、國內(nèi)外發(fā)展動(dòng)態(tài)和趨勢1.片上系統(tǒng)SOC及其設(shè)計(jì)近10年來，無論是消費(fèi)類產(chǎn)品如電視、錄像機(jī)，還是通信類產(chǎn)品如電話、網(wǎng)絡(luò)設(shè)備等，這些產(chǎn)品的核心部分都開始采用芯片作為它們的“功能中樞”，這一切都是以嵌入式系統(tǒng)技術(shù)得到飛速發(fā)展作為基礎(chǔ)的。SOC（SystemOnChip，片上系統(tǒng)）是ASIC（ApplicationSpecificIntegratedCircuits）設(shè)計(jì)方法學(xué)中的新技術(shù)，是指以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)為基礎(chǔ)，集軟、硬件于一體，并追求產(chǎn)品系統(tǒng)最大包容的集成芯片。狹義些理解，可以將它翻譯為“系統(tǒng)集成芯片”，指在一個(gè)芯片上實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理和I/O等功能，包含嵌入軟件及整個(gè)系統(tǒng)的全部內(nèi)容；廣義些理解，可以將它翻譯為“系統(tǒng)芯片集成”，指一種芯片設(shè)計(jì)技術(shù)，可以實(shí)現(xiàn)從確定系統(tǒng)功能開始，到軟硬件劃分，并完成設(shè)計(jì)的整個(gè)過程。片上系統(tǒng)SOC設(shè)計(jì)與傳統(tǒng)的設(shè)計(jì)方法不同，在設(shè)計(jì)開始階段并不一定需要具體的單片微控制器（MCU）和開發(fā)系統(tǒng)（仿真器）以及帶有外圍電路的線路板來進(jìn)行調(diào)試，所需要的只是由集成電路制造廠家提供的用HDL描述的MCU核和各種外圍器件的HDL模塊。設(shè)計(jì)人員在EDA工具提供的虛擬環(huán)境下，不但可以編寫和調(diào)試匯編程序，也可以用HDL設(shè)計(jì)、仿真和調(diào)試具有自己特色的快速算法電路和接口，并通過綜合和布線工具自動(dòng)轉(zhuǎn)換為電路結(jié)構(gòu)，與制造廠家的單元庫、宏庫及硬核對(duì)應(yīng)起來，通過仿真驗(yàn)證后，即可投片制成專用的片上系統(tǒng)（SOC）集成電路。MCU的開發(fā)需要開發(fā)系統(tǒng)，開發(fā)系統(tǒng)通常以PC機(jī)為基礎(chǔ)，運(yùn)用開發(fā)系統(tǒng)廠商提供的軟件和仿真器就可以針對(duì)MCU所編寫的匯編進(jìn)行編譯和調(diào)試，并可以把編譯后的機(jī)器代碼下載到樣機(jī)系統(tǒng)中運(yùn)行和調(diào)試。數(shù)字SOC的設(shè)計(jì)方法與此很相近，所不同的是我們?cè)谧龇抡鏁r(shí)往往用1個(gè)MCU的核來代替真正的MCU。MCU可以是運(yùn)行在某種FPGA上的固核（FirmCore）或某種ASIC工藝的硬核或是用HDL語言描述的可綜合（或不可綜合）的軟核（或虛擬模塊）。調(diào)試運(yùn)行在MCU上的匯編與傳統(tǒng)的調(diào)試方法沒有實(shí)質(zhì)性的差別。主要的差別在于傳統(tǒng)的方法必須把程序代碼加載到樣機(jī)系統(tǒng)中，才可以進(jìn)行硬件和軟件配合的調(diào)試；而數(shù)字SOC的設(shè)計(jì)環(huán)境可以允許完全在虛擬硬件的環(huán)境下對(duì)硬件和軟件的配合進(jìn)行調(diào)試。因?yàn)樵谶@種環(huán)境下各個(gè)具體硬件模塊是基于硬件描述語言的，而編譯后的機(jī)器代碼是一些二進(jìn)制磁盤文件，可以通過HDL的系統(tǒng)任務(wù)加載到HDL模塊中的存貯器變量中。調(diào)試的過程可以完全在HDL仿真環(huán)境下進(jìn)行。如果硬件需要修改，也只要重新編輯或修改個(gè)別模塊即可。待調(diào)試基本結(jié)束后，可以把整個(gè)硬件系統(tǒng)包括MCU的核加載到1個(gè)容量較大的FPGA上進(jìn)行硬件、軟件聯(lián)合調(diào)試，進(jìn)行實(shí)際電路結(jié)構(gòu)的驗(yàn)證。這樣的驗(yàn)證通過以后，硬件的結(jié)構(gòu)就可以確定下來。如果需要的批量比較大，就可以考慮投片，余下的投片驗(yàn)證和成品率的驗(yàn)證可以由后端集成電路廠家來做。2.IP核IP核是指用于產(chǎn)品應(yīng)用專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）的邏輯塊或數(shù)據(jù)塊。將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著CPLD/FPGA的規(guī)模越來越大，設(shè)計(jì)越來越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢。理想地，一個(gè)知識(shí)產(chǎn)權(quán)核應(yīng)該是完全易操作的，也就是說，易于插入任何一個(gè)賣主的技術(shù)或者設(shè)計(jì)方法。知識(shí)產(chǎn)權(quán)核心分為三大種類：硬核、中核和軟核。硬件中心是知識(shí)產(chǎn)權(quán)構(gòu)思的物質(zhì)表現(xiàn)。這些利于即插即用應(yīng)用軟件并且比其他兩種類型核的輕便性和靈活性要差。像硬核一樣，中核（有時(shí)候也稱為半硬核）可以攜帶許多配置數(shù)據(jù)，而且可以配置許多不同的應(yīng)用軟件。三者之中最有靈活性的就是軟核了，它存在于任何一個(gè)網(wǎng)絡(luò)列表（一列邏輯門位和互相連接而成的集成電路）或者硬件描述語言（HDL）代碼中。目前許多組織像免費(fèi)的IP項(xiàng)目和開放核一類的都聯(lián)合起來共同致力于促進(jìn)IP核的共享。3.FPGA/CPLD的發(fā)展概況數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路（VLSIC，幾萬門以上）以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路（ASIC）芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件（FPLD），其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。早期的可編程邏輯器件只有可編程只讀存貯器（PROM）、紫外線可按除只讀存貯器（EPROM）和電可擦除只讀存貯器（EEPROM）三種。4.FPGA/CPLD設(shè)計(jì)流程及異同（1）FPGA與CPLD的異同點(diǎn)FPGA與CPLD的異同點(diǎn)有如下幾點(diǎn)：邏輯單元的粒度不一樣，設(shè)計(jì)靈活性不同，F(xiàn)PGA邏輯單元的粒度比CPLD小，因此設(shè)計(jì)更為靈活；CPLD的內(nèi)連接采用交叉開關(guān)結(jié)構(gòu)，其內(nèi)連率很高，內(nèi)部連接長度不會(huì)累積；FPGA采用有限的布線線段連接內(nèi)部各部件，內(nèi)部連接長度會(huì)產(chǎn)生積累，因此需要人工布局布線來優(yōu)化速度和面積；CPLD的布線結(jié)構(gòu)決定了它的時(shí)序延時(shí)是均勻和可預(yù)測的，即在設(shè)計(jì)輸入不變的情況下，每次布局布線后其時(shí)序延時(shí)是一定的。FPGA分段式布線結(jié)構(gòu)導(dǎo)致了每次布局布線后延時(shí)是不一樣的；CPLD更適合于完成各類算法和組合邏輯，而FPGA更適合于完成時(shí)序較多的邏輯電路。（2）FPGA/CPLD設(shè)計(jì)流程FPGA/CPLD的設(shè)計(jì)流程如下：設(shè)計(jì)輸入：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件；功能仿真：將文件調(diào)入HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對(duì)簡單的設(shè)計(jì)可以跳過這一步，只在布線完成以后，進(jìn)行時(shí)序仿真）；邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡的布爾表達(dá)式和信號(hào)的連接關(guān)系。邏輯綜合軟件會(huì)生成.edf（edif）的EDA工業(yè)標(biāo)準(zhǔn)文件；布局布線：將.edf文件調(diào)入PLD廠家提供的軟件中進(jìn)行布線，即把設(shè)計(jì)好的邏輯安放到PLD/FPGA內(nèi)；時(shí)序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時(shí)序（也叫后仿真）；編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中。5.VerilogHDL語言目前，EDA產(chǎn)業(yè)已經(jīng)成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。EDA之所以能蓬勃發(fā)展的關(guān)鍵因素之一就是采用了硬件描述語言（HDL）描述電路系統(tǒng)。就FPGA和CPLD開發(fā)而言，比較流行的HDL主要有VerilogHDL、VHDL、ABEL-HDL和AHDL等，其中VHDL和VerilogHDL因適合標(biāo)準(zhǔn)化的發(fā)展方向而最終成為IEEE標(biāo)準(zhǔn)。但與VHDL相比，VerilogHDL有個(gè)最大的優(yōu)點(diǎn)：它是一種非常容易掌握的硬件描述語言，只要有C語言的編程基礎(chǔ)，一般經(jīng)過23個(gè)月的認(rèn)真學(xué)習(xí)和實(shí)際操作就能掌握這種設(shè)計(jì)技術(shù)。并且完成同一功能VerilogHDL的程序條數(shù)一般僅為VHDL的1/3。而VHDL設(shè)計(jì)技術(shù)則不很直觀，需要有EDA編程基礎(chǔ)，通常需要有多余半年的專業(yè)培訓(xùn)才能掌握這門技術(shù)?？梢姡肰erilogHDL語言有更高的優(yōu)越性。三、研究內(nèi)容及設(shè)計(jì)目標(biāo)本文主要研究如何在熟悉FPGA設(shè)計(jì)的基礎(chǔ)上，利用VerilogHDL（硬件描述語言）編碼實(shí)現(xiàn)MCS51算術(shù)邏輯運(yùn)算單元的所有功能，并利用仿真工具對(duì)所實(shí)現(xiàn)的運(yùn)算器進(jìn)行仿真驗(yàn)證和綜合。課題的設(shè)計(jì)目標(biāo)為編碼實(shí)現(xiàn)MCS51算術(shù)邏輯運(yùn)算單元，并對(duì)所設(shè)計(jì)的單元進(jìn)行行為仿真、功能仿真以及綜合驗(yàn)證，同時(shí)對(duì)設(shè)計(jì)單元進(jìn)行針對(duì)性的測試，以證明其健壯性和實(shí)用性。四、研究內(nèi)容及擬采用的方法和手段1.查閱相關(guān)資料了解FPGA/CPLD的基本原理、特點(diǎn)、設(shè)計(jì)流程和實(shí)現(xiàn)語言；2.了解各種硬件描述語言的特點(diǎn)、適用場合，確定用VerilogHDL語言來實(shí)現(xiàn)所需功能；3.安裝XilinxISE7.1環(huán)境和仿真工具M(jìn)odelSim6.0，熟悉相關(guān)使用；4.深入學(xué)習(xí)VerilogHDL語言，同時(shí)動(dòng)手在XilinxISE7.1上編寫簡單功能模塊，并用ModelSim6.0對(duì)其進(jìn)行功能仿真；5.學(xué)習(xí)8051ALU的功能，對(duì)其進(jìn)行子模塊劃分與建模；6.對(duì)劃分的各個(gè)子模塊功能進(jìn)行算法分析、編碼實(shí)現(xiàn)并進(jìn)行功能仿真；7.將所有模塊進(jìn)行整合，整體功能仿真；8.總模塊編譯優(yōu)化、行為仿真、布局布線后仿真。五、進(jìn)度安排3月15日-3月31日收集資料，閱讀文獻(xiàn)，完成開題報(bào)告。4月1日-4月7日系統(tǒng)分析階段。4月8日-4月20日系統(tǒng)設(shè)計(jì)階段。4月21日-5月20日系統(tǒng)實(shí)施與編程。5月21日-5月27日系統(tǒng)調(diào)試與改進(jìn)。5月28日-6月5日畢業(yè)論文撰寫。6月5日-6月10日畢業(yè)論文打印、畢業(yè)答辯準(zhǔn)備及PPT制作。參考文獻(xiàn)1.XilinxLimited.CoolRunner-IISerialPeripheralInterfaceMaster.20022.DavidFlynn.AMBA：EnablingReusableOn-ChipDesign.IEEEMicro.July/August19973.MichaelKeating,PierreBricaud.ReuseMethodologyManual:forSystem-on-a-ChipDesigns,ThirdEdition.Kluwer,2002.4.PrakashRashinkar,PeterPaterson,LeenaSingh.System-on-a-chipVerificationMethodologyandTechniques.Kluwer,2002.5.MichaelL.Bushnell,VishwaniD.Agrawal.EssentialsofElectronicTestingforDigital,MemoryandMixed-SignalVLSICircuits.Kluwer,2002.6.嵌入式系統(tǒng)開發(fā)與應(yīng)用教程田澤編著北京航空航天大學(xué)出版社2005.037.蔡建平，關(guān)于嵌入式應(yīng)用開發(fā)技術(shù).單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2001.38.JeanJ.Labrosse，袁勤勇等