邏輯門電路實驗報告_第1頁
邏輯門電路實驗報告_第2頁
邏輯門電路實驗報告_第3頁
邏輯門電路實驗報告_第4頁
邏輯門電路實驗報告_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、HUBEI NORMAL UNIVERSITY電工電子實驗報告課程名稱電路設計與仿真Multisim實驗名稱邏輯門電路學號姓名06 陳子明專業(yè)名稱電子信息工程所在院系物理與電子科學學院分 數(shù)實驗 邏輯門電路一、實驗目的1、學習分析基本的邏輯門電路的工作原理；2、學習各種常用時序電路的功能；3、了解一些常用的集成芯片；4、學會用仿真來驗證各種數(shù)字電路的功能和設計自己的電路。二、實驗環(huán)境 Multisim 8 三、實驗內(nèi)容 1、與門電路 按圖連接好電路，將開關分別擲向高低電平，組合出（0,0）（1，0）（0,1）（1，1）狀態(tài)，通過電壓表的示數(shù)，看到與門的輸出狀況，驗證表中與門的功能：結果：（0,

2、0）（0,1）（1,0）（1，1）2、半加器（1）輸入/輸出的真值表輸入輸出ABS(本位和)（進位數(shù)）0000011010101101半加器測試電路：邏輯表達式：S= B+A=AB；=AB。3、全加器（1）輸入輸出的真值表輸入輸出AB(低位進位)S（本位和）（進位數(shù)）0000000110010100110110010101011100111111（2）邏輯表達式：S=i-1；Ci=AB+Ci-1（AB）（3）全加器測試電路：4、比較器（1）真值表ABY1(AB)Y2(AB)Y3(A=B)00001010101010011001（2）邏輯表達式：Y1=A;Y2=B;Y3=AB。（3）搭接電路圖，如圖：1位二進制數(shù)比較器測試電路與結果：四、實驗總結1、組合邏輯電路的輸出只由輸入決定；2、通過真值表和電路圖的比較可以

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論