1、集成電路設(shè)計(jì)與應(yīng)用I C Desi g n and App li c ationdo:i 10 3969/j i s sn 1003-353x 2011 01 012January 2011Se m iconductor T echno logy Vol 36N o 145基金項(xiàng)目:上海信息委2009年資助項(xiàng)目(N FC01_SJ XW 0709 用于射頻標(biāo)簽的低功耗上電復(fù)位電路張旭琛, 彭敏, 戴慶元, 杜濤(上海交通大學(xué)a . 薄膜與微細(xì)技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室; b . 微米納米加工技術(shù)國(guó)家級(jí)重點(diǎn)實(shí)驗(yàn)室, 上海200240摘要:介紹了一種用于射頻標(biāo)簽芯片中數(shù)字邏輯部分的上電復(fù)位電路。該上電復(fù)

2、位電路適應(yīng)于低電源電壓的芯片, 改變MOS 晶體管的參數(shù)以及延遲時(shí)間可以調(diào)節(jié)脈沖的寬度和數(shù)字門(mén)電路加寬脈沖的寬度, 通過(guò)反饋管, 電路能夠抵抗比較大的電源電壓噪聲影響。電路產(chǎn)生上電復(fù)位信號(hào)脈沖后, 通過(guò)反饋控制使能端信號(hào)關(guān)斷整個(gè)電路, 實(shí)現(xiàn)低功耗。電路采用華虹NEC 公司0 13 m 標(biāo)準(zhǔn)C MOS 工藝流片, 測(cè)試結(jié)果表明, 此電路能夠輸出有效的脈沖信號(hào); 脈沖過(guò)后的導(dǎo)通電流基本為0。FPGA 平臺(tái)的驗(yàn)證表明, 芯片輸出的POR 信號(hào)能夠正確啟動(dòng)標(biāo)簽中的數(shù)字基帶芯片, 輸出信號(hào)有效。關(guān)鍵詞:上電復(fù)位; 低功耗; 射頻識(shí)別; 0 13 m; 互補(bǔ)金屬氧化物半導(dǎo)體中圖分類(lèi)號(hào):TN710 文獻(xiàn)標(biāo)識(shí)

3、碼:A 文章編號(hào):1003-353X (2011 01-0045-04Po w er on Reset C ircuit for RFI D Tag w ith Lo w Po w er D issi pati onZhang Xuchen , Peng M in , D aiQ ingyuan , Du Tao(a. K e y Laboratory for T hin F il m and M icro fabrica tion T echnology of M inistry of Educati on ;b. N ationalK ey Laboratory of N ano /M i

4、cro Fabrication T ec hnology, Shan ghai J iao T ong University, Shanghai 200240, China Abst ract :A po w er on reset (POR c ircu it for RFI D tag w ith lo w po w er supply vo ltage w as described . The pu lse w i d th can be m od ifi e d by exchang i n g the para m eters ofMOS or changing the dig it

5、a lgate w ay s de lay ti m e . Co m pared w ith the co mm on POR circu i, t the proposed POR c ircu its can resist grea ter no ise i n fl u ence by usi n g a feedback transisto r . The entire circu its can be pow ered off through the negati v e feedback circuits , w hich m ake the c ircu it have ver

6、y lo w po w er dissi p ation . Th is circuit w as i m ple m ented i n the tag chip w ith 0 13 m standard C MOS (NEC techno logy . The test resu lt proves that the pulse si g na l can be co rrectly generated and t h e current after po w eri n g on nearly approaches to 0. The test based on FPGA platfo

7、r m sho w s the baseband is correctl y reset by POR si g nal fro m ch i p , w hich also de m onstrates t h e ou t p ut si g na l is va li d .K ey words :po w er on reset (POR ; lo w po w er dissi p ation ;radio frequency identifi c ation(RFI D; 0 13 m; CO MOSEEACC :12050 引言射頻識(shí)別(radio frequency i d e

8、ntification,RFI D 是一種利用射頻識(shí)別和電磁耦合實(shí)現(xiàn)的自動(dòng)識(shí)別技術(shù)。相比于傳統(tǒng)的識(shí)別技術(shù), RFI D 具有保密性好、識(shí)別能力強(qiáng)、速度快、環(huán)境適應(yīng)力強(qiáng)和存儲(chǔ)信息量大等優(yōu)點(diǎn), 所以RFI D 技術(shù)在實(shí)際生活中得到了廣泛應(yīng)用, 比如公共交通系統(tǒng)、流水線生產(chǎn)、倉(cāng)儲(chǔ)管理和門(mén)票防偽等。近年來(lái), 很多公司和研究機(jī)構(gòu)對(duì)這一領(lǐng)域產(chǎn)生了濃厚興趣1-2。無(wú)源射頻標(biāo)簽芯片中集成了模擬前端電路、數(shù)字邏輯和EEPROM 這三部分。模擬前端電路非常關(guān)鍵, 其主要有兩個(gè)作用:傳輸信號(hào)和提供能量。標(biāo)簽的天線感應(yīng)得到交流電流, 這個(gè)電流經(jīng)過(guò)整流46 半導(dǎo)體技術(shù)第36卷第1期2011年1月和穩(wěn)壓處理后作為芯片的工

9、作電源。這個(gè)電壓有一個(gè)上升的過(guò)程, 上電復(fù)位電路就是從這個(gè)上升電壓的過(guò)程中感應(yīng)電平的大小產(chǎn)生脈沖信號(hào)。為了保證芯片能夠正常工作, 數(shù)字基帶的初始狀態(tài)必須處于一個(gè)預(yù)置的狀態(tài)。上電復(fù)位脈沖信號(hào)能使數(shù)字基帶部分在正常工作前處于預(yù)置狀態(tài)。本文介紹了一種用于射頻標(biāo)簽的低功耗上電復(fù)位電路。該電路采用了新穎的上電復(fù)位電路結(jié)構(gòu), 并利用華虹NEC 公司EF130工藝進(jìn)行了流片。測(cè)試結(jié)果表明, 該電路能夠在低電源電壓環(huán)境下提供有效的上電復(fù)位信號(hào)。1 上電復(fù)位電路原理應(yīng)用于射頻標(biāo)簽的上電復(fù)位電路要考慮以下幾個(gè)方面3:首先, 無(wú)源射頻標(biāo)簽的能量是通過(guò)電磁感應(yīng)獲得的, 所以要求標(biāo)簽中的芯片功耗非常小。上電復(fù)位電路作為

10、標(biāo)簽的一部分, 同樣需要盡量減小電路的功耗。由于無(wú)源標(biāo)簽的電源電壓一般比較小, 這就要求上電復(fù)位電路能夠在低電壓供電的環(huán)境下產(chǎn)生正常的脈沖信號(hào)。其次, 如果電源電壓的上升時(shí)間過(guò)長(zhǎng), 將使得脈沖波高度不夠, 不能給數(shù)字基帶復(fù)位。再次, 如果上電復(fù)位電路對(duì)電源電壓過(guò)于敏感, 可能會(huì)因?yàn)樵肼暩?dòng)致使電路產(chǎn)生誤動(dòng)作。圖1顯示的是電源電壓V dd 、POR 輸出、內(nèi)部電路狀態(tài)以及邏輯狀態(tài)的關(guān)系圖。V dd 最后的穩(wěn)定電壓即為芯片的工作電壓。POR 輸出脈沖要在V dd 達(dá)到穩(wěn)定前產(chǎn)生, 即在V dd 的上升沿中生成, 而且脈沖電壓的高度必須滿足數(shù)字基帶的初始化要求。傳統(tǒng)的上電復(fù)位電路一般由延時(shí)和脈沖產(chǎn)生

11、兩部分組成。采用RC 充電電路組成延時(shí)部分, 一般要比較大的電阻和電容, 但在片上系統(tǒng)集成時(shí), 電容和 電阻會(huì)因?yàn)樾酒拿娣e有限而受到限制。圖1 上電復(fù)位電路的輸入輸出F i g 1 O utput and i nput o f POR圖2(a 是一種典型的傳統(tǒng)電路。結(jié)點(diǎn)A 隨著V dd 的上升一直給電容充電。當(dāng)結(jié)點(diǎn)A 的電壓大小達(dá)到反向器的翻轉(zhuǎn)電壓后, B 點(diǎn)的電壓跳變?yōu)榈? 并鎖住為低電平, 脈沖產(chǎn)生部分根據(jù)邏輯在電路的輸出端產(chǎn)生脈沖信號(hào)。這種電路沒(méi)有器件限制電容的起始充電電壓大小, 所以如果電源電壓V dd 的上升時(shí)間(T r ise 大于RC 的充電時(shí)間(T charge , POR

12、的輸出脈沖高度將無(wú)法達(dá)到電路初始化的要求。圖2(b 給出了一種解決電路4, 兩個(gè)二極管連接的P MOS 晶體管級(jí)聯(lián)組成充電鉗位電路。這樣只有當(dāng)V dd 的值大于這兩個(gè)晶體管的閾值電壓之和時(shí), A 點(diǎn)才開(kāi)始給電容充電, 這樣即使V dd 的上升時(shí)間比較大, 也能保證輸出脈沖的電壓值能夠初始化數(shù)字基帶電路。這個(gè)電路的最大缺點(diǎn)是電荷鉗位電路部分會(huì)存在直流偏置電流, 從而會(huì)一直消耗直流功率。另外一種改進(jìn)方式的電路如圖2(c所示5, 充電鉗位電路級(jí)聯(lián)在充電電阻上面。該電路能夠消除直流功耗, 但存在幾個(gè)問(wèn)題:首先, 由于級(jí)聯(lián)結(jié)構(gòu)的NMOS 晶體管需要電源電壓高于2倍閾值電壓, 所以這種電路結(jié)構(gòu)不適合低電源

13、電壓芯片; 其次, 級(jí)聯(lián)晶體管的漏源電阻變化范圍較大, 最大值可達(dá)最小值的2倍; 再次, NMOS 晶體管的閾值電壓會(huì)受到體效應(yīng)的影響6。January 2011Se m iconductor T echno logy Vol 36N o 1472 上電復(fù)位電路關(guān)鍵參數(shù)一般說(shuō)來(lái), 電源電壓由于噪聲等因素, 并不是完全穩(wěn)定不變, 射頻標(biāo)簽中電源電壓甚至?xí)?0%的跳動(dòng)。但是上電復(fù)位電路卻要求在達(dá)到正常工作電壓之前產(chǎn)生脈沖信號(hào), 所以要求上電復(fù)位電路能夠抵抗噪聲的影響, 并且對(duì)溫度、襯底效應(yīng)不敏感。圖3所示的是上電復(fù)位電路的關(guān)鍵參數(shù)。POR output 表示上電復(fù)位電路的輸出電壓; T rise

14、 表示V dd 的上升時(shí)間, 一般為150m s ; T dealy 表示延時(shí)時(shí)間, 這個(gè)延時(shí)時(shí)間可以防止觸發(fā)時(shí)的噪聲影響; 脈沖寬度T w id th 和脈沖高度V p h 應(yīng)該滿足初始化的要求; V dd n ar m al 代表芯片的正常工作電壓, 為1 82 5V; V thresho ld 是非門(mén)的翻轉(zhuǎn)電壓, 該電壓決定了POR 脈沖的最小電壓, 通常應(yīng)該比V dd nor mal 小10%左右; V ph 表示脈沖的最大值。V dd nor m a l >1 8V, T rise <50m s , V ph >V thresho l d , T w idth &g

15、t;500n s , T delay <20m s圖3 POR 關(guān)鍵參數(shù)F i g 3 P OR k ey para m et ers3 上電復(fù)位電路結(jié)構(gòu)上面分析到, 級(jí)聯(lián)的二極管連接方式的閾值電壓并不恒定, 漏源電阻的值會(huì)因?yàn)闁艠O電壓的不同而不同, 再加上襯底偏置效應(yīng), 使得電荷鉗位電路的開(kāi)通電壓沒(méi)有一個(gè)確切的點(diǎn)。相對(duì)來(lái)說(shuō), 二極管開(kāi)關(guān)特性比二極管偏置的NMOS 晶體管優(yōu)越很多, 所以用二極管代替NMOS 晶體管效果更好7。圖4所示為這種新穎的上電復(fù)位電路結(jié)構(gòu)。相比于傳統(tǒng)的結(jié)構(gòu), 這種結(jié)構(gòu)做出以下改進(jìn): 在電荷鉗位電路中, 采用兩個(gè)二極管代替NMOS 晶體管。與二極管偏置的NMOS 晶

16、體管相比, 二極管的I V 特性受環(huán)境和溫度的影響很小, 這個(gè)優(yōu)點(diǎn)使得二極管更加適合用于電荷鉗位電路中。相比于傳統(tǒng)電路通過(guò)脈沖產(chǎn)生部分對(duì)兩路電平異或得到脈沖, 本電路中的上翻轉(zhuǎn)和下翻轉(zhuǎn)都是在模擬部分完成的。當(dāng)使能端信號(hào)為低電平, B 點(diǎn)電平隨V dd 變化。在B 點(diǎn)電壓達(dá)到D 1和D 2的閾值電壓和之前, M 3一直處于關(guān)閉狀態(tài)。A 點(diǎn)和B 點(diǎn)通過(guò)電容C 2耦合, 在M 3導(dǎo)通以前A 點(diǎn)電壓隨B 點(diǎn)電壓變化, 當(dāng)A 點(diǎn)電壓上升到非門(mén)的翻轉(zhuǎn)電壓時(shí), 非門(mén)I 1的輸出翻轉(zhuǎn)變?yōu)榈碗娖? 并且在下一個(gè)翻轉(zhuǎn)之前保持低電平狀態(tài)。隨著B(niǎo) 點(diǎn)的電壓繼續(xù)上升, D 1和D 2導(dǎo)通, 電容C 3開(kāi)始充電, M 3

17、導(dǎo)通, 這樣結(jié)點(diǎn)A 的電壓下降并會(huì)使非門(mén)I 1再次翻轉(zhuǎn), 輸出高電平。這樣通過(guò)上面的兩個(gè)過(guò)程, 輸出初步的脈沖波。反饋晶體管M 6可以提高電路抗噪聲能力。 當(dāng)V dd 關(guān)斷后, 結(jié)點(diǎn)A 多余的電荷可以通過(guò)M 5放掉。使能端信號(hào)enb 是芯片中數(shù)字邏輯反饋信號(hào)。在產(chǎn)生脈沖后, 數(shù)字邏輯反饋使enb 由低電平變?yōu)楦唠娖?。這樣整個(gè)POR 電路在其他工作時(shí)間處于關(guān)閉狀態(tài), 以降低功耗。在上電復(fù)位電路模擬部分后面加脈沖加寬門(mén)電路部分。如圖4(b 所示, 4個(gè)非門(mén)(I 2I 5 和一個(gè)與非門(mén)構(gòu)成的這部分電路主要有兩個(gè)作用:一是加寬輸出脈沖; 二是去毛刺, 使輸出脈沖波形 更加平整。4 仿真和電路測(cè)試結(jié)果上

18、電復(fù)位電路的仿真結(jié)果如圖5所示。仿真采用華虹NEC 公司EF130工藝, 最上面曲線為電源電壓AV DD , 上升時(shí)間T rise 為2m s ; 正常工作電壓設(shè)計(jì)為2 5V; 中間曲線表示結(jié)點(diǎn)A 的輸出電壓。從圖5可以看出, 結(jié)點(diǎn)A 的電壓先隨電源電壓上升, 超過(guò)一定值后又下降, 形成了POR 輸出信號(hào)的輪廓。最下面曲線代表POR 輸出信號(hào), 脈沖信號(hào)相比結(jié)點(diǎn)A 稍有延遲, 輸出的脈沖寬度更寬, 仿真結(jié)果滿足了設(shè)計(jì)預(yù)期。輸出的脈沖非常平整,48 半導(dǎo)體技術(shù)第36卷第1期2011年1月基本沒(méi)有毛刺, 上升沿和下降沿都非常陡峭, 這些特征都表明電路產(chǎn)生的上電復(fù)位信號(hào)優(yōu)良。仿真結(jié)果表明本電路產(chǎn)生的

19、信號(hào)滿足設(shè)計(jì)要求, 能夠保證芯片處在一個(gè)理想的開(kāi)始狀態(tài)。芯片采用華虹NEC 的0 13 m 工藝流片。測(cè)試時(shí)采用了M icr opross 公司的MP300儀器以及LeCroy 公司的1G 示波器。M P300讀卡器發(fā)出7 5A /m的磁場(chǎng)強(qiáng)度, 并且要求M P300反復(fù)發(fā)出po w er on 和po w er off 信號(hào), 示波器采用上升沿1 5V 的觸發(fā)方式以獲取測(cè)試信號(hào)。圖6為POR 輸出信號(hào)的測(cè)試結(jié)果。圖中上面的波形為電磁感應(yīng)得到的電源電壓, 下面的波形為輸出信號(hào)。可以看出, 在電源電壓上升到1 5V 左右時(shí), 輸出波形開(kāi)始上升, 波形的上升沿和下降沿都非常陡峭, 脈沖寬度大約為2

20、2 s , 輸出電壓幅度在2 13V 左右。在FPGA 測(cè)試平臺(tái)上, 把帶有POR 模塊的模擬前端電路芯片、數(shù)字基帶電路芯片、128K EEPROM 和環(huán)形天線組合成一塊分離的電子標(biāo)簽。借助M P300作為讀卡器, 采用I SO /IEC14443Type A 協(xié)議, 當(dāng)M P300讀卡器發(fā)送符合協(xié)議的命令集時(shí), 分離電子標(biāo)簽有響應(yīng)并返回正確的U I D 信號(hào)給M P300讀卡器, 這說(shuō)明電子標(biāo)簽?zāi)M前端電路中的上電復(fù)位電路能夠正常啟動(dòng)標(biāo)簽中的數(shù)字基帶部分。5 結(jié)語(yǔ)本文提供了一種新穎的用于射頻標(biāo)簽數(shù)字基帶的上電復(fù)位電路。相比傳統(tǒng)的上電復(fù)位電路, 本文對(duì)電路結(jié)構(gòu)進(jìn)行了詳細(xì)分析和改進(jìn), 針對(duì)相應(yīng)的

21、問(wèn)題提出了解決辦法, 最后達(dá)到預(yù)防噪聲、消除環(huán)境影響和低功耗的目的。芯片采用華虹NEC 的0 13 m 工藝流片, 芯片測(cè)試結(jié)果和FPGA 平臺(tái)的測(cè)試結(jié)果都表明, 本電路能提供有效的上位復(fù)電信號(hào), 并可在低電源電壓環(huán)境下正常工作, 適用于低電源電壓的芯片。參考文獻(xiàn):1W E I N STEI N R. A techn ica l ove rv i ew and its applica tion tothe enterpr i se J.I T Professi ona, l 2005, 7(3:27-33. 2RAO K V S . A n overv ie w of backscattered rad i o frequencyi dentifi ca tion syste m C P roceed i ng s o f A s i a Pac ific M icro w ave Conference . S i ngapo re , 1999:746-749.3YA S UDA T R. A pow er on rese t pulse gener