1、1 .將二進(jìn)制數(shù)化為等值的十進(jìn)制和十六進(jìn)制：（1100101） 2=（ 101）10=（65 ） 162 .寫出下列二進(jìn)制數(shù)的原碼和補(bǔ)碼：（-1011） 2=（ 11011）原=（10101）補(bǔ)3 .輸出低電平有效的3線-8線譯碼器的輸入為110時(shí)，其8個(gè)輸出端丫7Y0的電平依次為。4 .寫出J、K觸發(fā)器的特性方程：Q*=JQ+KQ;5 .TTL集電極開(kāi)路門必須外接上拉電阻才能正常工作。A）。A. 010101012.使邏輯函數(shù)F =（A' + B'）（B +C'）（ A'K）為0的邏輯變量組合為（D）/1 I1A.ABC=000B.ABC=010C.ABC=0

2、11D.ABC=1103.標(biāo)準(zhǔn)或-與式是由（C）構(gòu)成的邏輯表達(dá)式。V 二八A.與項(xiàng)相或B.最小項(xiàng)相或C.最大項(xiàng)相與D.或項(xiàng)相與4.由或非門構(gòu)成的基本 R S觸發(fā)器，則其輸入端R S應(yīng)滿足的約束條件為（ B ）。A.R+S=O B.RS=O C.R+S=1 D.RS=15. 一個(gè)8選一數(shù)據(jù)選擇器的地址輸入端有（C）個(gè)。A.1B.2C.3D.8Ju- 一6. RAM勺地址線為16條，字長(zhǎng)為32,則此RAM勺容量為（D）。A. 16X32 位 B.16Kx 32 位 C.32Kx 32 位 D.64Kx 32 位7.要使JK觸發(fā)器在時(shí)鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（D）。A. JK=00B

3、.JK=01C.JK=10D.JK=118 .用8個(gè)觸發(fā)器可以記憶（ D ）種不同狀態(tài).A. 8 B. 16C. 128 D. 2569 .多諧振蕩器可以產(chǎn)生下列哪種波形（B）A.正弦波B.矩形脈沖C.三角波 D.鋸齒波10 .輸出在每個(gè)時(shí)鐘周期翻轉(zhuǎn)一次的觸發(fā)器是（A）。A.T'觸發(fā)器B.T觸發(fā)器C.D觸發(fā)器D.JK觸發(fā)器11 .對(duì)于CMOS勺與非門，若其一個(gè)輸入端不用時(shí)，最好應(yīng)該如何處理？ (C)A.接地B.懸空C.通過(guò)電阻接電源D.以上都可12 .當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為(B)A.邏輯0B.邏輯1C.不確定13 .在下列電路中，只有(C)屬于組合邏輯電路.A.觸發(fā)器

4、B.計(jì)數(shù)器C.數(shù)據(jù)選擇器D.寄存器.14 .數(shù)碼管的每個(gè)顯示線段是由(B)構(gòu)成的.A.燈絲B.發(fā)光二極管C.發(fā)光三極管D.熔絲.15 .邏輯函數(shù)F=AB和G=AD B滿足關(guān)系(A)。A.F=G' B.F=G' +1C.F' =G' D.F=G16 .下列四種類型的邏輯門中，可以用(D)實(shí)現(xiàn)三種基本運(yùn)算。A.與門B.或門 / IC.非門D.與非門17 .邏輯函數(shù) F(A,B,C尸 Em(1,2,3,6);G(A,B,C)= Em(0,2,3,4,5,7) 則 F 和 G相“與”的結(jié)果是(A), , iA. m2+m3B 1C. A +BD A+B18.某移位寄存器

5、的時(shí)鐘脈沖頻率為100KHz欲將存放在該寄存器中的數(shù)左移 4位，完成該操作需 要(B)時(shí)間。 -*. f.IA.10 n sB.40 p sC.100 p sD.400ms19.將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是(D)。A.或非門B.與非門C.異或門D.同或門20. 8位DAC專換器，設(shè)轉(zhuǎn)換系數(shù)k=0.05,數(shù)字01000001轉(zhuǎn)換后的電壓值為( B ) V。A.0.05D.0.41 . (93.75) io=(5D.C) 162 .寫出函數(shù) F=A+(BC +(CD)')'的反函數(shù) F' =A' C +(AD)'o4 .對(duì)共陽(yáng)接法的

6、發(fā)光二極管數(shù)碼顯示器，應(yīng)采用低 電平驅(qū)動(dòng)的七段顯示譯碼器。5 .輸出低電平有效的二-十進(jìn)制譯碼器的輸入為0110時(shí)，其輸出端Y'9Y'0的電平為。7 .一個(gè)時(shí)序電路，在時(shí)鐘作用下，狀態(tài)變化是000-010-011-001-101-110-010-011-001-101-110-010-011.，作為計(jì)數(shù)器，為 _5進(jìn)制計(jì)數(shù)器，還有2個(gè)偏離狀態(tài)。8 . A/D轉(zhuǎn)換過(guò)程是通過(guò)取樣、保持、一量化、編碼四個(gè)步驟完成的。9.在256X 4位RAMfr,每個(gè)地址有_4 個(gè)存儲(chǔ)單元。1 .只有當(dāng)決定一件事的幾個(gè)條件全部不具備時(shí)，這件事才不會(huì)發(fā)生，這種邏輯關(guān)系為（C）A.與B.與非C.或D.或

7、非2 .與函數(shù)AB + AC+BC相等的表達(dá)式為（C）。A. AB ACB. AB B'CC. AB C D. AC BC3 .扇出系數(shù)是指邏輯門電路（C）。,1 1 _A.輸入電壓與輸入電壓之間的關(guān)系數(shù)B.輸出電壓與輸入電流之間的關(guān)系數(shù)C.輸出端帶同類門的個(gè)數(shù)D.輸入端數(shù)4 . TTL與非門多余端的處理，不能將它們（D）。A.與有用輸入端連在一起B(yǎng).懸空C.接正電源D.接地5 . 一個(gè)8選一數(shù)據(jù)選擇器的地址輸入端有（C）個(gè)。A.1B.2C.3D.86 .為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（A）。A.J=D, K=D' B.K=D, J=D'C.J=K=DD.J=K

8、=D7 .同步時(shí)序電路和異步時(shí)序電路的差異在于后者（B）A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)8 .四級(jí)移位寄存器，現(xiàn)態(tài)為0111,經(jīng)右移一位后其次態(tài)為（A）。A.0011 或者 1011B.1111 或者 1110C.1011 或者 1110D.0011 或者 11119 .為把50HZ正弦波變換成周期性矩形波，應(yīng)選用（A）。A.施密特觸發(fā)器B.單穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器D.譯碼器10 .要構(gòu)成容量為1KX 8的RAM需要（A）片容量為256X 4的RAMA.8B.4C.64D.321 .如果采用二進(jìn)制代碼為200份文件順序編碼，最少需用 8位。2

9、.和二進(jìn)制數(shù)(1010.01 ) 2等值的十進(jìn)制數(shù)為10.25。3 .二進(jìn)制數(shù)(+0000110) 2的原碼為0000011S反而四為00000110 補(bǔ)碼為00000110。4 .邏輯函數(shù)式A0的值為A。5 .邏輯函數(shù)式Y(jié)=A BC +AC +B C的最小項(xiàng)N和的形式為A B' C+A BC +AB C' +AB' C+ABCO6.組合邏輯電路的特點(diǎn)是 任何時(shí)刻的輸出只由當(dāng)時(shí)的輸入決定，與電路的其 它狀態(tài)無(wú)關(guān)。7.若存儲(chǔ)器的容量為512Kx8位，則地址代碼應(yīng)取19位。8. D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)是轉(zhuǎn)換精度和轉(zhuǎn)換速度一1 .邏輯代數(shù)中的三種基本運(yùn)算指(C) o(a)

10、力口、減運(yùn)算(b)乘、除運(yùn)算 與、或、非運(yùn)算(d)優(yōu)先級(jí)運(yùn)算2 .若兩個(gè)邏輯式相等，則它們的對(duì)偶式(D) o(a)不一定相等(b)可能為0(c)可能為1(d) 一定相等3.正邏輯的高電平表示為(B) o(a) 0(b) 1(c)原變量(d)反變量4.三態(tài)門電路的輸出可以為高電平、低電平及(C)。(a) 0(b) 1(c)高阻態(tài)(d)與通狀態(tài)5.隨著計(jì)數(shù)脈沖的不斷輸入而作遞增計(jì)數(shù)的計(jì)數(shù)器稱為(A) o(a)加法計(jì)數(shù)器(b)減法計(jì)數(shù)器可逆計(jì)數(shù)器(d)力口/減計(jì)數(shù)器一、 填空題(每空1分，共20分)：1 .尋址容量為2Kx 8的RAMMI要11根地址線。2 . (-42) io的反碼為；(+42)

11、io的補(bǔ)碼為00101010。(用8位二進(jìn)制表示)3.圖(1)為8線-3線優(yōu)先編碼器，優(yōu)先權(quán)最高的是I；,當(dāng)同時(shí)輸入I、I；時(shí)，輸出丫2丫；丫0=1004. 一個(gè) 2.7V。5. Y=AB+A'C：在B=C=1條件下,可能存在 0型冒險(xiǎn)。6. (84) io= (1010100) 2= (54) 16= ( 8 8421BCD®7. A 1=&；A 0=A8. 對(duì)n個(gè)變量來(lái)說(shuō)，最小項(xiàng)共有2AN個(gè);所有的最小項(xiàng)之和包為109. 用TTL門電路驅(qū)動(dòng)CMOS1電路必須考慮 電壓是否匹配 問(wèn)題。10. 已知施密特觸發(fā)器的電壓傳輸特性曲線如圖(2)所示：圖(1)圖(2)則該施密

12、特觸發(fā)器的UT+=7U U-=3V、AU=4V;是同相(同相還是反相)施密特觸發(fā)器。/ I二、判斷題(對(duì)的打，錯(cuò)的打X；每小題 1分，共10分)： 1(0) 1、對(duì)于或門、或非門電路不用的輸入端都可以通過(guò)一個(gè)電阻接地。(1) 2、轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量 AD5口 DAC性能優(yōu)劣的主要標(biāo)志。(0) 3、把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器級(jí)聯(lián)可得到15進(jìn)制計(jì)數(shù)器。(1) 4、優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼。 » .(0) 5、若逐次逼近型1aDC勺輸出為8位，設(shè)時(shí)鐘脈沖頻率為1MHz則完成一次轉(zhuǎn)換操作需要8uso(1) 6、施密特觸發(fā)器的回差越大，電路的

13、抗干擾能力超強(qiáng)，但電路的觸發(fā)靈敏度 將越低。(0) 7、數(shù)值比較器、寄存器都是組合邏輯電路。(0) 8、若TTL門電路和CMOS1電路的電源電壓都為5V,則它們的輸出電壓幅 度也相等。(1)9、雙積分ADCM有抗干擾能力強(qiáng)、穩(wěn)定性好，但轉(zhuǎn)換速度慢的特點(diǎn)。(0) 10、單穩(wěn)態(tài)觸發(fā)器的分辨時(shí)間Td,由外加觸發(fā)脈沖決定。1 .若將一個(gè)JK觸發(fā)器變成一位二進(jìn)制計(jì)數(shù)器，則(4) o(1) J=K=0 (2) J=0、K=1 (3) J=1、K=0 (4) J=K=12.有一組合邏輯電路，包含7個(gè)輸入變量，7個(gè)輸出函數(shù)，用一個(gè)PROM實(shí)現(xiàn)時(shí)應(yīng)采用的規(guī)格是(3) o(1) 64 ：8(2) 256 ：4(3

14、 ) 256 ：8(4) 1024 ：83 .在異步六進(jìn)制加法計(jì)數(shù)器中，若輸入 CP脈沖的頻率為36kHz,則進(jìn)位輸出CO的頻率為(3)。 (1) 18kHz (2) 9kHz (3) 6kHz (4) 4kHz4 .要構(gòu)成容量為1KX8的RAM需要(2)片容量為256X4的RAM(1) 4(2) 8(3) 16(4) 325.若某模擬輸入信號(hào)含有 200Hz、600Hz、1KHz、3KHz等頻率的信號(hào)，則該 ADOfe路的采樣頻率應(yīng)大于等于(4)。(1) 400Hz (2) 1.2KHz (3) 2KHz (4) 6KHz6. N個(gè)觸發(fā)器可以構(gòu)成能寄存(2)位二進(jìn)制數(shù)碼的寄存器。(1) N-

15、 1(2) N(3) N+1( 4) 2N7.時(shí)鐘為1MHzB勺移位寄存器，用行輸入數(shù)據(jù)經(jīng)8us后到達(dá)用行輸出端，則該寄存器的位數(shù)為(2)。(1) 3 (2) 4 (3) 5 (4) 68.若接通電源后能自動(dòng)產(chǎn)生周期性的矩形脈沖信號(hào)，則可選擇(3)。(1)施密特觸發(fā)器2)單穩(wěn)態(tài)觸發(fā)器(3)多諧振蕩器(4)觸發(fā)器9. 一個(gè)四位二進(jìn)制加法計(jì)數(shù)器的起始值為 0110,經(jīng)過(guò)30個(gè)時(shí)鐘脈沖作用之后的值為(1)。(1) 0100 (2) 0101 (3) 0110 (4) 011110.正邏冷？的“ 0”表示(4)。1) ) 0V (2) +5V (3)高電平(4)低電平I II 1 I1 /、二、 填空

16、題(每空1分，共20分)：1 .石英晶體多諧振蕩器的振蕩頻率為：石英晶體的固有諧振頻率2) (46) 10= (101110) 2= (2E) 16= (1000110) 8421BCD®3.圖(1)為8線-3線優(yōu)先編碼器，優(yōu)先權(quán)最高的是I7',當(dāng)同時(shí)輸入I5、I3時(shí)，輸出丫；丫1丫0 =010。4,用CMOS:電路驅(qū)動(dòng)TTL門電路必須考慮電流是否匹配問(wèn)題。5. 一個(gè)雙輸入端的TTL與非門和一個(gè)雙輸入端的CMOS!非門，它們的輸入端均是一端接高電平，另一端通過(guò)一個(gè)10k始勺電阻接地，則TTL與非門輸出為低電平、CMOSf非門輸出為高電平。6. (+35) 10的反碼為0010

17、0011; (-35) 10的補(bǔ)碼為。(用8位二進(jìn)制表示)一 一'.4一.一一 .-7. Y=(A + B)(A +C):在B=C=0件下,可能存在 1型冒險(xiǎn)。10.已知施密特觸發(fā)器的電壓傳輸特性曲線如圖(2)所示：圖(1)圖(2)則該施密特觸發(fā)器的UT+=6U5-=2V、AU=4V;是反相(同相還是反相)施密特觸發(fā)器。三、 判斷題(對(duì)的打，錯(cuò)的打x；每小題 1分，共10分)：(1) 1、普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。(0) 2、單穩(wěn)態(tài)觸發(fā)器的輸出脈寬是指暫穩(wěn)態(tài)的持續(xù)時(shí)間，它由外加觸發(fā)脈沖決定。(0) 3、門電路的噪聲容限越小，抗干擾能力越強(qiáng)。(0) 4

18、、共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為低電平的七段顯示譯碼 器來(lái)驅(qū)動(dòng)。(1)5、雙積分ADCM有抗干擾能力強(qiáng)、穩(wěn)定性好，但轉(zhuǎn)換速度慢的特點(diǎn)。(0) 6、尋址 容量為8 KX4的RAMMI要10根地址線。(1) 7、格雷碼具有任何相鄰碼只有一位碼元不同的特性。,11 _(1) 8、轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量 AD5口 DAC性能優(yōu)劣的主要標(biāo)志。(1) 9、若逐次逼近型ADC勺輸出為8位，設(shè)時(shí)鐘脈沖頻率為1MHz則完成一次轉(zhuǎn)換操作需要10USo(0) 10、存放CMOSI路的容器可以是任意材料制成的。1 .組合邏輯電路輸入端信號(hào)同時(shí)向相反方向變化時(shí)，其輸出端(2)。(1) 一定輸出尖峰脈沖(

19、2)有可能輸出尖峰脈沖(3)尖峰脈沖不可以控制(4)都不是2 .三極管作為開(kāi)關(guān)使用時(shí)主要工作在(4) o(1)飽和區(qū)、放大區(qū)(2)擊穿區(qū)、截止區(qū)(3)放大區(qū)、擊穿區(qū)(4)飽和區(qū)、截止區(qū)3 .某ADOfe路的全量程為10V,為了獲得分辨率為10mV則該電路的輸入數(shù)字量至少為(4)位 (1) 7 (2) 8 (3) 9 (4) 104 .利用PAL產(chǎn)生一組有4個(gè)輸入變量，3個(gè)輸出的組合邏輯函數(shù)，每個(gè)函數(shù)所包含與項(xiàng)的最大數(shù) 是6個(gè),1則所選PAL的輸入端數(shù)，與項(xiàng)數(shù)，以及輸出端數(shù)是(3)。(1) 8, 18, 3 (2) 4, 18, 3 (3) 4, 6, 3 (4) 8, 6, 35 .組合邏輯電

20、路與時(shí)序邏輯電路的主要區(qū)別是1。(1)任意時(shí)刻的輸出信號(hào)與前一時(shí)刻的電路狀態(tài)是否有關(guān)(2)是否包含門電路(3)輸入與輸出信號(hào)的個(gè)數(shù)(4)包含門電路的數(shù)量6 .要構(gòu)成容量為4K X 8的RAM需要3片容量為1KX 2的RAIM(1) 4(2) 8(3) 16(4) 327.若輸入CP脈沖的頻率為10kHz,通過(guò)某計(jì)數(shù)器后輸出信號(hào)的頻率為 1kHz;則該計(jì)數(shù)器的模為(3)。(1) 4 (2) 8 (3) 10 (4) 128.邏輯函數(shù)F(A,B,C)=B+A' C的最小項(xiàng)之和標(biāo)準(zhǔn)表達(dá)式為(1)。(1) F=E(1,2,3,6,7)(2) F=E(1,2,4,6,7)(3) F=E(1,2,

21、5,6,7)(4) F=E(1,2,4,5,7)9.時(shí)鐘為1MHzB勺移位寄存器，用行輸入數(shù)據(jù)經(jīng)8us后到達(dá)并行輸出端，則該寄存器的位數(shù)為(3)（1） 4 （2） 6 （3） 8 （4） 1010.當(dāng)T觸發(fā)器T=1時(shí)，觸發(fā)器具有2_功能。（1）保持（2）計(jì)數(shù)（3）禁止（4）預(yù)置位一、填空題（每空1分，共10分）1、 （ 1011.101 ） 2= （11.625） 10= （BQ 16。2、已知函數(shù)F =A$B,則F的與非-與非表達(dá)式為（AB）（AB）,與或非表達(dá)式為（A B）（A B ） ） 04、OC門工作時(shí)的條件是（外接電源和上拉電阻）。5、對(duì)于JK觸發(fā)器，若J = K ,則可構(gòu)成（T）

22、觸發(fā)器;若J = K',則可構(gòu)成（D）觸發(fā)器。 二、選擇題（每題2分，共30分）（1-10為單項(xiàng)選擇題）1、函數(shù)A© B與AB（C ）A、互為反函數(shù)B、互為對(duì)偶式C、相等D以上都不對(duì)2、硅二極管導(dǎo)通和截止的條件是（ C ）A、Vd>0.7V Vd<0.5V B、Vd>0.5V Vd<0.7VC、Vd>0.7V Vd<0.7VD> Vd>0.5V Vd<0.5V3、標(biāo)準(zhǔn)與或式是由（D ）構(gòu)成的邏輯表達(dá)式A、最大項(xiàng)之和B、最小項(xiàng)之積G最大項(xiàng)之積 D最小項(xiàng)之和4、為實(shí)現(xiàn)F=ABCD下列電路接法正確的是（B）ABCD5、下列電路中

23、屬于組合邏輯電路的是（C）A、觸發(fā)器B、計(jì)數(shù)器G數(shù)據(jù)選擇器D寄存器6、RS觸發(fā)器的約束條件是（A）A、RS=0B R+S=1C RS=1D R+S=07、用觸發(fā)器設(shè)計(jì)一個(gè)17進(jìn)制的計(jì)數(shù)器所需觸發(fā)器的數(shù)目是（D）A、2R 3C、4n 58、多諧振蕩器可產(chǎn)生的波形是（B）A、正弓玄波B、矩形脈沖G三角波D鋸齒波9、要構(gòu)成容量為 4Kx8的RAM需容量為256x4的RAM（C）A 2個(gè)B、4個(gè)C、32個(gè)D 8個(gè)10、下來(lái)不屬于模數(shù)轉(zhuǎn)換步驟的是（C）A采樣B、保持G濾波D編碼（11-15為多項(xiàng)選擇題）11、下列說(shuō)法中不正確的是（BCD）A已知邏輯函數(shù)A+B=AB則A=BB、已知邏輯函數(shù)A+B=A+C貝

24、U B=CC、已知邏輯函數(shù)AB=AC則B=CD、已知邏輯函數(shù) A+B=A則B=112、以下代碼中為無(wú)權(quán)碼的是（BQA、8421BC則R 余三碼 C、格雷碼 D 5421碼13、TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為（A。A邏輯1R邏輯0G高電平D低電平14、D/A轉(zhuǎn)換器主要的技術(shù)指標(biāo)有（ABD IA、分辨率B、轉(zhuǎn)換誤差G轉(zhuǎn)換精度D轉(zhuǎn)換速度15、存儲(chǔ)器的擴(kuò)展方式有（AB）A、位擴(kuò)展B、字?jǐn)U展G字節(jié)擴(kuò)展D雙字?jǐn)U展一、填空題（每空1分，共10分）1、（12.7） 10= （1100.1011） 2 （小數(shù)點(diǎn)后面取 4位有效數(shù)字）=（C.B） 16.：.I I .2、如圖所示的可編程邏輯陣列電路中，Y

25、產(chǎn)（丫1 二目山+121314'I1l3I4十目214）, 丫2=（）丫2 = I1 二 I23、TS門輸出的三種狀態(tài)為高電平，低電平，高阻態(tài)4、4、對(duì)于JK觸發(fā)器，若J = K，則構(gòu)成（D）觸發(fā)器，若J = K =1,則構(gòu)成（?。┯|發(fā)器。5、若ROhM有10條地址線和8條數(shù)據(jù)線，則存儲(chǔ)容量為（8K）位，可以存儲(chǔ)（ 1024）字節(jié)。二、選擇題（每題2分，共30分）（1-10為單項(xiàng)選擇題）1、對(duì)TTL門電路，如果輸入端懸空則其等效為（A）A邏輯1R邏輯0G接地D任意選擇2、n個(gè)變量可以構(gòu)成（ C ）個(gè)最小項(xiàng)A n B 2n C、2n D 2n+ 13、8位DAC專換器，設(shè)轉(zhuǎn)換系數(shù)k=0.

26、05,數(shù)字01000001轉(zhuǎn)換后的電壓值為（ B ） V。 _| jn,.'I? .X A 0.05B、3.25C、6.45D、0.44、標(biāo)準(zhǔn)與或式是由（ D ）構(gòu)成的邏輯表達(dá)式A、最大項(xiàng)之和B、最小項(xiàng)之積C、最大項(xiàng)之積D最小項(xiàng)之和5、邏輯函數(shù) F（A,B,C尸/m（1,2,3,6）;G（A,B,C尸 Em（0,2,3,4,5,7） 則 F 和 G相“與”的結(jié)果 是（A）。A m2+m3B 1G ABD A+B6、下列電路中屬于組合邏輯電路的是（C）A、觸發(fā)器B、計(jì)數(shù)器G數(shù)據(jù)選擇器D寄存器7、RS觸發(fā)器的約束條件是（AA RS=0B R+S=1C RS=1D R+S=08、要構(gòu)成容量為

27、4Kx8的RAM需容量為256x4的RAM（C）A 2個(gè)B、4個(gè)G 32個(gè)D 8個(gè)9、四位的移位寄存器，現(xiàn)態(tài)為0111，經(jīng)右移一位后其次態(tài)為（A）A.0011 或者 1011B.1111 或者 1110C.1011 或者 1110D.0011 或者 111110、5個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最大的計(jì)數(shù)值為（ C ）A 5R 10C、32D 25（11-15為多項(xiàng)選擇題）11、已知F = AB' + BD+CDE+AD ,下列結(jié)果正確的是（AC）-來(lái)源網(wǎng)絡(luò)，僅供個(gè)人學(xué)習(xí)參考A F = AB D B、F = (A B )DC、F -(A D)(B D) D F=(A D)(B D )12、欲使J

28、K觸發(fā)器按Qn+1 = Qn工作，可使JK觸發(fā)器的輸入端為以下哪幾種 情況？ ( ABD)A、J = K=0B、J = Q, K=Q'C、J=Q',K=QD、J =Q, K=013、關(guān)于PROM口 PAL的結(jié)構(gòu)，以下敘述正確的是(AD)A、PROM的與陣列固定，不可編程B、PROM與陣列、或陣列均不可編程C、PAL與陣列、或陣列均可編程ri.D、PAL的與陣列可編程14、下列屬于模數(shù)轉(zhuǎn)換步驟的是(ACDA、采樣B、濾波G保持D量化15、D/A轉(zhuǎn)換的主要技術(shù)指標(biāo)有(ACDA、分期率B、轉(zhuǎn)換精度C、轉(zhuǎn)換誤差D轉(zhuǎn)換速度一、填空(每空1分，共15分)：2,十進(jìn)制數(shù)-14的反碼為1000

29、1;補(bǔ)碼為10010。3.數(shù)字電路中，存在回差電壓的電路是施密特觸發(fā)電路。5.有一編碼器其輸入端是8個(gè)，則其輸出端為3。6 . 一個(gè)8位數(shù)的D/A它的分辨率是1 / (28-1) o7 .寫出下列觸發(fā)器特性方程：SR觸發(fā)器Q* =S+R Q SR=0(約 束條件)；JK 觸發(fā)器 Q* =JQ' +K' Q8 .三個(gè)JK觸發(fā)器構(gòu)成計(jì)數(shù)器，其最多有效狀態(tài)為 8個(gè)；若要組 成十進(jìn)制計(jì)數(shù)器，則需要 4個(gè)觸發(fā)器，它的無(wú)效狀態(tài)有 6個(gè)。二、判斷題：(每小題1分，共10分)(0) 1、OC門和三態(tài)門均可實(shí)現(xiàn)“線與”功能。-來(lái)源網(wǎng)絡(luò)，僅供個(gè)人學(xué)習(xí)參考(A) 2;(B) 4; (C) 6; (D

30、) 8次聞制端(1) 2、余 3 碼=8421BCD5+0011。(0) 3、時(shí)序電路和組合電路都具有記憶性。(1) 4、一個(gè)模為2n的計(jì)數(shù)器也是一個(gè)2n進(jìn)制的分頻器(0) 5、最基本的數(shù)字邏輯關(guān)系是與非和或非。(0) 6、計(jì)數(shù)器和數(shù)字比較器同屬于時(shí)序邏輯電路(1) 7、移位寄存器必須是同步的時(shí)序邏輯電路。(1) 8、由N個(gè)觸發(fā)器組成的寄存器只能寄存 N個(gè)數(shù)碼。(0) 9、TTL反相器輸入端懸空時(shí)，輸出端為高電平。(0) 10、RAhM只讀存儲(chǔ)器的簡(jiǎn)稱。三、單選題(每小題1分，共10分)：1. 可編程陣列邏輯PAL其與邏輯陣列是(A),或邏輯陣列是(B)。(A)可編程；(B)固定；(C)不確定

31、-f.I2 .下列所示觸發(fā)器中屬下降沿觸發(fā)的是(B)(A) (B) (C)3 .如右圖所示CMOSl路，其邏車t功用是(C)。(A) CMOSm170T&(B) cmOS(C) CMO則4 .十六路數(shù)據(jù)選擇器應(yīng)有5 .如右圖真值表，B、C為輸入變量，則輸入與輸出變量是(A)BCF0 01101 011 0 01(A)同或門；(B)異或門；(C)或非門。6 .在邏輯代數(shù)式F=AB中，若B=1,則F= (C):(A) F=0;(B) F=A;(C) F=A o7.如右圖電路完成的是(C)功能。(A)計(jì)數(shù)器；(B)左移移位寄存器；(C)右移移位寄存器。8.有一計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換圖如下所示，則

32、該計(jì)數(shù)器( B) o UCC (A)能自后動(dòng)；(B)不能自后動(dòng)；1( C)不好判斷9.如右圖所示電路其輸出 FL(C)。,I(A) (AB) AZ|JF(B) (A+B)Yp+|gJ；(O (AB+Cr3。10.在A/D轉(zhuǎn)換過(guò)程中，應(yīng)包含的步驟是(A)。(A)米樣、量化、編碼;(B)保持、編碼、譯碼；(C)采樣、保持、譯碼。一、填空(每空1分，共15分)：2,十進(jìn)制數(shù)-13反碼為10010;補(bǔ)石內(nèi)為10011。5 . A/D轉(zhuǎn)換過(guò)程要經(jīng)過(guò)采樣、保持、量化和編碼四個(gè)步驟完成。6 .三個(gè)D觸發(fā)器構(gòu)成計(jì)數(shù)器，最多有效狀態(tài)為 8；若要成十進(jìn)制計(jì)數(shù)器，則需要4個(gè)觸發(fā)器，它的無(wú)效狀態(tài)有 6個(gè)。二、判斷題：

33、(每小題1分，共10分)(0) 1. PAL邏輯器件的與陣列和或陣列均可編程。(0) 2. 8421BCD5=余3碼1100。1(1) 3. TTL反相器輸入端懸空時(shí)，輸入端相當(dāng)于接高電平。(1) 4. 一個(gè)模十的計(jì)數(shù)器也是一個(gè)十分頻器。(0) 5. OD門和三態(tài)門均可實(shí)現(xiàn)“線與”功能。(0) 6.計(jì)數(shù)器和數(shù)字比較器同屬于時(shí)序邏輯電路。(1) 7.數(shù)碼寄存器必須是同步的時(shí)序邏輯電路。(0) 8.將N個(gè)觸發(fā)器可構(gòu)成N進(jìn)制的扭環(huán)形計(jì)數(shù)器。(0) 9. N進(jìn)制編碼器的輸入與輸出端數(shù)目滿足 n2n關(guān)系。-產(chǎn)、 f.I(1) 10. RO批只讀存儲(chǔ)器的簡(jiǎn)稱。三、選擇題：(每小題1分，共10分)1 .可編程邏輯陣列PLA中，PLA的與陣列是(A),或陣列是(A)。 (A)可編程(B)固定(C)不確定2 .已知某二變量輸入邏輯門的輸入 A B及輸出Y的波形如下， 試判斷其為何種邏輯門的功能。(C)(D異或門。3.十六路數(shù)據(jù)選擇器應(yīng)有(B)選擇控制端。(A) 2; (B) 4; (C) 6; (D) 8。則輸入與輸出變量是(A) °4.如右