1、21、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念。3單片微型計(jì)算機(jī)(簡(jiǎn)稱單片機(jī))有時(shí)也稱為微控制器MCU(microcontrolunit)。當(dāng)然，與MPU相比，MCU上的CPU的功能比較簡(jiǎn)單，存儲(chǔ)器的容量也很有限。MCU已被廣泛應(yīng)用于各種家用電器產(chǎn)品以及工業(yè)控制。用得最多的是4位和8位MCU。4MCU(MicroControllerUnit)，又稱單片微型計(jì)算機(jī)(SingleChipMicrocomputer)，是指隨著大規(guī)模集成電路的出現(xiàn)及其開(kāi)展，將

2、計(jì)算機(jī)的CPU、RAM、ROM、定時(shí)數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級(jí)的計(jì)算機(jī)。5通常將采用英特爾處理器的效勞器稱為IA(IntelArchitecture)架構(gòu)效勞器，由于該架構(gòu)效勞器采用了開(kāi)放式體系，并且實(shí)現(xiàn)了工業(yè)標(biāo)準(zhǔn)化技術(shù)和得到國(guó)內(nèi)外大量軟硬件供給商的支持，在大批量生產(chǎn)的根底上，以其極高的性能價(jià)格比而在全球范圍內(nèi)，尤其在我國(guó)得到廣泛的應(yīng)用。2000年國(guó)內(nèi)IA架構(gòu)效勞器供給商前三位是惠普、IBM、浪潮。61CISC指令集CISC指令集，也稱為復(fù)雜指令集，英文名是CISC，ComplexInstructionSetComputer的縮寫。在CISC微處理器中，程序的各條指令是按

3、順序串行執(zhí)行的，每條指令中的各個(gè)操作也是按順序串行執(zhí)行的。順序執(zhí)行的優(yōu)點(diǎn)是控制簡(jiǎn)單，但計(jì)算機(jī)各局部的利用率不高，執(zhí)行速度慢。7lRISC是英文是英文“Reduced Instruction Set Computing 的縮寫，中文意思是的縮寫，中文意思是“精精簡(jiǎn)指令集。它是在簡(jiǎn)指令集。它是在CISC指令系統(tǒng)根底指令系統(tǒng)根底上開(kāi)展起來(lái)的，有人對(duì)上開(kāi)展起來(lái)的，有人對(duì)CISC機(jī)進(jìn)展測(cè)試機(jī)進(jìn)展測(cè)試說(shuō)明，各種指令的使用頻度相當(dāng)懸殊，最說(shuō)明，各種指令的使用頻度相當(dāng)懸殊，最常使用的是一些比較簡(jiǎn)單的指令，它們僅常使用的是一些比較簡(jiǎn)單的指令，它們僅占指令總數(shù)的占指令總數(shù)的20，但在程序中出現(xiàn)的頻，但在程序中出現(xiàn)

4、的頻度卻占度卻占80。復(fù)雜的指令系統(tǒng)必然增加微。復(fù)雜的指令系統(tǒng)必然增加微處理器的復(fù)雜性，使處理器的研制時(shí)間長(zhǎng)，處理器的復(fù)雜性，使處理器的研制時(shí)間長(zhǎng)，本錢高。并且復(fù)雜指令需要復(fù)雜的操作，本錢高。并且復(fù)雜指令需要復(fù)雜的操作，必然會(huì)降低計(jì)算機(jī)的速度。必然會(huì)降低計(jì)算機(jī)的速度。8 基于上述原因，基于上述原因，20世紀(jì)世紀(jì)80年代年代RISC型型CPU誕誕生了，相對(duì)于生了，相對(duì)于CISC型型CPU ,RISC型型CPU不僅不僅精簡(jiǎn)了指令系統(tǒng)，還采用了一種叫做精簡(jiǎn)了指令系統(tǒng)，還采用了一種叫做“超標(biāo)量超標(biāo)量和超流水線構(gòu)造，大大增加了并行處理能力。和超流水線構(gòu)造，大大增加了并行處理能力。RISC指令集是高性能指

5、令集是高性能CPU的開(kāi)展方向。它與的開(kāi)展方向。它與傳統(tǒng)的傳統(tǒng)的CISC(復(fù)雜指令集復(fù)雜指令集)相對(duì)。相比而言，相對(duì)。相比而言，RISC的指令格式統(tǒng)一，種類比較少，尋址方的指令格式統(tǒng)一，種類比較少，尋址方式也比復(fù)雜指令集少。當(dāng)然處理速度就提高很式也比復(fù)雜指令集少。當(dāng)然處理速度就提高很多了。目前在中高檔效勞器中普遍采用這一指多了。目前在中高檔效勞器中普遍采用這一指令系統(tǒng)的令系統(tǒng)的CPU，特別是高檔效勞器全都采用，特別是高檔效勞器全都采用RISC指令系統(tǒng)的指令系統(tǒng)的CPU。RISC指令系統(tǒng)更加適指令系統(tǒng)更加適合高檔效勞器的操作系統(tǒng)合高檔效勞器的操作系統(tǒng)UNIX，現(xiàn)在，現(xiàn)在Linux也也屬于類似屬于類

6、似UNIX的操作系統(tǒng)。的操作系統(tǒng)。RISC型型CPU與與Intel和和AMD的的CPU在軟件和硬件上都不兼容。在軟件和硬件上都不兼容。 9ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制本錢，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造本錢低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。10從ASIC的開(kāi)展看，它的主要特點(diǎn)不單純?cè)谄浔旧淼膶Ｓ眯?，其更深的含義在于用戶直接參與集成電路的設(shè)計(jì)。由于ASIC是系統(tǒng)

7、設(shè)計(jì)的一局部，它要求系統(tǒng)設(shè)計(jì)者直接參與芯片電路設(shè)計(jì)。ASIC可以是專為某一類特定應(yīng)用而設(shè)計(jì)的集成電路，稱為標(biāo)準(zhǔn)專用電路(ASSP-ApplicationSpecificStandardProduct)，也可以是專為某一用戶的特定應(yīng)用而設(shè)計(jì)的集成電路，稱為定制專用電路。11 FPGA (Field Programmable Gate Array)是是可編程可編程ASIC 。FPGA兼顧了兼顧了PLD和門陣列和門陣列兩者的優(yōu)點(diǎn)：兩者的優(yōu)點(diǎn)： 具有門陣列電路那樣的單元陣列構(gòu)造，具有門陣列電路那樣的單元陣列構(gòu)造，但單元與門陣列不同，每個(gè)單元包含了但單元與門陣列不同，每個(gè)單元包含了PLA、假設(shè)干存放器和

8、多路開(kāi)關(guān)。、假設(shè)干存放器和多路開(kāi)關(guān)。 又象又象PLD那樣，用戶可以通過(guò)編程，任那樣，用戶可以通過(guò)編程，任意設(shè)定每個(gè)單元的內(nèi)部電路構(gòu)造以及單元意設(shè)定每個(gè)單元的內(nèi)部電路構(gòu)造以及單元之間的連線之間的連線 根本特征：不需要定制式掩膜層，根本特征：不需要定制式掩膜層，通過(guò)可編程實(shí)現(xiàn)組合邏輯和時(shí)序邏輯通過(guò)可編程實(shí)現(xiàn)組合邏輯和時(shí)序邏輯1213OTPOneTimeProgrammable是MCU的一種存儲(chǔ)器類型。MCU按其存儲(chǔ)器類型可分為掩膜片-MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。MASKROM的MCU價(jià)格廉價(jià)，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合；FA

9、LSHROM的MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開(kāi)發(fā)用途；14 OTP ROM的的MCU價(jià)格介于前兩者之間，價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低本錢的應(yīng)用要求一定靈活性，又要求低本錢的應(yīng)用場(chǎng)合，尤其是功能不斷翻新、需要迅速場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。量產(chǎn)的電子產(chǎn)品。 15A1A0Y1Y2Y3Y4十進(jìn)制0001101100000001010010010149 熔絲型開(kāi)關(guān)熔絲型開(kāi)關(guān) 反熔絲型開(kāi)關(guān)反熔絲型開(kāi)關(guān)000000111001用高壓將用高壓將PLICE介

10、質(zhì)擊穿。介質(zhì)擊穿。熔絲斷開(kāi)為熔絲斷開(kāi)為1PLICE可編程邏輯互連電路單元可編程邏輯互連電路單元16在反熔絲PROM中，各連接點(diǎn)放的不是熔絲，而是一種PLICE編程單元，如下圖。未編程時(shí)縱線和橫線間是不通的，編程時(shí)對(duì)需要連接處加上高壓使其中PLICE可編程邏輯互連電路單元介質(zhì)擊穿而短路，從而到達(dá)該點(diǎn)邏輯連接的目的。反熔絲編程示意圖反熔絲編程示意圖(a)反熔絲編程陣列構(gòu)造反熔絲編程陣列構(gòu)造 (b)PLICE 編程元件編程元件171819了解一家IC代工公司(foundry)最直接和簡(jiǎn)便的方法，是認(rèn)真瀏覽該代工公司的技術(shù)開(kāi)展路線圖202122嵌入embed式系統(tǒng)是指操作系統(tǒng)和功能軟件集成于計(jì)算機(jī)硬件

11、系統(tǒng)之中。簡(jiǎn)單的說(shuō)就是系統(tǒng)的應(yīng)用軟件與系統(tǒng)的硬件一體化，具有軟件代碼小，高度自動(dòng)化，響應(yīng)速度快等特點(diǎn)。特別適合于要求實(shí)時(shí)的和多任務(wù)的體系。嵌入式系統(tǒng)不一定就是單片機(jī)。嵌入式系統(tǒng)主要是將軟件系統(tǒng)固化集成到硬件系統(tǒng)如放到FLASH中。Page. 23和艦科技和艦科技(蘇州蘇州 ) RoadmapRtn Available Now200620070.35/0.3m 3.3V/ 12V0.35/0.3m 3.3V/ 18V0.35m 3.3V/12V,18V embedded OTP0.25m 2.5V/+-16V0.35m 3.3V CIS0.15m1.5V/+-16V0.18m pixel siz

12、e 3.2m0.5/0.45m 3.3V/ 5V0.35/0.3m 3.3V/ 5V0.25m 2.5V/3.3V0.18m 1.8V/3.3V0.35/0.3m 3.3V/5V0.25m 2.5V/3.3V, 5V0.18m 1.8V/3.3V0.5m OTP 5V/12V0.35m FLASH 5V/10.5V0.25m FLASH 5V/9V0.25m e-EEPROM 2.5V/ 3.3V0.15m1.2V/3.3V0.15m1.5V/3.3V0.13 m Cu 1.2V/3.3V0.18mFlash1.8V/3.3V0.13me-Flash1.2V/3.3V2008 Logic Mi

13、x Mode NVM Hi-Voltage CIS 0.35m3.3V/13.5V0.25m2.5V/5V0.18me-Flash1.8V/3.3V0.18mRF CMOS0.13mFlash 1.2V/3.3V0.13mAl0.13mAl 1.2V/+-16V0.18m1.8V/+-16V0.13m Al1.2V/3.3V0.13m Cu1.2V/3.3V0.162m1.8/3.3V和艦科技和艦科技(蘇州蘇州 )有限公司有限公司 Roadmap24只讀存儲(chǔ)器(ReadOnlyMemory，ROM)它又稱固定存儲(chǔ)器。ROM是把數(shù)據(jù)固定地存儲(chǔ)起來(lái)，然后按給定地址進(jìn)展讀出，但不象RAM那樣可以隨時(shí)

14、快速寫入和修改，只能讀出。它在停電后照樣能長(zhǎng)期保存數(shù)據(jù)，所以又被稱為不揮發(fā)存儲(chǔ)器(NonvolatileMemory)。2519941997199920022005大陸大陸 3m0.8m0.35m0.18m0.13m臺(tái)灣臺(tái)灣 0.35m0.25m0.18m0.13m0.09m2621世紀(jì)頭10年將面臨如何進(jìn)展0.1m級(jí)電路的設(shè)計(jì)和制造問(wèn)題。生產(chǎn)工藝從微米級(jí)(micro-M)3m、2m1985年、1.5m、1m1989年、亞微米級(jí)submicro-SM0.7m、0.5m1993年開(kāi)展到深亞微米deepsubmicro-DSM0.35m1997年、0.25m、0.18m2001年、0.13m，超深

15、亞微米或亞0.1m2005年verydeepsubmicro-VDSM。27 GDSIIGraphical Design System II二進(jìn)制格式二進(jìn)制格式用來(lái)備份、導(dǎo)入、導(dǎo)出幅員，以及提交給用來(lái)備份、導(dǎo)入、導(dǎo)出幅員，以及提交給Foundry流片流片 CIFCaltech Intermediate Format文本格式文本格式 EDIFElectronic Design Interchange Format文本格式文本格式EDIF格式也用于描述線路圖、網(wǎng)表、符號(hào)等其格式也用于描述線路圖、網(wǎng)表、符號(hào)等其他數(shù)據(jù)他數(shù)據(jù)2829 晶圓處理制程之主要工作為在硅晶圓上制作電路與電子元件如電晶體管、電容

16、器、邏輯門等，為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過(guò)程 ，以微處理器Microprocessor為例，其所需處理步驟可達(dá)數(shù)百道，而其所需加工機(jī)臺(tái)先進(jìn)且昂貴，動(dòng)輒數(shù)千萬(wàn)一臺(tái)，其所需制造環(huán)境為為一溫度、濕度與 含塵Particle均需控制的無(wú)塵室/超凈間Clean-Room，雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過(guò)其根本處理步驟通常是晶圓先經(jīng)過(guò)適當(dāng)?shù)那逑碈leaning之後，接著進(jìn)展氧化Oxidation及沉積，最後進(jìn)展顯影、蝕刻及離子注入等反覆步驟，以完成晶圓上電路的加工與制作。30 晶圓處理制程晶圓處理制程Wafer Fabrication；簡(jiǎn)稱；簡(jiǎn)稱 Wafer Fa

17、b 1. 圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類似于照相底片類似于照相底片)上的圖上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上形轉(zhuǎn)移到半導(dǎo)體單晶片上 2. 摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等位置上，形成晶體管、接觸等 3. 制膜：制作各種材料的薄膜制膜：制作各種材料的薄膜31圖形轉(zhuǎn)換：圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子光刻：接觸光刻、接近光刻、投影光刻、電子束光刻束光刻刻蝕：干法刻蝕、濕法刻蝕刻蝕：干法刻蝕、濕法刻蝕摻雜：摻雜：離子注入離子注入 退火退火擴(kuò)散擴(kuò)散制膜：制膜：氧化：干氧氧化、濕氧氧化等氧

18、化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射：蒸發(fā)、濺射32后部封裝、測(cè)試在另外廠房1反面減薄2劃片、掰片3粘片4壓焊：金絲球焊5切筋6整形7封裝8沾錫：保證管腳的電學(xué)接觸9老化10成測(cè)，篩選11打字、包裝33后工序后工序劃片劃片封裝封裝測(cè)試測(cè)試?yán)匣匣Y選篩選 輔助工序輔助工序超凈廠房技術(shù)超凈廠房技術(shù)超純水、高純氣超純水、高純氣體制備技術(shù)體制備技術(shù)光刻掩膜版制備光刻掩膜版制備技術(shù)技術(shù)材料準(zhǔn)備技術(shù)材料準(zhǔn)備技術(shù)34351.雙極集成電路的根本制造工藝2.CMOS集成電路工藝3.Bi-CMOS集成電路工藝36 1.)雙極集成電路中元件的形成過(guò)程和元雙極集成電路

19、中元件的形成過(guò)程和元件構(gòu)造件構(gòu)造 由典型的由典型的PN結(jié)隔離的摻金結(jié)隔離的摻金TTL電路工藝電路工藝制作的集成電路中的晶體管的剖面圖如以下制作的集成電路中的晶體管的剖面圖如以下圖所示，它根本上由外表圖形圖所示，它根本上由外表圖形(由光刻掩模由光刻掩模決定決定)和雜質(zhì)濃度分布決定。和雜質(zhì)濃度分布決定。ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+典型數(shù)字集成電路中典型數(shù)字集成電路中NPN晶體管剖面圖晶體管剖面圖 37 2. )CMOS集成電路工藝集成電路工藝 體硅體硅CMOS工藝設(shè)計(jì)中阱工藝的工藝設(shè)計(jì)中阱工藝的選擇選擇 (1) p阱工藝阱工藝 實(shí)現(xiàn)實(shí)現(xiàn)CMOS電路的工藝技術(shù)電路的

20、工藝技術(shù)有多種。有多種。CMOS是在是在PMOS工藝技工藝技術(shù)根底上于術(shù)根底上于1963年年 開(kāi)展起來(lái)的，開(kāi)展起來(lái)的，因此采用在因此采用在n型襯底上的型襯底上的p阱制備阱制備NMOS器件是很自然的選擇。由器件是很自然的選擇。由于氧化層中正電荷的作用以及負(fù)于氧化層中正電荷的作用以及負(fù)的金屬的金屬(鋁鋁)柵與襯底的功函數(shù)差，柵與襯底的功函數(shù)差，使得在沒(méi)有溝道離子注入技術(shù)的使得在沒(méi)有溝道離子注入技術(shù)的條件下，制備低閾值電壓條件下，制備低閾值電壓(絕對(duì)值絕對(duì)值)的的PMOS器件和增強(qiáng)型器件和增強(qiáng)型NMOS器件器件相當(dāng)困難。于是，采用輕摻雜的相當(dāng)困難。于是，采用輕摻雜的n型襯底制備型襯底制備PMOS器件

21、，采用較高器件，采用較高摻雜濃度擴(kuò)散的摻雜濃度擴(kuò)散的p阱做阱做NMOS器件，器件，在當(dāng)時(shí)成為最正確的工藝組合。在當(dāng)時(shí)成為最正確的工藝組合。38考慮到空穴的遷移率比電子遷移率要低近2倍多，且遷移率的數(shù)值是摻雜濃度的函數(shù)(輕摻雜襯底的載流子遷移率較高)。因此，采用p阱工藝有利于CMOS電路中兩種類型器件的性能匹配，而尺寸差異較小。p阱CMOS經(jīng)過(guò)多年的開(kāi)展，已成為成熟的主要的CMOS工藝。與NMOS工藝技術(shù)一樣，它采用了硅柵、等平面和全離子注入技術(shù)。39 (2) n阱工藝阱工藝 為了實(shí)現(xiàn)與為了實(shí)現(xiàn)與LSI的主流工藝增強(qiáng)型的主流工藝增強(qiáng)型/耗層型耗層型(E/D)的的完全兼容，完全兼容，n阱阱CMOS

22、工藝得到了重視和開(kāi)展。它采工藝得到了重視和開(kāi)展。它采用用E/D NMOS的一樣的的一樣的p型襯底材料制備型襯底材料制備NMOS器件，器件，采用離子注入形成的采用離子注入形成的n阱制備阱制備PMOS器件，采用溝道器件，采用溝道離子注入調(diào)整兩種溝遭器件的閾值電壓。離子注入調(diào)整兩種溝遭器件的閾值電壓。 n阱阱CMOS工藝與工藝與p阱阱CMOS工藝相比有許多明顯工藝相比有許多明顯的優(yōu)點(diǎn)。首先是與的優(yōu)點(diǎn)。首先是與E/D NMOS工藝完全兼容，因此，工藝完全兼容，因此，可以直接利用已經(jīng)高度開(kāi)展的可以直接利用已經(jīng)高度開(kāi)展的NMOS工藝技術(shù)；其次工藝技術(shù)；其次是制備在輕摻雜襯底上的是制備在輕摻雜襯底上的NMO

23、S的性能得到了最正確的性能得到了最正確化化-保持了高的電子遷移率，低的體效應(yīng)系數(shù)，低的保持了高的電子遷移率，低的體效應(yīng)系數(shù)，低的n+結(jié)的寄生電容，降低了漏結(jié)勢(shì)壘區(qū)的電場(chǎng)強(qiáng)度，從結(jié)的寄生電容，降低了漏結(jié)勢(shì)壘區(qū)的電場(chǎng)強(qiáng)度，從而降低了電子碰撞電離所產(chǎn)生的電流等。這個(gè)優(yōu)點(diǎn)對(duì)而降低了電子碰撞電離所產(chǎn)生的電流等。這個(gè)優(yōu)點(diǎn)對(duì)動(dòng)態(tài)動(dòng)態(tài)CMOS電路，如時(shí)鐘電路，如時(shí)鐘CMOS電路，多米諾電路等電路，多米諾電路等的性能改進(jìn)尤其明顯。的性能改進(jìn)尤其明顯。 40 (3) 雙阱工藝雙阱工藝 雙阱雙阱CMOS采用高濃度的采用高濃度的n+襯底，在襯底，在上面生長(zhǎng)高阻上面生長(zhǎng)高阻r外延層，并在其上形成外延層，并在其上形成n阱

24、阱和和p阱。它有利于每種溝道類型的器件性能阱。它有利于每種溝道類型的器件性能最正確化，且因存在低阻的通道，使可控最正確化，且因存在低阻的通道，使可控硅鎖閂效應(yīng)受到抑制。圖硅鎖閂效應(yīng)受到抑制。圖A(c)是雙阱是雙阱CMOS構(gòu)造示意圖。最為理想的構(gòu)造示意圖。最為理想的CMOS構(gòu)構(gòu)造應(yīng)該是絕緣襯底上的造應(yīng)該是絕緣襯底上的CMOS技術(shù)技術(shù)(SOI/CMOS)。它徹底消除了體硅。它徹底消除了體硅CMOS電電路中的路中的“可控硅鎖閂效應(yīng)，提高抗輻射可控硅鎖閂效應(yīng)，提高抗輻射能力并有利于速度和集成度的提高。能力并有利于速度和集成度的提高。41 SOI/CMOS電路電路 利用絕緣襯底的硅薄膜利用絕緣襯底的硅薄

25、膜(Silicon on Insulator)制作制作CMOS電路，能徹底消除體電路，能徹底消除體硅硅CMOS電路中的寄生可控硅構(gòu)造。能大電路中的寄生可控硅構(gòu)造。能大幅度減小幅度減小PN結(jié)面積，從而減小了電容效結(jié)面積，從而減小了電容效應(yīng)。這樣可以提高芯片的集成度和器件的應(yīng)。這樣可以提高芯片的集成度和器件的速度。以下圖示出理想的速度。以下圖示出理想的SOI/CMOS構(gòu)造。構(gòu)造。SOI構(gòu)造是針對(duì)亞微米構(gòu)造是針對(duì)亞微米CMOS器件提出的，器件提出的，以取代不適應(yīng)要求的常規(guī)構(gòu)造和業(yè)已應(yīng)用以取代不適應(yīng)要求的常規(guī)構(gòu)造和業(yè)已應(yīng)用的蘭寶石襯底外延硅構(gòu)造的蘭寶石襯底外延硅構(gòu)造(SOS-Silicon on Sa

26、pphire構(gòu)造構(gòu)造)。SOI構(gòu)造在高壓集成電路構(gòu)造在高壓集成電路和三維集成電路中也有廣泛應(yīng)用。和三維集成電路中也有廣泛應(yīng)用。42Bi-CMOS同時(shí)包括雙極和同時(shí)包括雙極和MOS晶體管的集成電路，它結(jié)合了雙極晶體管的集成電路，它結(jié)合了雙極器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)能力和器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)能力和CMOS器件的高集成度、低功耗的器件的高集成度、低功耗的優(yōu)點(diǎn)，使它們互相取長(zhǎng)補(bǔ)短、發(fā)揮優(yōu)點(diǎn)，使它們互相取長(zhǎng)補(bǔ)短、發(fā)揮各自優(yōu)點(diǎn)，制造高速、高集成度、各自優(yōu)點(diǎn)，制造高速、高集成度、好性能的好性能的VLSI。43 特征尺寸特征尺寸 (Feature Size) / Critical Dimension 特征尺寸定義

27、為器件中最小線條寬度特征尺寸定義為器件中最小線條寬度(對(duì)對(duì)MOS器器件而言，通常指器件柵電極所決定的溝道幾何長(zhǎng)件而言，通常指器件柵電極所決定的溝道幾何長(zhǎng)度度)，也可定義為最小線條寬度與線條間距之和，也可定義為最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集成度、改進(jìn)器件的一半。減小特征尺寸是提高集成度、改進(jìn)器件性能的關(guān)鍵。特征尺寸的減小主要取決于光刻技性能的關(guān)鍵。特征尺寸的減小主要取決于光刻技術(shù)的改進(jìn)。集成電路的特征尺寸向深亞微米開(kāi)展，術(shù)的改進(jìn)。集成電路的特征尺寸向深亞微米開(kāi)展，目前的規(guī)?；a(chǎn)是目前的規(guī)?；a(chǎn)是0.18m、0.15 m 、0.13m工藝，工藝， Intel目前將大局部

28、芯片生產(chǎn)制成轉(zhuǎn)換到目前將大局部芯片生產(chǎn)制成轉(zhuǎn)換到0.09 m、 0.065m 。44雙極型電路構(gòu)造45CMOS電路構(gòu)造46Bi-CMOS電路構(gòu)造47絕緣體上硅工藝SilicononInsulator，SOI48 國(guó)內(nèi)的集成電路的特征尺寸向深亞微米國(guó)內(nèi)的集成電路的特征尺寸向深亞微米開(kāi)展，目前的規(guī)?；a(chǎn)是開(kāi)展，目前的規(guī)?；a(chǎn)是0.18m、0.15 m 、0.13m工藝，晶圓的尺寸也工藝，晶圓的尺寸也在增加，當(dāng)前的主流晶圓的尺寸為在增加，當(dāng)前的主流晶圓的尺寸為4、6吋，正在向吋，正在向8吋晶圓邁進(jìn)。吋晶圓邁進(jìn)。49截至2006年，我國(guó)IC生產(chǎn)線共47條，其中：大尺寸線：12英寸2條、8英寸10條

29、，共12條占25.5%，占四分之一。中尺寸線：6英寸12條、5英寸9條，共21條，占44.7%，最多為二分之一弱。小尺寸線：4英寸14條，占29.8%，三分之一弱?？傊瑥慕衲晡覈?guó)IC生產(chǎn)線投產(chǎn)的速度看出，“十一五規(guī)劃期間原先預(yù)計(jì)將投產(chǎn)20條25條芯片線的預(yù)測(cè)是完全可能實(shí)現(xiàn)的。因?yàn)檫@個(gè)預(yù)測(cè)平均要求每年投產(chǎn)4條5條芯片線，而頭一年到十一月中旬就已增加了7條線。5051525354555657江蘇長(zhǎng)電科技股份江蘇新潮科技公司江蘇長(zhǎng)電科技股份江蘇新潮科技公司Http:/ cj-elec 地址：江蘇省江陰市濱江中路地址：江蘇省江陰市濱江中路275號(hào)江蘇長(zhǎng)電科技號(hào)江蘇長(zhǎng)電科技股份是中國(guó)半導(dǎo)體封裝生產(chǎn)基地

30、，國(guó)內(nèi)著名的三股份是中國(guó)半導(dǎo)體封裝生產(chǎn)基地，國(guó)內(nèi)著名的三極管制造商，集成電路封裝測(cè)試龍頭企業(yè)，國(guó)家極管制造商，集成電路封裝測(cè)試龍頭企業(yè)，國(guó)家重點(diǎn)高新技術(shù)企業(yè)和省園林化工廠。公司占地重點(diǎn)高新技術(shù)企業(yè)和省園林化工廠。公司占地12萬(wàn)平方米，凈化廠房萬(wàn)平方米，凈化廠房8萬(wàn)平方米。在萬(wàn)平方米。在2800余名員工余名員工中科技人員占中科技人員占40%.2004年形成年產(chǎn)：集成電路年形成年產(chǎn)：集成電路35億塊；大中小功率三極管億塊；大中小功率三極管150億只的能力。億只的能力。 58 無(wú)錫華潤(rùn)安盛科技無(wú)錫華潤(rùn)安盛科技 以下簡(jiǎn)稱以下簡(jiǎn)稱“華潤(rùn)安盛華潤(rùn)安盛，是香港上市公司華潤(rùn)勵(lì)致的，是香港上市公司華潤(rùn)勵(lì)致的 核

31、心企業(yè)核心企業(yè) 和中國(guó)著名的民族微電子企業(yè)和中國(guó)著名的民族微電子企業(yè)華潤(rùn)微電子華潤(rùn)微電子的下屬公司，也是華潤(rùn)微電子與世界第三大半的下屬公司，也是華潤(rùn)微電子與世界第三大半導(dǎo)體封裝測(cè)試企業(yè)導(dǎo)體封裝測(cè)試企業(yè) STATS Chip PAC 合資成立合資成立的中外合資股份。主要為海內(nèi)外半導(dǎo)體芯片設(shè)的中外合資股份。主要為海內(nèi)外半導(dǎo)體芯片設(shè)計(jì)、晶圓制造供給商提供集成電路封裝、測(cè)試計(jì)、晶圓制造供給商提供集成電路封裝、測(cè)試和超薄減薄等代工效勞。和超薄減薄等代工效勞。 59華潤(rùn)安盛面向高速開(kāi)展的海內(nèi)外半導(dǎo)體市場(chǎng)，以“躋身全球十大半導(dǎo)體封裝測(cè)試企業(yè)為愿景，遵循“以最具競(jìng)爭(zhēng)力的專業(yè)效勞，成為半導(dǎo)體封裝測(cè)試的首選，實(shí)現(xiàn)

32、股東價(jià)值與員工價(jià)值的最大化的使命，產(chǎn)銷規(guī)模以每年30%以上的幅度增長(zhǎng)，并躋身國(guó)內(nèi)同行業(yè)領(lǐng)先地位，被中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)、中國(guó)電子信息產(chǎn)業(yè)開(kāi)展研究院評(píng)選為“中國(guó)最具成長(zhǎng)性的半導(dǎo)體封裝測(cè)試企業(yè)。6061lGAPT 集團(tuán)是一家外商獨(dú)資的半導(dǎo)體后工序企集團(tuán)是一家外商獨(dú)資的半導(dǎo)體后工序企業(yè)，方案于上海浦東開(kāi)發(fā)區(qū)張江高科技園區(qū)投業(yè)，方案于上海浦東開(kāi)發(fā)區(qū)張江高科技園區(qū)投資數(shù)億美元，建立一個(gè)完整的封裝設(shè)計(jì)資數(shù)億美元，建立一個(gè)完整的封裝設(shè)計(jì),組裝組裝,測(cè)試與凸晶企業(yè)測(cè)試與凸晶企業(yè), GAPT 將結(jié)合現(xiàn)有芯片制造將結(jié)合現(xiàn)有芯片制造商及商及IC設(shè)計(jì)公司設(shè)計(jì)公司, 為我們的客戶提供最好的為我們的客戶提供最好的一一站式站

33、式(One Stop shopping)全方位產(chǎn)品及效勞。全方位產(chǎn)品及效勞。GAPT第一顆第一顆 PBGA27X27產(chǎn)品在產(chǎn)品在2001年年5月月1日誕生并已通過(guò)所有可靠性測(cè)試并在年底開(kāi)場(chǎng)日誕生并已通過(guò)所有可靠性測(cè)試并在年底開(kāi)場(chǎng)量產(chǎn)；量產(chǎn)；PBGA35X35、31X31、37.5X37.5包包含散熱蓋的設(shè)計(jì)含散熱蓋的設(shè)計(jì),多芯片模組多芯片模組,系統(tǒng)芯片及系統(tǒng)芯片及TFBGA、QFN已通過(guò)審驗(yàn)開(kāi)場(chǎng)量產(chǎn)；同時(shí)已通過(guò)審驗(yàn)開(kāi)場(chǎng)量產(chǎn)；同時(shí)QFP 高腳數(shù)產(chǎn)品生產(chǎn)線已在高腳數(shù)產(chǎn)品生產(chǎn)線已在2002年第二季度建年第二季度建立，產(chǎn)量不斷提高。立，產(chǎn)量不斷提高。 62廈門永紅電子是電子部重點(diǎn)扶持的最早從事高精度半

34、導(dǎo)體和集成電路塑封引線框架frame開(kāi)發(fā)、生產(chǎn)及精細(xì)模具tooling制造的專業(yè)廠家。公司于1983年由天水永紅器材廠與廈門華夏集團(tuán)聯(lián)營(yíng)創(chuàng)立，2001年7月引入社會(huì)資金后再經(jīng)股權(quán)優(yōu)化而成。63l星科金朋公司是世界排名前列的半導(dǎo)體封裝測(cè)試星科金朋公司是世界排名前列的半導(dǎo)體封裝測(cè)試公司，提供全球各地客戶整體與快捷的高質(zhì)量效公司，提供全球各地客戶整體與快捷的高質(zhì)量效勞?？蛻羧喊〝?shù)家晶圓代工廠、全球知名勞?？蛻羧喊〝?shù)家晶圓代工廠、全球知名IDM大廠與遍布全球各地集成電路設(shè)計(jì)公司。效勞產(chǎn)大廠與遍布全球各地集成電路設(shè)計(jì)公司。效勞產(chǎn)品種類含蓋通信、電腦、電源供給器與數(shù)據(jù)型消品種類含蓋通信、電腦、電源供給

35、器與數(shù)據(jù)型消費(fèi)性產(chǎn)品等。以先進(jìn)制造與管理技術(shù)為根底，加費(fèi)性產(chǎn)品等。以先進(jìn)制造與管理技術(shù)為根底，加上全球性布局，星科金朋在全球封裝測(cè)試業(yè)樹(shù)立上全球性布局，星科金朋在全球封裝測(cè)試業(yè)樹(shù)立了可靠與高質(zhì)量效勞的標(biāo)竿。星科金朋公司在全了可靠與高質(zhì)量效勞的標(biāo)竿。星科金朋公司在全球擁有一萬(wàn)多名員工，在新加坡、中國(guó)及中國(guó)臺(tái)球擁有一萬(wàn)多名員工，在新加坡、中國(guó)及中國(guó)臺(tái)灣地區(qū)、韓國(guó)、馬來(lái)西亞和美國(guó)等地設(shè)有工廠。灣地區(qū)、韓國(guó)、馬來(lái)西亞和美國(guó)等地設(shè)有工廠。 星科金朋上海位于上海西郊經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)，星科金朋上海位于上海西郊經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)，距虹橋機(jī)場(chǎng)僅距虹橋機(jī)場(chǎng)僅8公里之遙，現(xiàn)有員工四千多人，公里之遙，現(xiàn)有員工四千多人，占地

36、面積占地面積11萬(wàn)平方米。公司提供定期和不定期的萬(wàn)平方米。公司提供定期和不定期的員工海外培訓(xùn)時(shí)機(jī)，為員工的開(kāi)展提供廣闊的平員工海外培訓(xùn)時(shí)機(jī)，為員工的開(kāi)展提供廣闊的平臺(tái)。臺(tái)。 64l安森美半導(dǎo)體是中國(guó)西部投資的先驅(qū)者，在安森美半導(dǎo)體是中國(guó)西部投資的先驅(qū)者，在1995年其作年其作為摩托羅拉半導(dǎo)體元件部與樂(lè)山無(wú)線電股份合資成立了為摩托羅拉半導(dǎo)體元件部與樂(lè)山無(wú)線電股份合資成立了樂(lè)山菲尼克斯半導(dǎo)體，走在中國(guó)的西部大開(kāi)發(fā)政策之樂(lè)山菲尼克斯半導(dǎo)體，走在中國(guó)的西部大開(kāi)發(fā)政策之前。安森美半導(dǎo)體在這個(gè)合資企業(yè)里擁有前。安森美半導(dǎo)體在這個(gè)合資企業(yè)里擁有51的股份的股份, 樂(lè)樂(lè)山無(wú)線電股份占山無(wú)線電股份占39，摩托羅

37、拉占，摩托羅拉占10。樂(lè)山菲尼克。樂(lè)山菲尼克斯已成為四川省最大的外商投資企業(yè)和最大的電子出口斯已成為四川省最大的外商投資企業(yè)和最大的電子出口商之一。該公司在新芯片廠投資前的核準(zhǔn)投資額達(dá)商之一。該公司在新芯片廠投資前的核準(zhǔn)投資額達(dá)2.80億美元。樂(lè)山菲尼克斯已經(jīng)成為安森美半導(dǎo)體中國(guó)乃億美元。樂(lè)山菲尼克斯已經(jīng)成為安森美半導(dǎo)體中國(guó)乃至全球卓越的半導(dǎo)體制造中心，并能制造出具有世界級(jí)至全球卓越的半導(dǎo)體制造中心，并能制造出具有世界級(jí)品質(zhì)和本錢保持在基準(zhǔn)點(diǎn)水平的產(chǎn)品。工廠每年生產(chǎn)超品質(zhì)和本錢保持在基準(zhǔn)點(diǎn)水平的產(chǎn)品。工廠每年生產(chǎn)超過(guò)過(guò)100億只器件，生產(chǎn)能力正在穩(wěn)定地增長(zhǎng)。億只器件，生產(chǎn)能力正在穩(wěn)定地增長(zhǎng)。2

38、002年年8月，月，安森美半導(dǎo)體成為首家宣布在中國(guó)西部投資六英寸芯片安森美半導(dǎo)體成為首家宣布在中國(guó)西部投資六英寸芯片廠的跨國(guó)公司，廠的跨國(guó)公司， 擴(kuò)大其在樂(lè)山菲尼克斯合資廠的規(guī)模。擴(kuò)大其在樂(lè)山菲尼克斯合資廠的規(guī)模。65友尼森Unisemunisem.my成立于1989年，馬來(lái)西亞第二大半導(dǎo)體封裝測(cè)試公司，1992年開(kāi)場(chǎng)從事獨(dú)立的IC封裝和測(cè)試，目前為客戶提供晶圓制造，晶圓測(cè)試、IC封裝與測(cè)試及相關(guān)輔助效勞，擁有世界領(lǐng)先的半導(dǎo)體封裝測(cè)試技術(shù)，總部位于馬來(lái)西亞霹靂州怡保，并在馬來(lái)西亞，英國(guó)，中國(guó)等國(guó)家擁有生產(chǎn)基地，約94%的產(chǎn)品銷往歐美，6%銷往亞洲。66l2004年8月，友尼森宣布，將投資2.1

39、億美金在成都高新西區(qū)出口加工區(qū)西區(qū)新建友尼森旗下現(xiàn)代化程度最高的半導(dǎo)體工廠，使其成為友尼森在全球的旗艦企業(yè)宇芯成都集成電路封裝測(cè)試,新工廠將采用目前世界上最先進(jìn)的全新的設(shè)備，生產(chǎn)SLP、BGA、SOIC、TSSOP等高端產(chǎn)品。2004年底，宇芯工廠開(kāi)建，2006年中開(kāi)場(chǎng)投產(chǎn)。友尼森宇芯(成都)工程全部建成后，員工總數(shù)將到達(dá)4500-5600人。宇芯成都以團(tuán)隊(duì)精神、信賴、責(zé)任、主動(dòng)、關(guān)愛(ài)為核心價(jià)值，并傾注極大的關(guān)注在員工福利、安康與平安上。我們把員工視為企業(yè)最有價(jià)值的資產(chǎn)，并為員工提供良好的培訓(xùn)包括海外培訓(xùn)的時(shí)機(jī)，及廣闊的開(kāi)展空間。67l :/ fujitsu-nt /l南通富士通微電子股份專業(yè)

40、從事集成電路組裝與南通富士通微電子股份專業(yè)從事集成電路組裝與測(cè)試加工。由南通華達(dá)微電子和日本富士通株式測(cè)試加工。由南通華達(dá)微電子和日本富士通株式會(huì)社共同投資興辦的由中方控股的中外合資企業(yè)。會(huì)社共同投資興辦的由中方控股的中外合資企業(yè)。公司總投資公司總投資2800萬(wàn)美元。公司專業(yè)從事集成電路萬(wàn)美元。公司專業(yè)從事集成電路的封裝和測(cè)試，擁有年封裝的封裝和測(cè)試，擁有年封裝15億塊集成電路、測(cè)億塊集成電路、測(cè)試試6億塊集成電路的生產(chǎn)能力，是中國(guó)國(guó)內(nèi)目前億塊集成電路的生產(chǎn)能力，是中國(guó)國(guó)內(nèi)目前規(guī)模最大、產(chǎn)品品種最多的集成電路封裝測(cè)試企規(guī)模最大、產(chǎn)品品種最多的集成電路封裝測(cè)試企業(yè)之一。業(yè)之一。 公司現(xiàn)有公司現(xiàn)有

41、DIP、SIP、SOP、QFP、SSOP、TQFP、MCM等系列封裝形式，多個(gè)產(chǎn)等系列封裝形式，多個(gè)產(chǎn)品填補(bǔ)國(guó)內(nèi)空白。品填補(bǔ)國(guó)內(nèi)空白。6869:/行業(yè)動(dòng)態(tài)2007年4月9日為全面總結(jié)2006年國(guó)內(nèi)各有關(guān)半導(dǎo)體企業(yè)所取得的成績(jī)，依據(jù)參加全國(guó)半導(dǎo)體行業(yè)統(tǒng)計(jì)企業(yè)的上報(bào)數(shù)據(jù)，中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)分別排出2006年度國(guó)內(nèi)10大集成電路設(shè)計(jì)企業(yè)、10大集成電路與分立器件制造企業(yè)以及10大封裝測(cè)試企業(yè)，其結(jié)果如下：707172天津天津江陰江陰7374GDS D G SP-siNN2SiOAl 摻雜工藝（擴(kuò)散與離子注入）摻雜工藝（擴(kuò)散與離子注入） 通過(guò)摻雜可以在硅襯底上形成不同類型的半導(dǎo)體區(qū)通過(guò)摻雜可以在硅襯底

42、上形成不同類型的半導(dǎo)體區(qū)域，構(gòu)成各種器件結(jié)構(gòu)。摻雜工藝的基本思想就是通過(guò)域，構(gòu)成各種器件結(jié)構(gòu)。摻雜工藝的基本思想就是通過(guò)某種技術(shù)措施，將一定濃度的某種技術(shù)措施，將一定濃度的價(jià)元素，如硼，或價(jià)元素，如硼，或價(jià)價(jià)元素，如磷、砷等摻入半導(dǎo)體襯底。元素，如磷、砷等摻入半導(dǎo)體襯底。75摻雜：將需要的雜質(zhì)摻入特定的摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以到達(dá)改變半導(dǎo)半導(dǎo)體區(qū)域中，以到達(dá)改變半導(dǎo)體電學(xué)性質(zhì)，形成體電學(xué)性質(zhì)，形成PN結(jié)、電阻、結(jié)、電阻、歐姆接觸歐姆接觸磷磷(P)、砷、砷(As) N型硅型硅硼硼(B) P型硅型硅摻雜工藝：擴(kuò)散、離子注入摻雜工藝：擴(kuò)散、離子注入76替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原

43、子的位：替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：、族元素族元素一般要在很高的溫度一般要在很高的溫度(9501280)下進(jìn)展，橫向下進(jìn)展，橫向擴(kuò)散嚴(yán)重。但對(duì)設(shè)備的要求相對(duì)較低。擴(kuò)散嚴(yán)重。但對(duì)設(shè)備的要求相對(duì)較低。磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au 等元素等元素?cái)U(kuò)散系數(shù)要比替位式擴(kuò)散大擴(kuò)散系數(shù)要比替位式擴(kuò)散大67個(gè)數(shù)量級(jí)個(gè)數(shù)量級(jí)絕對(duì)不許用手摸硅片絕對(duì)不許用

44、手摸硅片防止防止Na+沾污。沾污。77例如，在N型襯底上摻硼，可以使原先的N型襯底電子濃度變小，或使N型襯底改變成P型；如在N型襯底外表?yè)搅?，可以提高襯底的外表雜質(zhì)濃度。摻雜分為熱擴(kuò)散法摻雜和離子注入法摻雜。由光刻工藝(刻蝕)為摻雜確定摻雜的區(qū)域，在需要摻雜處(即摻雜窗口)裸露出硅襯底，非摻雜區(qū)那么用一定厚度的二氧化硅或者氮化硅等薄膜材料進(jìn)展屏蔽。離子注入那么常采用一定厚度的二氧化硅、光刻膠或這兩層材料同時(shí)作為摻雜屏蔽。78對(duì)P型襯底，如果將一定濃度的價(jià)元素?fù)饺耄瑢⑹乖鹊腜型襯底空穴濃度變低，或使P型襯底改變?yōu)镹型。同樣的，如果在P型襯底外表?yè)脚?，將提高P型襯底的外表濃度。所謂熱擴(kuò)散摻雜就是

45、利用原子在高溫下的擴(kuò)散運(yùn)動(dòng)，使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布。熱擴(kuò)散通常分兩個(gè)步驟進(jìn)展：預(yù)淀積和再分布。預(yù)淀積是在高溫下，利用雜質(zhì)源，如硼源、磷源等，對(duì)硅片上的摻雜窗口進(jìn)展擴(kuò)散，在窗口處形成一層較薄但具有較高濃度的雜質(zhì)層。這是一種恒定外表源的擴(kuò)散過(guò)程。79再分布是利用預(yù)淀積所形成的外表雜質(zhì)層做雜質(zhì)源，在高溫下將這層雜質(zhì)向硅體內(nèi)擴(kuò)散的過(guò)程。通常再分布的時(shí)間較長(zhǎng)，通過(guò)再分布，可以在硅襯底上形成一定的雜質(zhì)分布和結(jié)深。再分布是限定外表源擴(kuò)散過(guò)程。80 離子注入是另一種摻雜技術(shù)，離子離子注入是另一種摻雜技術(shù)，離子注入摻雜也分為兩個(gè)步驟：離子注入和注入摻雜也分為兩個(gè)步驟：離子注入和退

46、火再分布。離子注入是通過(guò)高能離子退火再分布。離子注入是通過(guò)高能離子束轟擊硅片外表，在摻雜窗口處，雜質(zhì)束轟擊硅片外表，在摻雜窗口處，雜質(zhì)離子被注入硅本體，在其他部位，雜質(zhì)離子被注入硅本體，在其他部位，雜質(zhì)離子被硅外表的保護(hù)層屏蔽，完成選擇離子被硅外表的保護(hù)層屏蔽，完成選擇摻雜的過(guò)程。進(jìn)入硅中的雜質(zhì)離子在一摻雜的過(guò)程。進(jìn)入硅中的雜質(zhì)離子在一定的位置形成一定的分布。通常，離子定的位置形成一定的分布。通常，離子注入的深度注入的深度(平均射程平均射程)較淺且濃度較大，較淺且濃度較大，必須重新使它們?cè)俜植?。摻雜深度由注必須重新使它們?cè)俜植?。摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃入雜質(zhì)離子的能量和質(zhì)

47、量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目度由注入雜質(zhì)離子的數(shù)目(劑量劑量)決定。決定。 81同時(shí)，由于高能粒子的撞擊，導(dǎo)致硅構(gòu)造的晶格發(fā)生損傷。為恢復(fù)晶格損傷，在離子注入后要進(jìn)展退火處理，根據(jù)注入的雜質(zhì)數(shù)量不同，退火溫度在450950之間，摻雜濃度大那么退火溫度高，反之那么低。在退火的同時(shí)，摻入的雜質(zhì)同時(shí)向硅體內(nèi)進(jìn)展再分布，如果需要，還要進(jìn)展后續(xù)的高溫處理以獲得所需的結(jié)深和分布。離子注入技術(shù)以其摻雜濃度控制準(zhǔn)確、位置準(zhǔn)確等優(yōu)點(diǎn)，正在取代熱擴(kuò)散摻雜技術(shù)，成為VLSI工藝流程中摻雜的主要技術(shù)。82離子注入的優(yōu)點(diǎn)：摻雜的均勻性好溫度低：可小于600可以準(zhǔn)確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散

48、要小得多可以對(duì)化合物半導(dǎo)體進(jìn)展摻雜8384Latch-Up(鎖定)是CMOS存在一種寄生電路的效應(yīng)，它會(huì)導(dǎo)致VDD和VSS短路，使得晶片損毀，或者至少系統(tǒng)因電源關(guān)閉而停擺。這種效應(yīng)是早期CMOS技術(shù)不能被承受的重要原因之一。在制造更新和充分了解電路設(shè)計(jì)技巧之后，這種效應(yīng)已經(jīng)可以被控制了。CMOS電路之所以會(huì)產(chǎn)生Latch-Up效應(yīng)，我們可以用圖2.29來(lái)表示。在圖中我們以剖面圖來(lái)看一個(gè)CMOS反相器如何發(fā)生此效應(yīng)，而且它是用P型阱制造生產(chǎn)。在這個(gè)圖中，我們同時(shí)也描繪了寄生電路，它包含了兩個(gè)BJT(一個(gè)縱向npn和一個(gè)橫向pnp)和兩個(gè)電阻(RS是因N型襯底產(chǎn)生，Rw是因P阱產(chǎn)生)。BJT的特性

49、和MOS是完全兩樣的。8586閂鎖效應(yīng)為CMOS電路所獨(dú)有，是由于CMOS構(gòu)造中存在pnpn四層構(gòu)造所形成的寄生可控硅造成的。所以nMOS或pMOS電路中不會(huì)出現(xiàn)閂鎖效應(yīng)。CMOS電路中寄生可控硅構(gòu)造的形成CMOS反相器剖面圖和寄生可控硅等效電路(b)(a)87 防止閂瑣的措施：防止閂瑣的措施： A. 器件外部的保護(hù)措施器件外部的保護(hù)措施 電源并接穩(wěn)壓管。電源并接穩(wěn)壓管。 低頻時(shí)加限流電阻使電源電流低頻時(shí)加限流電阻使電源電流30mA 盡量減小電路中的電容值。一盡量減小電路中的電容值。一般般C0.01F B.使用時(shí)的本卷須知：使用時(shí)的本卷須知： 輸入電壓不可超過(guò)輸入電壓不可超過(guò)VDDVSS范范圍

50、。圍。 輸入信號(hào)一定要等輸入信號(hào)一定要等VDDVSS電電壓穩(wěn)定后才能參加；關(guān)機(jī)應(yīng)先關(guān)信號(hào)壓穩(wěn)定后才能參加；關(guān)機(jī)應(yīng)先關(guān)信號(hào)源，再關(guān)電源。源，再關(guān)電源。 不用的輸入端不能懸浮，應(yīng)按邏不用的輸入端不能懸浮，應(yīng)按邏輯關(guān)系的需要接輯關(guān)系的需要接VDD或或VSS 88891.DRC：設(shè)計(jì)規(guī)那么檢查最小線寬、最小圖形間距、最小接觸孔尺寸、柵和源漏區(qū)的最小交疊等實(shí)現(xiàn)：通過(guò)圖形計(jì)算線和線間的距離計(jì)算DRC軟件用戶：編寫DRC文件，給出設(shè)計(jì)規(guī)那么2.ERC：檢查電學(xué)規(guī)那么，檢測(cè)出沒(méi)有電路意義的連接錯(cuò)誤，短路、開(kāi)路、孤立布線、非法器件等，介于設(shè)計(jì)規(guī)那么與行為級(jí)分析之間，不涉及電路行為實(shí)現(xiàn)：提取幅員網(wǎng)表，ERC軟件網(wǎng)

51、表提取工具：邏輯連接復(fù)原903.LVS：網(wǎng)表一致性檢查概念：從幅員提取出的電路網(wǎng)表與從原理圖得到的網(wǎng)表進(jìn)展比較，檢查兩者是否一致。作用與特點(diǎn)：主要用于保證進(jìn)展電路功能和性能驗(yàn)證之前防止物理設(shè)計(jì)錯(cuò)誤?？梢詸z查出ERC無(wú)法檢查出的設(shè)計(jì)錯(cuò)誤，也可以實(shí)現(xiàn)錯(cuò)誤定位實(shí)現(xiàn)：網(wǎng)表提取，LVS軟件914.后仿真：考慮幅員引入的寄生量的影響，進(jìn)展后仿真，保證幅員能滿足電路功能和性能的要求后仿真對(duì)象參數(shù)提取程序提取出實(shí)際幅員參數(shù)和寄生電阻、寄生電容等寄生參數(shù)，進(jìn)一步生成帶寄生參數(shù)的器件級(jí)網(wǎng)表提取得到寄生參數(shù)文件和單元延遲文件結(jié)合，通過(guò)延遲計(jì)算器生成一個(gè)延遲文件，把該延遲文件反標(biāo)back-annotation到網(wǎng)表中

52、通過(guò)參數(shù)提取直接得到一個(gè)與路徑延遲相關(guān)的延遲文件，進(jìn)展反標(biāo)92設(shè)計(jì)規(guī)那么檢查(DRC)電氣規(guī)那么檢查(ERC)天線效應(yīng)檢查(Antenna)金屬密度檢查(MetalDensity)幅員/線路圖比較(LVS)93 Design Rules Checking, DRC 檢查幅員中是否存在不符合設(shè)計(jì)規(guī)那么檢查幅員中是否存在不符合設(shè)計(jì)規(guī)那么的局部，并非所有設(shè)計(jì)規(guī)那么都能夠通的局部，并非所有設(shè)計(jì)規(guī)那么都能夠通過(guò)過(guò)EDA軟件自動(dòng)檢查，軟件自動(dòng)檢查，EDA軟件也可能軟件也可能會(huì)報(bào)告會(huì)報(bào)告“假錯(cuò)。假錯(cuò)。 不符合設(shè)計(jì)規(guī)那么的電路可能無(wú)法制造不符合設(shè)計(jì)規(guī)那么的電路可能無(wú)法制造成功。任何改動(dòng)之后，都必須重新做成功。

53、任何改動(dòng)之后，都必須重新做DRC，即使改動(dòng)很小。天線效應(yīng)檢查和，即使改動(dòng)很小。天線效應(yīng)檢查和金屬密度檢查也屬于金屬密度檢查也屬于DRC的范圍的范圍94 Electrical Rules Checking,ERC與工藝無(wú)關(guān)的電氣錯(cuò)誤短路開(kāi)路懸空節(jié)點(diǎn)與工藝有關(guān)的電氣錯(cuò)誤錯(cuò)誤的襯底偏置錯(cuò)誤的電源/地連接孤立節(jié)點(diǎn)95Layout Versus Schematic, LVS驗(yàn)證幅員是否與線路圖一致驗(yàn)證幅員是否與線路圖一致電路仿真和幅員設(shè)計(jì)是基于線路圖的電路仿真和幅員設(shè)計(jì)是基于線路圖的修改修改LVS錯(cuò)誤后，必須重新進(jìn)展錯(cuò)誤后，必須重新進(jìn)展DRC檢查檢查在需要的場(chǎng)合，還可以進(jìn)展在需要的場(chǎng)合，還可以進(jìn)展LVL

54、和和SVS等等比較比較96Parasitic Extraction, PEX提取幅員中寄生的電阻和電容提取幅員中寄生的電阻和電容寄生器件對(duì)芯片的性能有不同程度的影響寄生器件對(duì)芯片的性能有不同程度的影響寄生參數(shù)可以反標(biāo)到原始的線路圖中，參寄生參數(shù)可以反標(biāo)到原始的線路圖中，參加后仿真，驗(yàn)證寄生參數(shù)對(duì)電路功能和加后仿真，驗(yàn)證寄生參數(shù)對(duì)電路功能和性能的影響性能的影響97ROM只讀存儲(chǔ)器只讀存儲(chǔ)器PLA可編程邏輯陣列可編程邏輯陣列Programmable Logic ArrayPAL可編程陣列邏輯可編程陣列邏輯Programmable Array LogicGAL通用陣列邏輯通用陣列邏輯Generic

55、Array LogicEPLDErasable Programmable Logic Device 可擦除、可編程邏輯器件?？刹脸?、可編程邏輯器件。CPLDComplex Programmable Logical Devices 復(fù)雜可編程邏輯器件。復(fù)雜可編程邏輯器件。FPGA Field Programmable Gate Array-現(xiàn)場(chǎng)可編程邏輯門陣現(xiàn)場(chǎng)可編程邏輯門陣列列98ROMPLA(可編程邏輯陣列可編程邏輯陣列PAL(可編程陣列邏輯可編程陣列邏輯GAL通用陣列邏輯通用陣列邏輯99PLD簡(jiǎn)單的簡(jiǎn)單的PLD，如，如PLA、PROM、 PAL、 GAL等等復(fù)雜的復(fù)雜的PLD（CPLD）電可擦除的電可擦除的PLD（EPLD）可編程門陣列