1、1第三章第三章 雙極型邏輯集成電路雙極型邏輯集成電路23-1 TTL與非門(mén)電路與非門(mén)電路(P6778) TTL（Transistor Transistor Logic）晶體管晶體管邏輯集成電晶體管晶體管邏輯集成電路是雙極型集成電路的基礎(chǔ)，是集成路是雙極型集成電路的基礎(chǔ)，是集成電路產(chǎn)生最早的產(chǎn)品。電路產(chǎn)生最早的產(chǎn)品。3 思考題思考題1.各種結(jié)構(gòu)的各種結(jié)構(gòu)的TTL與非門(mén)單元電路各自的與非門(mén)單元電路各自的特點(diǎn)是什么？特點(diǎn)是什么？2.各種結(jié)構(gòu)的各種結(jié)構(gòu)的TTL與非門(mén)單元電路中各個(gè)與非門(mén)單元電路中各個(gè)元器件的作用是什么？元器件的作用是什么？43.1.1 兩管單元兩管單元TTL與非門(mén)與非門(mén)1. 結(jié)構(gòu)和工作

2、原理結(jié)構(gòu)和工作原理VCCFR2R1ABCT1T2開(kāi)態(tài)：輸入全為高電開(kāi)態(tài)：輸入全為高電 平或浮空平或浮空F=A.B .C T1 反向有源反向有源 T2 飽和飽和 輸出低電平輸出低電平關(guān)態(tài)：輸入有低電平關(guān)態(tài)：輸入有低電平 T1 深飽和深飽和 T2 截止截止 輸出高電平輸出高電平53.1.1 兩管單元兩管單元TTL與非門(mén)與非門(mén)2. 電壓傳輸特性電壓傳輸特性VCCFR2R1ABCT1T201234VoVi0.80.4單位單位:V63.1.1 兩管單元兩管單元TTL與非門(mén)與非門(mén)3. 抗干擾能力抗干擾能力VCCFR2R1ABCT1T201234VoVi0.80.4單位單位:VVOH=VCC-IOH.R2

3、3.6VVOL= VCES2 0.3VVL= VOH VOL 3.3VVIL=Vbe2 Vces1 0.55VVIH=Vbe2+Vbc1Vbe1 0.7VVW = VIH - VIL 0.15VVNML = VIL - VOL 0.25VVNMH = VOH - VIH 2.9VVILVIHVOHVOLVLVWVOLVNMLVOHVNMHVDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax73.1.1 兩管單元兩管單元TTL與非門(mén)與非門(mén)4. 負(fù)載能力負(fù)載能力VCCFR2R1ABCT1T2VCCFR2R1ABCT1T2VCCFR2R1ABCT1T2IIL=VC

4、C Vbes1R1IIH值較小值較小 (A)影響因素多影響因素多輸出低電平時(shí)：輸出低電平時(shí)： IR1=S(IR2+ NOL.IIL ) 輸出高電平時(shí)：輸出高電平時(shí)： VOH = VCC - NOH.IIH .R2 NO383.1.1 兩管單元兩管單元TTL與非門(mén)與非門(mén)5. 瞬態(tài)特性瞬態(tài)特性VCCFR2R1ABCT1T2截止過(guò)程：截止過(guò)程：由于多射極晶體管由于多射極晶體管T1的反抽作的反抽作用，用，T2迅速截止，輸出電平上迅速截止，輸出電平上升速度主要取決于升速度主要取決于IR2和負(fù)載電和負(fù)載電容的大小。容的大小。容性負(fù)載能力差。容性負(fù)載能力差。導(dǎo)通過(guò)程導(dǎo)通過(guò)程:導(dǎo)通速度取決于輸出晶體管導(dǎo)通速度

5、取決于輸出晶體管T2基極驅(qū)動(dòng)電流和負(fù)載電容基極驅(qū)動(dòng)電流和負(fù)載電容大小。前者一般較小，導(dǎo)通大小。前者一般較小，導(dǎo)通速度慢。速度慢。93.1.1 兩管單元兩管單元TTL與非門(mén)與非門(mén)6. 常用單元電路形式常用單元電路形式VCC（a）VCC（b）VCC（c） 由于上述缺點(diǎn)，該兩管單元沒(méi)能被以單塊由于上述缺點(diǎn)，該兩管單元沒(méi)能被以單塊集成電路形式應(yīng)用到市場(chǎng)。集成電路形式應(yīng)用到市場(chǎng)。 但是，由于此單元簡(jiǎn)單的特點(diǎn)，常以單元但是，由于此單元簡(jiǎn)單的特點(diǎn)，常以單元電路形式被應(yīng)用在中大規(guī)模集成電路中。電路形式被應(yīng)用在中大規(guī)模集成電路中。圖圖(b)提高了本級(jí)門(mén)低電平抗干擾能力，同時(shí)也提高了本級(jí)門(mén)低電平抗干擾能力，同時(shí)也

6、使輸出低電平抬高。因此對(duì)后級(jí)門(mén)有一定要求。使輸出低電平抬高。因此對(duì)后級(jí)門(mén)有一定要求。圖圖(c)輸出高電平被箝位，使輸出邏輯擺幅變低，輸出高電平被箝位，使輸出邏輯擺幅變低，提高電平轉(zhuǎn)換速度。靜態(tài)功耗將增大。提高電平轉(zhuǎn)換速度。靜態(tài)功耗將增大。103.1.2 三管單元三管單元TTL與非門(mén)與非門(mén)1. 結(jié)構(gòu)、工作原理及特性結(jié)構(gòu)、工作原理及特性VCCFR2R1ABCR3T1T2T3D開(kāi)態(tài)：輸入全為高電開(kāi)態(tài)：輸入全為高電 平或浮空平或浮空 T1 反向有源反向有源 T2 、 T3飽和飽和 輸出低電平輸出低電平關(guān)態(tài)：輸入有低電平關(guān)態(tài)：輸入有低電平 T1 深飽和深飽和 T2 、 T3截止截止 輸出高電平輸出高電平

7、T2的作用：的作用： 提高抗干擾能力；提高抗干擾能力； 加快導(dǎo)通速度。加快導(dǎo)通速度。D 的作用：的作用： 加快加快T3退飽和；退飽和； 控制控制T3飽和度。飽和度。R3 的作用：的作用： 為為T(mén)3提供泄放通路提供泄放通路 負(fù)載能力仍差（尤負(fù)載能力仍差（尤其容性負(fù)載）其容性負(fù)載）113.1.2 三管單元三管單元TTL與非門(mén)與非門(mén)2. 常用單元電路形式常用單元電路形式VCCFT1RT3VCCFVCCF（a）（b）（c）圖圖(b)輸出高電平被箝位輸出高電平被箝位 降低輸出的邏輯擺幅降低輸出的邏輯擺幅圖圖(c)將二極管將二極管D改為電阻改為電阻R。 R=0時(shí)時(shí), T3不飽和，速度快，但低電平驅(qū)動(dòng)差。不

8、飽和，速度快，但低電平驅(qū)動(dòng)差。 R=時(shí)，時(shí)，屬于屬于OC門(mén)，門(mén)，速度慢，低電平驅(qū)動(dòng)強(qiáng)。速度慢，低電平驅(qū)動(dòng)強(qiáng)。 一般可取一般可取R=100（抗飽和與非門(mén)）（抗飽和與非門(mén)） 三管單元仍沒(méi)能被以單塊集成電路形式應(yīng)三管單元仍沒(méi)能被以單塊集成電路形式應(yīng)用到市場(chǎng)，而是常以單元電路形式被應(yīng)用在中大用到市場(chǎng)，而是常以單元電路形式被應(yīng)用在中大規(guī)模集成電路中。規(guī)模集成電路中。123.1.3 四管單元四管單元TTL與非門(mén)與非門(mén)VCCFR2R1ABCR3T1T2T3DT4R4開(kāi)態(tài)：輸入全為高電開(kāi)態(tài)：輸入全為高電 平或浮空平或浮空 T1 反向有源反向有源 T2 、 T4飽和飽和 T3截止截止 輸出低電平輸出低電平關(guān)態(tài)：

9、輸入有低電平關(guān)態(tài)：輸入有低電平 T1 深飽和深飽和 T2 、 T4截止截止 T3正向?qū)ㄕ驅(qū)?輸出高電平輸出高電平T3 、T4：構(gòu)成推挽輸出，負(fù)載構(gòu)成推挽輸出，負(fù)載能力加強(qiáng)能力加強(qiáng)二極管二極管D：防止防止T3 、T4同時(shí)導(dǎo)通同時(shí)導(dǎo)通SN54/74和和SN54L/74L系列系列 內(nèi)部驅(qū)動(dòng)門(mén)時(shí)，可以取內(nèi)部驅(qū)動(dòng)門(mén)時(shí)，可以取R4=0, 以便加快速度以便加快速度電阻電阻R4：起限流作用起限流作用133.1.4 五管單元五管單元TTL與非門(mén)與非門(mén)VCCFR2R1ABCR3T1T2T3T4R5T5R4開(kāi)態(tài)：輸入全為高電開(kāi)態(tài)：輸入全為高電 平或浮空平或浮空T1 反向有源，反向有源，T2 、 T5飽和，飽和

10、，T3正向?qū)д驅(qū)ǎ?，T4截止截止 輸出低電平輸出低電平關(guān)態(tài)：輸入有低電平關(guān)態(tài)：輸入有低電平T1 深飽和，深飽和，T2 、 T5截止，截止， T3 、T4正向正向?qū)▽?dǎo)通 輸出高電平輸出高電平T3 、T4：達(dá)林頓結(jié)構(gòu)，達(dá)林頓結(jié)構(gòu)，與與T5構(gòu)成推挽輸出，進(jìn)構(gòu)成推挽輸出，進(jìn)一步加強(qiáng)驅(qū)動(dòng)能力；一步加強(qiáng)驅(qū)動(dòng)能力；電阻電阻R4 ：為為T(mén)4提供泄放提供泄放電荷通路；電荷通路；電阻電阻R5：起限流作用。起限流作用。SN54H/74H系列系列 做內(nèi)部驅(qū)動(dòng)門(mén)時(shí)，可以做內(nèi)部驅(qū)動(dòng)門(mén)時(shí)，可以取取R5=0, 以便加快速度以便加快速度143.1.5 六管單元六管單元TTL與非門(mén)與非門(mén)VCCFR2R1ABCRbT1T2

11、T3T4R5T5R4RcT6T6 網(wǎng)絡(luò)網(wǎng)絡(luò)(T6 Rb Rc)1.縮短導(dǎo)通時(shí)間和截止時(shí)間，縮短導(dǎo)通時(shí)間和截止時(shí)間，提高了速度。提高了速度。2.同時(shí)使電壓傳輸特性曲線同時(shí)使電壓傳輸特性曲線矩形化，增強(qiáng)抗干擾能力。矩形化，增強(qiáng)抗干擾能力。ViVo00.6v 1.3v斜率斜率=R2R3三、四、五管單元三、四、五管單元153.1.6 STTL與非門(mén)與非門(mén) 在六管單元基礎(chǔ)在六管單元基礎(chǔ)上，將進(jìn)入飽和區(qū)工上，將進(jìn)入飽和區(qū)工作的晶體管都加上肖作的晶體管都加上肖特基二極管箝位（采特基二極管箝位（采用抗飽和晶體管），用抗飽和晶體管），減少存儲(chǔ)電荷，提高減少存儲(chǔ)電荷，提高速度。但速度。但VOL略有上升。略有上升。

12、VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6 SN54S/74S系列系列163.1.7 LSTTL與非門(mén)與非門(mén)1.基本結(jié)構(gòu)基本結(jié)構(gòu) SN54LS/74S系列系列1.將多射極晶體管改為肖特將多射極晶體管改為肖特基二極管基二極管(響應(yīng)快響應(yīng)快)，提高速，提高速度，減小度，減小IIH。但是抗干擾能。但是抗干擾能力下降。力下降。2.將電阻將電阻R4由接地改為接輸由接地改為接輸出，降低功耗。出，降低功耗。在在STTL單元基礎(chǔ)上改進(jìn)：?jiǎn)卧A(chǔ)上改進(jìn)：3.將所有電阻阻值加大，降將所有電阻阻值加大，降低功耗。犧牲一定速度。低功耗。犧牲一定速度。VCCFR2R1ABCRbT2T3T4R5T5R

13、4RcT64.增加兩個(gè)反饋二極管，加增加兩個(gè)反饋二極管，加快負(fù)載電容放電，并加快快負(fù)載電容放電，并加快T5管導(dǎo)通，提高速度。管導(dǎo)通，提高速度。173.1.7 LSTTL與非門(mén)與非門(mén)2. 輸入端改進(jìn)輸入端改進(jìn) SN54ALS/74ALS系列系列VCCR1ABCT2提高抗干提高抗干擾能力擾能力提高泄提高泄放速度放速度ABCT2VCCR1極大地減小極大地減小了輸入端路了輸入端路電流電流IIL183.1.8 習(xí)題習(xí)題 P83:4.2 四管單元四管單元TTL影響速度、功耗、高影響速度、功耗、高電平、低電平的因素電平、低電平的因素4.3 兩管單元兩管單元TTL的電源電流的電源電流4.7 LSTTL驅(qū)動(dòng)同類(lèi)

14、負(fù)載問(wèn)題驅(qū)動(dòng)同類(lèi)負(fù)載問(wèn)題193-2 TTL與非門(mén)的與非門(mén)的邏輯擴(kuò)展邏輯擴(kuò)展20 思考題思考題1. 各種各種TTL基本門(mén)的功能是如何實(shí)現(xiàn)的基本門(mén)的功能是如何實(shí)現(xiàn)的？2. 什么是什么是OCOC門(mén)？它解決了什么問(wèn)題？應(yīng)用門(mén)？它解決了什么問(wèn)題？應(yīng)用時(shí)應(yīng)注意什么？時(shí)應(yīng)注意什么？3.什么是三態(tài)門(mén)？它解決了什么問(wèn)題？與什么是三態(tài)門(mén)？它解決了什么問(wèn)題？與OCOC門(mén)有何不同？門(mén)有何不同？213.2.1 TTL與非門(mén)與非門(mén)/非門(mén)（倒向器）非門(mén)（倒向器） nand/invVCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6VCCFR2R1ARbT1T2T3T4R5T5R4RcT6223.2.2 TTL與門(mén)

15、與門(mén)/緩沖器緩沖器 and /bufferVCCFR2RbT2T3T4R5T5R4RcT6R1ABCT2T1R2R1AR3T1T2T3DVCCFR4R5T4T5DT6R6233.2.3 TTL與或非門(mén)與或非門(mén)/或非門(mén)或非門(mén) aoixxx /norVCCFR2R11A1RbT11T3T4R5T5R4RcT6A2T12R12T21T22VCCFR2R11A1B1C1RbT11T3T4R5T5R4RcT6A2B2T12R12T21T22243.2.4 TTL與或門(mén)與或門(mén)/或門(mén)或門(mén) aoxxx /orVCCFR2R11A1RbT11T3T4R5T5R4RcT6A2T12R12T21T22T2R2DVC

16、CFR2R11A1B1C1RbT11T3T4R5T5R4RcT6A2B2T12R12T21T22T2R2D253.2.5 TTL異或門(mén)異或門(mén)/異或非門(mén)異或非門(mén) xor /nxorVCCFABVCCFAB263.2.6 TTL OC門(mén)（門(mén)（Open Collector）1.基本結(jié)構(gòu)基本結(jié)構(gòu)VCCFR1ABCT1T2VCCFR2R1ABCR3T1T2T3VCCFR2R1ABCRbT1T2T5RcT6273.2.6 TTL OC門(mén)（門(mén)（Open Collector）2.基本應(yīng)用基本應(yīng)用YRLVCCVCCVCCVCCYVCCVCCVCC283.2.7 TTL 三態(tài)門(mén)三態(tài)門(mén)輸出有三種狀態(tài)：輸出有三種狀態(tài)

17、：0, 1, ZVCCMGVCCFAB基本門(mén)基本門(mén)控制門(mén)控制門(mén)CDFABEBUSG1G2G3應(yīng)用示例應(yīng)用示例293.2.8 習(xí)題習(xí)題 P8488:4.9 、 4.10 、 4.11 、 4.12 、 4.13(b) 、 4.15 、 4.16 邏輯擴(kuò)展邏輯擴(kuò)展4.14 應(yīng)用問(wèn)題應(yīng)用問(wèn)題303-3 單管邏輯門(mén)電路單管邏輯門(mén)電路31 思考題思考題1. 單管邏輯門(mén)的工作原理是什么？單管邏輯門(mén)的工作原理是什么？2.單管邏輯門(mén)運(yùn)用特點(diǎn)是什么？級(jí)連時(shí)單管邏輯門(mén)運(yùn)用特點(diǎn)是什么？級(jí)連時(shí)應(yīng)注意什么？應(yīng)注意什么？323.3.1 單管禁止門(mén)單管禁止門(mén)A為為0時(shí)，禁止時(shí)，禁止B信號(hào)信號(hào)B為為1時(shí)，禁止時(shí)，禁止A信號(hào)信

18、號(hào)VCCRLTABFABF001011100111F = A BABFABF333.3.2 單管串級(jí)與非門(mén)單管串級(jí)與非門(mén) 與單管禁止門(mén)相比較：由與單管禁止門(mén)相比較：由單發(fā)射極改為多發(fā)射極，多發(fā)單發(fā)射極改為多發(fā)射極，多發(fā)射級(jí)的輸入信號(hào)之間是射級(jí)的輸入信號(hào)之間是“與與”的關(guān)系。的關(guān)系。VCCRLTABFCF = A BCABFC343.3.3 單管邏輯門(mén)的邏輯擴(kuò)展單管邏輯門(mén)的邏輯擴(kuò)展 1. C1-E2 連接連接F1 = A1 B1 C1 VCCRLB2F2A1B1C1A2F1 = A2 A1 B1 C1 + A2 B2F2A2B1C1B2A1F2 = A2 B2 F1 353.3.3 單管邏輯門(mén)的

19、邏輯擴(kuò)展單管邏輯門(mén)的邏輯擴(kuò)展2. C1-C2 “線與線與”F = A1 B1 C1 + A2 B2 C2 FA1B2C2A2C1B1VCCRLFA1B1C1A2B2C2363.3.3 單管邏輯門(mén)的邏輯擴(kuò)展單管邏輯門(mén)的邏輯擴(kuò)展3. E1-E2連結(jié)連結(jié)RLAAFRLFOPVCCAAFFOPF = A OPF = A OP373.3.3 單管邏輯門(mén)的邏輯擴(kuò)展單管邏輯門(mén)的邏輯擴(kuò)展 4. C1-B2 連接連接VCCRLT2B2FC2T1A1B1C1FA1B1C1B2C2F = A1 B1 C1 B2 C2 383.3.3 單管邏輯門(mén)的邏輯擴(kuò)展單管邏輯門(mén)的邏輯擴(kuò)展5.異或非門(mén)異或非門(mén)F = A BABFV

20、CCRLABF393.3.4 單管邏輯門(mén)運(yùn)用特點(diǎn)和級(jí)連問(wèn)題單管邏輯門(mén)運(yùn)用特點(diǎn)和級(jí)連問(wèn)題1.輸入端口的輸入端口的電流電流不同不同VCCRLTABFVCCRLTABFVCCRLTABFIE0=IB1+IC0VCCRLTABFVCCRLTABFVCCRLTABFVCCRLTABFVCCVCC403.3.4 單管邏輯門(mén)運(yùn)用特點(diǎn)單管邏輯門(mén)運(yùn)用特點(diǎn)2.輸出低電平逐級(jí)提高輸出低電平逐級(jí)提高VCCRLTABFVCCRLTABFVC0=VE0 + VCES應(yīng)注意不要高應(yīng)注意不要高于后級(jí)的閾值于后級(jí)的閾值電壓。電壓。必要時(shí)必要時(shí)后級(jí)應(yīng)采用高后級(jí)應(yīng)采用高閾值門(mén)將輸出閾值門(mén)將輸出低電平降低。低電平降低。VCCFA高閾

21、值門(mén)高閾值門(mén)VCCRLTABF413.3.4 單管邏輯門(mén)運(yùn)用特點(diǎn)單管邏輯門(mén)運(yùn)用特點(diǎn)3.驅(qū)動(dòng)基極負(fù)載時(shí)輸出高電平會(huì)被后級(jí)箝位驅(qū)動(dòng)基極負(fù)載時(shí)輸出高電平會(huì)被后級(jí)箝位VCCRLTABFVB1=VE0 + VBE 這時(shí)與基極這時(shí)與基極負(fù)載之間應(yīng)加隔負(fù)載之間應(yīng)加隔離管離管。 若驅(qū)動(dòng)多個(gè)若驅(qū)動(dòng)多個(gè)負(fù)載，會(huì)有槍電負(fù)載，會(huì)有槍電流現(xiàn)象。流現(xiàn)象。VCCFRLTABVCCFRLTABVCCVCC423.3.5 習(xí)題習(xí)題 P8488:4.8 、 4.13(a) 邏輯擴(kuò)展及應(yīng)用邏輯擴(kuò)展及應(yīng)用433-4 TTL功能集成功能集成電路舉例電路舉例44 思考題思考題1. 集成電路一般組成結(jié)構(gòu)中可分為集成電路一般組成結(jié)構(gòu)中可分為

22、幾部分？各部分的特點(diǎn)是什么？幾部分？各部分的特點(diǎn)是什么？2. 集成電路設(shè)計(jì)與電子線路設(shè)計(jì)有集成電路設(shè)計(jì)與電子線路設(shè)計(jì)有何不同？何不同？453.4.1 集成的一般組成結(jié)構(gòu)集成的一般組成結(jié)構(gòu)輸輸入入門(mén)門(mén)輸輸出出門(mén)門(mén)內(nèi)內(nèi)部部門(mén)門(mén)輸輸入入端端輸輸入入端端463.4.2 集成主從集成主從D觸發(fā)器（前沿觸發(fā)）觸發(fā)器（前沿觸發(fā)） 1. 結(jié)構(gòu)結(jié)構(gòu)DRCPQQABCDEFS輸入門(mén)：輸入門(mén)：C,D,E,F負(fù)載輕，驅(qū)動(dòng)能負(fù)載輕，驅(qū)動(dòng)能力不要求過(guò)大，力不要求過(guò)大，但要有一定的抗但要有一定的抗干擾能力。干擾能力。輸出門(mén)：輸出門(mén)：A,B要有一定的驅(qū)要有一定的驅(qū)動(dòng)能力。動(dòng)能力。473.4.2 集成主從集成主從D觸發(fā)器（前沿

23、觸發(fā)）觸發(fā)器（前沿觸發(fā)） 2. 電路電路SRCPDQQVCCVCC483.4.3 集成主從集成主從J-K觸發(fā)器（后沿觸發(fā)）觸發(fā)器（后沿觸發(fā)） 1. 結(jié)構(gòu)結(jié)構(gòu)JKRCPQQA1CDA2B2B1Stpd(C,D) tpd(A1A2, B1B2)C,D采用采用OC門(mén)；門(mén)；A1A2 , B1B2采用采用有源泄放網(wǎng)絡(luò)。有源泄放網(wǎng)絡(luò)。493.4.3 集成主從集成主從J-K觸發(fā)器（后沿觸發(fā)）觸發(fā)器（后沿觸發(fā)） 2. 電路電路QQSRJKCPA1A2B1B2CDT0AT0B503.4.4內(nèi)部集成主從內(nèi)部集成主從J-K觸發(fā)器（后沿觸發(fā)）觸發(fā)器（后沿觸發(fā)） 1. 結(jié)構(gòu)及變換結(jié)構(gòu)及變換JK RCPQQABCMEFH

24、GDMJK RCPABCDEFHGMQQ門(mén)門(mén)C和門(mén)和門(mén)D分別與門(mén)分別與門(mén)M構(gòu)成單管構(gòu)成單管禁止門(mén)；禁止門(mén)；門(mén)門(mén)E和門(mén)和門(mén)G,門(mén)門(mén)F和門(mén)和門(mén)H分別構(gòu)成分別構(gòu)成單管串級(jí)單管串級(jí)與非門(mén)。與非門(mén)。*復(fù)位端復(fù)位端R暫不考慮暫不考慮513.4.4內(nèi)部集成主從內(nèi)部集成主從J-K觸發(fā)器（后沿觸發(fā)）觸發(fā)器（后沿觸發(fā)） 2. 電路電路克服搶電流克服搶電流QABQCMDMEGFHJKCPVCCQBAQDMCMEGFHJKCPVCC523.4.4內(nèi)部集成主從內(nèi)部集成主從J-K觸發(fā)器（后沿觸發(fā)）觸發(fā)器（后沿觸發(fā)） 3. 電路電路電平匹配電平匹配RJVCCKVCCCPVCCQQJKCPDMCMEGFHVCCVCCVCC5

25、33.4.5 九位奇偶檢測(cè)電路九位奇偶檢測(cè)電路 1. 結(jié)構(gòu)結(jié)構(gòu)abcdefghiENOddEven543.4.5 九位奇偶檢測(cè)電路九位奇偶檢測(cè)電路 2. 電路電路ENOddEvenghifeabcd低電平匹配，保證邏輯正確低電平匹配，保證邏輯正確高電平箝位，提高轉(zhuǎn)換速度高電平箝位，提高轉(zhuǎn)換速度輸入緩沖門(mén)：輸入緩沖門(mén)：1.減輕前級(jí)負(fù)載減輕前級(jí)負(fù)載2.單管邏輯隔離單管邏輯隔離高閾值門(mén)恢復(fù)低電平高閾值門(mén)恢復(fù)低電平553.4.5可預(yù)置數(shù)的二進(jìn)制四位同步計(jì)數(shù)器可預(yù)置數(shù)的二進(jìn)制四位同步計(jì)數(shù)器 1. 結(jié)構(gòu)結(jié)構(gòu) Load 數(shù)據(jù)數(shù)據(jù) 清零清零 數(shù)據(jù)數(shù)據(jù) CK 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù) P T寄存輸入寄存輸入 A RD

26、 B 時(shí)鐘時(shí)鐘 C D 允許輸入允許輸入QA QB QC QD 進(jìn)位輸出進(jìn)位輸出QRDJ CP KQRDJ CP KQRDJ CP KQRDJ CP K563.4.5可預(yù)置數(shù)的二進(jìn)制四位同步計(jì)數(shù)器可預(yù)置數(shù)的二進(jìn)制四位同步計(jì)數(shù)器 2. 電路電路573-5 TTL集成電路集成電路版圖設(shè)計(jì)版圖設(shè)計(jì)58 思考題思考題1. 集成電路版圖設(shè)計(jì)為什么非常重要？集成電路版圖設(shè)計(jì)為什么非常重要？2.版圖設(shè)計(jì)基本尺寸分為哪兩大類(lèi)？影版圖設(shè)計(jì)基本尺寸分為哪兩大類(lèi)？影響它們的因素有哪些？響它們的因素有哪些？3.晶體管圖形尺寸與哪些因素有關(guān)？晶體管圖形尺寸與哪些因素有關(guān)？4.擴(kuò)散電阻條寬如何確定？擴(kuò)散電阻條寬如何確定？

27、5.隔離區(qū)如何劃分？隔離區(qū)如何劃分？593.5.1 集成電路版圖設(shè)計(jì)的重要性集成電路版圖設(shè)計(jì)的重要性 集成電路版圖就是集成電路制作過(guò)程集成電路版圖就是集成電路制作過(guò)程中所需要的光刻掩膜版的設(shè)計(jì)圖，是在考中所需要的光刻掩膜版的設(shè)計(jì)圖，是在考慮工藝條件的基礎(chǔ)上確定了集成電路中每慮工藝條件的基礎(chǔ)上確定了集成電路中每個(gè)器件的形狀、尺寸、位置、及器件之間個(gè)器件的形狀、尺寸、位置、及器件之間的連接關(guān)系和連線寬度。的連接關(guān)系和連線寬度。 因此，集成電路版圖對(duì)集成電路功能因此，集成電路版圖對(duì)集成電路功能的正確性、性能的好壞起著決定性作用。的正確性、性能的好壞起著決定性作用。603.5.2 TTL集成電路版圖設(shè)

28、計(jì)的一般過(guò)程集成電路版圖設(shè)計(jì)的一般過(guò)程 1.了解工藝流程及工藝參數(shù)，了解工藝流程及工藝參數(shù)，掌握（確定）掌握（確定）設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則； 2. 根據(jù)電路參數(shù)要求進(jìn)行定性和定量分析，根據(jù)電路參數(shù)要求進(jìn)行定性和定量分析，確定電路結(jié)構(gòu)和各個(gè)元器件的工作參數(shù)；確定電路結(jié)構(gòu)和各個(gè)元器件的工作參數(shù)； 3. 按器件參數(shù)要求，根據(jù)設(shè)計(jì)規(guī)則按器件參數(shù)要求，根據(jù)設(shè)計(jì)規(guī)則設(shè)計(jì)各元設(shè)計(jì)各元件的基本圖形和基本尺寸；件的基本圖形和基本尺寸；613.5.2 TTL集成電路版圖設(shè)計(jì)的一般過(guò)程集成電路版圖設(shè)計(jì)的一般過(guò)程（續(xù)）（續(xù)） 4. 劃分隔離區(qū)：劃分隔離區(qū)：處于外延層的電極的電位相處于外延層的電極的電位相同的晶體管可以放在同

29、一個(gè)隔離區(qū)，二同的晶體管可以放在同一個(gè)隔離區(qū)，二極管按晶體管的原則處理，電阻要根據(jù)極管按晶體管的原則處理，電阻要根據(jù)類(lèi)型遵循隔離原則；類(lèi)型遵循隔離原則；5.布局布線：布局布線：相關(guān)器件靠近，熱量分布均勻，相關(guān)器件靠近，熱量分布均勻，布線要短，適當(dāng)調(diào)整器件圖形，面積要布線要短，適當(dāng)調(diào)整器件圖形，面積要小，接近方形，滿足封裝要求。小，接近方形，滿足封裝要求。623.5.3 版圖設(shè)計(jì)規(guī)則的基本內(nèi)容版圖設(shè)計(jì)規(guī)則的基本內(nèi)容 版圖設(shè)計(jì)規(guī)則是版圖設(shè)計(jì)過(guò)程中要遵守的版圖設(shè)計(jì)規(guī)則是版圖設(shè)計(jì)過(guò)程中要遵守的各層掩膜圖形的各層掩膜圖形的最小線寬最小線寬及相關(guān)掩膜圖形之間及相關(guān)掩膜圖形之間的的最小間距最小間距，它代表了

30、工藝實(shí)現(xiàn)的水平，但不它代表了工藝實(shí)現(xiàn)的水平，但不是唯一設(shè)計(jì)尺寸。是唯一設(shè)計(jì)尺寸。 最小線寬一般包括：最小線寬一般包括：金屬布線層的最小寬金屬布線層的最小寬度，引線孔、通孔的最小寬度，各種擴(kuò)散區(qū)的度，引線孔、通孔的最小寬度，各種擴(kuò)散區(qū)的最小寬度等。最小寬度等。 最小間距一般包括：最小間距一般包括：同層掩膜版中相鄰圖同層掩膜版中相鄰圖形之間的最小間距和不同層相關(guān)掩膜版圖形之形之間的最小間距和不同層相關(guān)掩膜版圖形之間的最小間距。如基區(qū)擴(kuò)散最小間距、發(fā)射區(qū)間的最小間距。如基區(qū)擴(kuò)散最小間距、發(fā)射區(qū)擴(kuò)散與基區(qū)擴(kuò)散最小套刻間距等。擴(kuò)散與基區(qū)擴(kuò)散最小套刻間距等。633.5.3 版圖設(shè)計(jì)規(guī)則的基本內(nèi)容版圖設(shè)計(jì)規(guī)

31、則的基本內(nèi)容1.影響影響最小線寬的最小線寬的因素：因素： 制版能力：制版能力： 制版設(shè)備、掩膜版質(zhì)量、操作水平等制版設(shè)備、掩膜版質(zhì)量、操作水平等 光刻水平：光刻水平： 光刻設(shè)備、光刻膠質(zhì)量、操作水平等光刻設(shè)備、光刻膠質(zhì)量、操作水平等 介質(zhì)成分、厚度以及雜質(zhì)分布均勻度等介質(zhì)成分、厚度以及雜質(zhì)分布均勻度等643.5.3 版圖設(shè)計(jì)規(guī)則的基本內(nèi)容版圖設(shè)計(jì)規(guī)則的基本內(nèi)容2.影響影響最小間距的最小間距的因素因素掩膜對(duì)準(zhǔn)容差：掩膜對(duì)準(zhǔn)容差： 掩膜容差、光刻對(duì)準(zhǔn)容差（多次性）掩膜容差、光刻對(duì)準(zhǔn)容差（多次性）橫向擴(kuò)散：橫向擴(kuò)散： 與與PN結(jié)深度有關(guān)結(jié)深度有關(guān) ，具有方向性，具有方向性耗盡層寬度：耗盡層寬度： 與

32、工作電壓、雜質(zhì)濃度有關(guān)與工作電壓、雜質(zhì)濃度有關(guān)可靠性的余度：可靠性的余度： 包括其它未考慮因素包括其它未考慮因素 653.5.3 版圖設(shè)計(jì)規(guī)則的基本內(nèi)容版圖設(shè)計(jì)規(guī)則的基本內(nèi)容（續(xù)（續(xù)2）最小間距推倒示例最小間距推倒示例：P-SubN-epiP+P+PN+N+SPn+p = XMATWdc-C0.8Xje0.8XjcGminENCn+p = XMATWde-BWdc-B0.8Xje0.8XjcGminENCp-p孔孔=XMAT-2Wdc-B0.8XjcGmin663.5.4 一般一般npn晶體管的版圖設(shè)計(jì)晶體管的版圖設(shè)計(jì) 1.電流容量與發(fā)射區(qū)條長(zhǎng)的關(guān)系電流容量與發(fā)射區(qū)條長(zhǎng)的關(guān)系發(fā)射極電流集邊效應(yīng)

33、使得發(fā)射極電流集邊效應(yīng)使得:IEmax= LE-eff發(fā)射極單位有效周長(zhǎng)最大工作電流發(fā)射極單位有效周長(zhǎng)最大工作電流 ： 模擬電路模擬電路一般取一般取 0.040.16 mA/ m 邏輯電路邏輯電路一般取一般取 0.160.4 mA/ mLeLE-eff = 2Le673.5.4 一般一般npn晶體管的版圖設(shè)計(jì)晶體管的版圖設(shè)計(jì) 2.飽和壓降與寄生電阻的關(guān)系飽和壓降與寄生電阻的關(guān)系Vces = Vceso + Ic * rces 其中：其中：Vceso = 0.1V晶體管的圖形結(jié)構(gòu)、尺寸決定了晶體管的圖形結(jié)構(gòu)、尺寸決定了 rces683.5.4 一般一般npn晶體管的版圖設(shè)計(jì)晶體管的版圖設(shè)計(jì) 3.

34、頻率特性與寄生電阻、電容的關(guān)系頻率特性與寄生電阻、電容的關(guān)系=*1.4*( (reCe+1T2 Wb25Dnb+rces*Cc+ cVm+12rcesCjs)T比分立器件低得多比分立器件低得多693.5.5 多射級(jí)晶體管的版圖設(shè)計(jì)多射級(jí)晶體管的版圖設(shè)計(jì) 1.減小反向漏電流的重要性減小反向漏電流的重要性VCCFR2R1ABCT1T2 當(dāng)輸入端全接高當(dāng)輸入端全接高電平時(shí)，此輸入端會(huì)電平時(shí)，此輸入端會(huì)產(chǎn)生與輸入管的基極產(chǎn)生與輸入管的基極電流成正比的輸入漏電流成正比的輸入漏電流，引起前級(jí)輸出電流，引起前級(jí)輸出的高電平下降，嚴(yán)重的高電平下降，嚴(yán)重時(shí)會(huì)引起邏輯錯(cuò)誤。時(shí)會(huì)引起邏輯錯(cuò)誤。703.5.5 多射級(jí)

35、晶體管的版圖設(shè)計(jì)多射級(jí)晶體管的版圖設(shè)計(jì) 2.采用長(zhǎng)脖子基區(qū)結(jié)構(gòu)采用長(zhǎng)脖子基區(qū)結(jié)構(gòu)VCCFR2R1ABCT1T2（23方）方） T1反向有源時(shí)，集電結(jié)反向有源時(shí)，集電結(jié)正偏，基極電流的大部分不正偏，基極電流的大部分不進(jìn)入內(nèi)基區(qū)，減小了晶體管進(jìn)入內(nèi)基區(qū)，減小了晶體管效應(yīng)。效應(yīng)。713.5.5 多射級(jí)晶體管的版圖設(shè)計(jì)多射級(jí)晶體管的版圖設(shè)計(jì) 3.采用肖特基晶體管結(jié)構(gòu)采用肖特基晶體管結(jié)構(gòu)VCCFR2R1ABCT1T2 T1反向有源時(shí)，集電結(jié)反向有源時(shí)，集電結(jié)正偏，基極電流的大部分被正偏，基極電流的大部分被肖特基二極管分流，減小了肖特基二極管分流，減小了晶體管效應(yīng)。晶體管效應(yīng)。723.5.6 二極管的版圖

36、設(shè)計(jì)二極管的版圖設(shè)計(jì) 根據(jù)電路對(duì)二極管的具體要求（如二極根據(jù)電路對(duì)二極管的具體要求（如二極管的正向壓降、反向擊穿電壓、恢復(fù)時(shí)間），管的正向壓降、反向擊穿電壓、恢復(fù)時(shí)間），選取相應(yīng)結(jié)構(gòu)的二極管。選取相應(yīng)結(jié)構(gòu)的二極管。 根據(jù)工作電流和對(duì)寄生串連電阻的要求根據(jù)工作電流和對(duì)寄生串連電阻的要求選取相應(yīng)大小的面積。選取相應(yīng)大小的面積。 肖特基二極管要注意減小邊緣電場(chǎng)集中肖特基二極管要注意減小邊緣電場(chǎng)集中現(xiàn)象，以便改善擊穿特性?，F(xiàn)象，以便改善擊穿特性。733.5.7 擴(kuò)散電阻的版圖設(shè)計(jì)擴(kuò)散電阻的版圖設(shè)計(jì)關(guān)鍵是關(guān)鍵是W取值取值 R = RWi=1Lin+ 2k1 + ( n - 1 ) k2RR=LLWWRR

37、+ 要求值要求值PA= W*LI2*R= R*W2I2 PAmax W I / ( )maxWIR ( / )251050100150200300IWmax (mA/ m)1.61.00.710.320.220.180.160.131.滿足設(shè)計(jì)規(guī)則滿足設(shè)計(jì)規(guī)則2.滿足精度要求滿足精度要求3.滿足功耗限制滿足功耗限制 R= PAmax 1/2WIIWmax =( )max743.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例中中速中功耗八輸入端與非門(mén)（有與擴(kuò)展端）速中功耗八輸入端與非門(mén)（有與擴(kuò)展端）1.靜態(tài)參數(shù)要求靜態(tài)參數(shù)要求ICCL(mA)空載空載Vcc=5.5V 輸入端懸空輸入端懸空

38、 7ICCH(mA)空載空載Vcc=5.5V 輸入端接地輸入端接地 3.5IIL (mA)空載空載Vcc=5.5V 輸入端接地輸入端接地 1.6IIH (mA)空載空載Vcc=5.5V Vi=2.4V 0.05其它輸入端接地其它輸入端接地 Vi=5.5V 1IOS (mA)Vcc=5.5V Vi=0V VO=0V2080753.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例1.靜態(tài)參數(shù)要求（續(xù)）靜態(tài)參數(shù)要求（續(xù)）VOH (V)Vcc=4.5V Vi=0.8V IO=-400 A 2.4VOL (V)Vcc=4.5V Vi=2.0V IOL=12.8mA 0.4NO (V)同類(lèi)門(mén)同類(lèi)門(mén)

39、8VIK (V)Vcc=4.5V Iic=12mA 1.5763.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例2.工藝條件工藝條件 典型典型PN結(jié)隔離工藝結(jié)隔離工藝 P-sub =715 cm RBL =20 / epi =0.20.5 cm Wepi=57 m RB =200 / XjC=2.53 m RE =20 / XjC=1.52 m 20773.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例3.設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則 1.擴(kuò)散區(qū)與引線孔最小套刻間距擴(kuò)散區(qū)與引線孔最小套刻間距 6 2. 引線孔最小尺寸引線孔最小尺寸 10 x12 3.硼擴(kuò)散區(qū)和磷擴(kuò)散區(qū)最小寬度硼擴(kuò)散區(qū)和磷擴(kuò)

40、散區(qū)最小寬度 14 4.硼擴(kuò)與磷擴(kuò)最小套刻間距硼擴(kuò)與磷擴(kuò)最小套刻間距 8 5.硼擴(kuò)、磷擴(kuò)最小間距硼擴(kuò)、磷擴(kuò)最小間距 14 6.隔離擴(kuò)散區(qū)最小寬度隔離擴(kuò)散區(qū)最小寬度 16 7.元件與隔離槽最小間距元件與隔離槽最小間距 22783.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例3.設(shè)計(jì)規(guī)則（續(xù)）設(shè)計(jì)規(guī)則（續(xù)） 8.金屬線最小寬度金屬線最小寬度 12 9.金屬線最小間距金屬線最小間距 1010.金屬線與引線孔最小套刻間距金屬線與引線孔最小套刻間距 4 11.鈍化窗口最小尺寸鈍化窗口最小尺寸 100 x10012.鈍化窗口最小間距鈍化窗口最小間距 10013.隔離槽與鈍化窗口最小間距隔離槽與鈍

41、化窗口最小間距 5014.劃片道最小寬度劃片道最小寬度 200793.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例4.選定電路結(jié)構(gòu)選定電路結(jié)構(gòu)VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6R1與擴(kuò)展與擴(kuò)展803.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例5.確定電阻阻值確定電阻阻值IIL= 1.6mAVCC Vbes1R1R1 5.5 0.71.6m=3K考慮考慮20誤差，應(yīng)誤差，應(yīng)大于大于3.6K，取取4K a)確定確定R1VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6813.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例5.

42、確定電阻阻值確定電阻阻值 VCC Vbes1R1R4 2.1K考慮考慮20誤差，應(yīng)誤差，應(yīng)大于大于2.6K，取取3Kb)確定確定R4ICCH= IR1+IR4VCC VbeF3R4+=5.5 0.74K5.5 0.7R4+ 3.5mVCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6823.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例5.確定電阻阻值確定電阻阻值=VCC VbcF1 2VbesR1R2 728考慮考慮20誤差，誤差，取取1Kc)確定確定R2ICCL= IR1+IR2 +IR4VCC Vces2 Vbes5R2+ 7mVces2 Vbes5 VbeF3R4+

43、VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6833.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例5.確定電阻阻值確定電阻阻值R5是限流電阻，是限流電阻，它對(duì)速度和瞬態(tài)它對(duì)速度和瞬態(tài)功耗影響都很大，功耗影響都很大，應(yīng)兼顧二者，對(duì)應(yīng)兼顧二者，對(duì)于中速于中速取取100d)確定確定R5VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6843.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例5.確定電阻阻值確定電阻阻值T6深飽和：深飽和： S6 4一般取一般取 Rc= 2Rb 分流小，分流小， 常用于常用于低功耗電路和驅(qū)動(dòng)低功耗電路和驅(qū)動(dòng)電路。電路。 T

44、6淺飽和：淺飽和： S6 2一般取一般取 Rb= 2Rc分流大，常用于中分流大，常用于中速、高速和甚高速速、高速和甚高速電路。電路。Rb和和Rc決定決定T6工作工作狀態(tài)，因而決定對(duì)狀態(tài)，因而決定對(duì)T5的分流。的分流。IE6=IE2 IB5=IB6+IC6 d)確定確定Rb和和Rc=Vbes5 Vbes6RbVbes5 Vces6Rc+=0.1Rb0.5Rc+對(duì)此電路選對(duì)此電路選T6淺飽和，淺飽和， T5深飽和，且深飽和，且S5=4求得求得: Rc=250 Rb=500 IB5 =S5NO IIL 5=2.56mAIE2 = IR1+IC2 4.75mAIE6 = IE2 IB5 = 2.2mA

45、Rb= 2Rc853.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)各個(gè)器件的版圖設(shè)計(jì) a)T1管（多射極晶體管）管（多射極晶體管） 為了減小反向漏點(diǎn)流，采為了減小反向漏點(diǎn)流，采用長(zhǎng)脖子基區(qū)（用長(zhǎng)脖子基區(qū)（23方）。方）。 由于工作電流較小，采用最由于工作電流較小，采用最小面積晶體管結(jié)構(gòu)（按設(shè)計(jì)規(guī)小面積晶體管結(jié)構(gòu)（按設(shè)計(jì)規(guī)則）。則）。 多射極、多射極、長(zhǎng)脖子基區(qū)及集電長(zhǎng)脖子基區(qū)及集電極引線可根據(jù)整體版圖布局情極引線可根據(jù)整體版圖布局情況排布。況排布?；鶇^(qū)區(qū)等等位位孔孔863.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)各個(gè)器件的版

46、圖設(shè)計(jì) b)T5管（輸出管）管（輸出管）靜態(tài)靜態(tài)IE5Smax = IB5 +NOIIL = 2.56+8x1.6 = 15.36 mALE-eff= (IR5max/2+ IE5Smax)/ = 36.36/0.4=91 mIR5max= =42mAVCC-VCES3-VbeF4-VOLR5瞬態(tài)（瞬態(tài)（ T5退飽和時(shí)退飽和時(shí)T2 先截止）先截止）雙基極雙集電極結(jié)構(gòu)，雙基極雙集電極結(jié)構(gòu)，發(fā)射極條長(zhǎng)發(fā)射極條長(zhǎng)50 m。集電集電極引線孔可適當(dāng)加寬，以便減小極引線孔可適當(dāng)加寬，以便減小rces5，保證，保證VOL .873.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)

47、各個(gè)器件的版圖設(shè)計(jì) c)T2管（對(duì)速度影響較大）管（對(duì)速度影響較大）LE-eff = (IR1+IR2)/ = (4.5+0.85)/0.25 22 m 采用最小面積晶體管結(jié)采用最小面積晶體管結(jié)構(gòu)，按設(shè)計(jì)規(guī)則設(shè)計(jì)。構(gòu)，按設(shè)計(jì)規(guī)則設(shè)計(jì)。 (驗(yàn)證驗(yàn)證Vces2，發(fā)射極條長(zhǎng)和，發(fā)射極條長(zhǎng)和集電極引線孔可適當(dāng)增加集電極引線孔可適當(dāng)增加)。883.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)各個(gè)器件的版圖設(shè)計(jì) d) T3、T4管（達(dá)林頓結(jié)構(gòu)）管（達(dá)林頓結(jié)構(gòu)）共用一個(gè)隔離區(qū)（共共用一個(gè)隔離區(qū)（共集電極集電極），適當(dāng)調(diào)整位置。），適當(dāng)調(diào)整位置。 T3管管電流較小（電流較?。?

48、.6mA），），按最小面積晶體管設(shè)計(jì)按最小面積晶體管設(shè)計(jì) T4管管靜態(tài)電流很小，但是靜態(tài)電流很小，但是有瞬態(tài)大電流，一般可按有瞬態(tài)大電流，一般可按T5管管的一半設(shè)計(jì)，采用雙基極條形的一半設(shè)計(jì)，采用雙基極條形結(jié)構(gòu)（不要求小的結(jié)構(gòu)（不要求小的rces ）893.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)各個(gè)器件的版圖設(shè)計(jì) e) T6、Rb 、Rc （ T6網(wǎng)絡(luò)）網(wǎng)絡(luò)）T6管管電流較小，按最小面積晶體管設(shè)計(jì)電流較小，按最小面積晶體管設(shè)計(jì) 由于由于Rc較小，必須考較小，必須考慮寄生電阻慮寄生電阻rces6的影響的影響RbRc1RbRbRc1Rc1rces903.5.8

49、 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)各個(gè)器件的版圖設(shè)計(jì) f) R1 、R2 、R4 、R5 由設(shè)計(jì)規(guī)則、功耗限制和精度要求決定寬由設(shè)計(jì)規(guī)則、功耗限制和精度要求決定寬度，形狀和位置根據(jù)實(shí)際布局布線情況而定。度，形狀和位置根據(jù)實(shí)際布局布線情況而定。電電阻阻最大工作最大工作電流電流功耗限制功耗限制最小條寬最小條寬設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則最小條寬最小條寬精度精度要求要求最后最后取值取值R11.6 mA10 m14 m一般一般14 mR24.5 mA28 m14 m高高30 mR41.6 mA10 m14 m低低14 mR542 mA瞬瞬130 m14 m低低130 m913.

50、5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例6.各個(gè)器件的版圖設(shè)計(jì)各個(gè)器件的版圖設(shè)計(jì) g) 輸入箝位二極管輸入箝位二極管N-epiP+P+N+CP-Sub 正向壓降要低，串正向壓降要低，串聯(lián)電阻要小，陽(yáng)極要聯(lián)電阻要小，陽(yáng)極要固定接地，因此選擇固定接地，因此選擇單獨(dú)的隔離結(jié)二極管，單獨(dú)的隔離結(jié)二極管，面積為面積為16x16，不用埋，不用埋層，陰極要有歐姆接層，陰極要有歐姆接觸磷擴(kuò)散。觸磷擴(kuò)散。923.5.8 TTL集成電路版圖設(shè)計(jì)舉例集成電路版圖設(shè)計(jì)舉例7.布局布線形成總體版圖布局布線形成總體版圖1234567810111214933.5.9 其它其它TTL集成電路版圖實(shí)例集成電路版圖

51、實(shí)例1.有或擴(kuò)展端的有或擴(kuò)展端的5輸入與非門(mén)輸入與非門(mén)12345678914943.5.9 其它其它TTL集成電路版圖實(shí)例集成電路版圖實(shí)例2. LSLTTL或門(mén)或門(mén)SN74LS32版圖版圖(1/4)特殊說(shuō)明：特殊說(shuō)明：采用了肖特基二極管，肖特基晶體采用了肖特基二極管，肖特基晶體管，泡發(fā)射區(qū)，磷穿透擴(kuò)散，離子注入電阻等管，泡發(fā)射區(qū)，磷穿透擴(kuò)散，離子注入電阻等953.5.9 其它其它TTL集成電路版圖實(shí)例集成電路版圖實(shí)例2. LSLTTL或門(mén)或門(mén)SN74LS32版圖版圖總圖總圖(1/4)in1in2vddgndout963.5.10 習(xí)題習(xí)題 P48:2.2 、 2.8 集電極串聯(lián)電阻計(jì)算集電極串

52、聯(lián)電阻計(jì)算 （用課上介紹的計(jì)算方法）（用課上介紹的計(jì)算方法）P377:19.1 識(shí)版圖識(shí)版圖19.2 識(shí)版圖（選做）識(shí)版圖（選做）973-6 ECL電路電路 發(fā)射極耦合邏輯（發(fā)射極耦合邏輯（ECL）電路是電路是電流型邏輯電路，晶體管不進(jìn)入飽和電流型邏輯電路，晶體管不進(jìn)入飽和區(qū)工作，電平變化幅度小，因而速度區(qū)工作，電平變化幅度小，因而速度快，但功耗大。快，但功耗大。98 思考題思考題1.ECL電路速度快的原因有哪些電路速度快的原因有哪些？2.ECL電路為什么要用射極跟隨器？電路為什么要用射極跟隨器？3.射極跟隨器有哪些作用射極跟隨器有哪些作用？4.參考電壓源參考電壓源有什么作用有什么作用？5.

53、ECL電路版圖設(shè)計(jì)有什么特點(diǎn)？電路版圖設(shè)計(jì)有什么特點(diǎn)？993.6.1 ECL電路工作原理電路工作原理 1. ECL電路基本單元電路基本單元-或或/或非門(mén)或非門(mén)-VEEABornor22024550k 50k7799076.1k4.96k2k2k電流開(kāi)關(guān)電流開(kāi)關(guān)參考電壓源參考電壓源 射極跟隨器射極跟隨器1003.6.1 ECL電路工作原理電路工作原理 2. 電流開(kāi)關(guān)電流開(kāi)關(guān)-VEEABC2C122024550k 50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2T1A 、T1B為輸入管，為輸入管， T2為為定偏管定偏管，定偏電壓：定偏電壓： VBB = (VOH + V

54、OL )/2當(dāng)當(dāng)A、B有輸入高電平時(shí)，有輸入高電平時(shí)，對(duì)應(yīng)的對(duì)應(yīng)的T1導(dǎo)通，導(dǎo)通， T2截止。截止。當(dāng)當(dāng)A、B都輸入低電平時(shí)，都輸入低電平時(shí)，T1都截止，都截止，T2導(dǎo)通。導(dǎo)通。C1=A+B (nor)C2=A+B (or)1013.6.1 ECL電路工作原理電路工作原理 2. 電流開(kāi)關(guān)電流開(kāi)關(guān)(續(xù)續(xù)1) RPA 、RPB是為了防止是為了防止輸入浮空效應(yīng)輸入浮空效應(yīng)改進(jìn)：用恒流源代替改進(jìn)：用恒流源代替RE 在兩種狀態(tài)中，電流在兩種狀態(tài)中，電流IRE的值不同，因而為了的值不同，因而為了使兩端輸出低電平一致，使兩端輸出低電平一致，RC1 、RC2應(yīng)取不同的值。應(yīng)取不同的值。VOH =0V VOL=

55、 -IC1 RC1 = -IC2 RC2-VEEABC2C122024550k 50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT21023.6.1 ECL電路工作原理電路工作原理 2. 電流開(kāi)關(guān)電流開(kāi)關(guān)(續(xù)續(xù)2)問(wèn)題：?jiǎn)栴}：電流開(kāi)關(guān)雖然完電流開(kāi)關(guān)雖然完成了邏輯功能，但是直成了邏輯功能，但是直接級(jí)聯(lián)時(shí)會(huì)使輸入晶體接級(jí)聯(lián)時(shí)會(huì)使輸入晶體管進(jìn)入飽和，失去高速管進(jìn)入飽和，失去高速的特點(diǎn)。的特點(diǎn)。例如：例如：VA輸入高電平輸入高電平0V,T1A導(dǎo)通，導(dǎo)通，VC1輸出低電輸出低電平（小于平（小于0V），因而），因而T1A飽和導(dǎo)通。飽和導(dǎo)通。-VEEABC2C122024550k 5

56、0k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT21033.6.1 ECL電路工作原理電路工作原理 3.射級(jí)跟隨器射級(jí)跟隨器VOH = -Vbe3 = -Vbe4VOL = -Vbe3 -IC1 RC1 = -Vbe4 -IC2 RC2 VL = IC1 RC1 = IC2 RC2 為了實(shí)現(xiàn)前后級(jí)耦為了實(shí)現(xiàn)前后級(jí)耦合時(shí)電平匹配，要求：合時(shí)電平匹配，要求： VL Vbe (取取VL=Vbe)T3 、T4進(jìn)行電平移位進(jìn)行電平移位典型值：典型值：VOH -0.9 V VOL -1.7V VBB -1.3 V-VEEornor2k2kC1C2T3T4RO3RO41043.6.1

57、 ECL電路工作原理電路工作原理 3.射級(jí)跟隨器（續(xù)）射級(jí)跟隨器（續(xù)）ornor-VEE2k2kC1C2T3T4RO3RO4-VEE2k2kRO3RO4 可以開(kāi)射級(jí)輸出，可以開(kāi)射級(jí)輸出，更好地實(shí)現(xiàn)系統(tǒng)匹配。更好地實(shí)現(xiàn)系統(tǒng)匹配。 可以接多個(gè)射級(jí)跟可以接多個(gè)射級(jí)跟隨器，實(shí)現(xiàn)更多個(gè)輸出。隨器，實(shí)現(xiàn)更多個(gè)輸出。 具有電流放大作用，具有電流放大作用，提高了負(fù)載能力。提高了負(fù)載能力。1053.6.1 ECL電路工作原理電路工作原理 4.參考電壓源參考電壓源9076.1k4.96k-VEEVBBR3R1R2對(duì)參考電壓的要求對(duì)參考電壓的要求: VBB = (VOH + VOL )/2 = (-2Vbe - I

58、C1 RC1)/2 = -3Vbe/2VBB VEE 2VbeR1 + R2R1 Vbe實(shí)際電路實(shí)際電路：適當(dāng)選取電阻適當(dāng)選取電阻R1 、R2的值的值即可達(dá)到要求值。即可達(dá)到要求值。1063.6.1 ECL電路工作原理電路工作原理 4.參考電壓源參考電壓源(續(xù)續(xù))9076.1k4.96k-VEEVBBR3R1R2參考電壓溫度跟蹤設(shè)計(jì)參考電壓溫度跟蹤設(shè)計(jì):VBB =(-2Vbe - IC1 RC1)/2其中：其中：IC1 VEE-2VbeRE VBB T= ( -1 )RC1RE Vbe TVBB VEE 2VbeR1 + R2R1 Vbe VBB T= ( -1 )2R1R1+R2 Vbe T

59、適當(dāng)選取適當(dāng)選取R1、R2 、RE 、RC的值。的值。1073.6.2 ECL電路的特點(diǎn)電路的特點(diǎn)1.所有晶體管都不進(jìn)入飽和區(qū)工作，沒(méi)有超所有晶體管都不進(jìn)入飽和區(qū)工作，沒(méi)有超量存儲(chǔ)電荷，速度快；量存儲(chǔ)電荷，速度快；2.邏輯擺幅小，節(jié)點(diǎn)電容充放電幅度小，速邏輯擺幅小，節(jié)點(diǎn)電容充放電幅度小，速度快；度快；3.功耗大，噪聲容限低。但是兩種工作狀態(tài)功耗大，噪聲容限低。但是兩種工作狀態(tài)下的電源電流幾乎相同，內(nèi)部噪聲小。下的電源電流幾乎相同，內(nèi)部噪聲小。1083.6.3 ECL電路邏輯擴(kuò)展電路邏輯擴(kuò)展 1. ECL或與非或與非/或與門(mén)或與門(mén)-VEEABF1F2DCVBBF1=(A+B)(C+D)F2 =(

60、A+B)(C+D)1093.6.3 ECL電路邏輯擴(kuò)展電路邏輯擴(kuò)展 2. ECL與與/與非門(mén)與非門(mén)F1 =ABF2 =AB 需要參考電壓源需要參考電壓源提供兩個(gè)相應(yīng)的參考提供兩個(gè)相應(yīng)的參考電壓，輸入信號(hào)也需電壓，輸入信號(hào)也需要進(jìn)行電平匹配。要進(jìn)行電平匹配。-VEEABVBB1VBB2F1F2VBB3R4R1R2ReR31103.6.3 ECL電路版圖設(shè)計(jì)特點(diǎn)電路版圖設(shè)計(jì)特點(diǎn)1.晶體管采用條狀結(jié)構(gòu)，較小基極電阻，降晶體管采用條狀結(jié)構(gòu)，較小基極電阻，降低噪聲，盡量減小尺寸，以便提高特征頻率。低噪聲，盡量減小尺寸，以便提高特征頻率。2.輸出晶體管形狀、尺寸要相同，放在等溫輸出晶體管形狀、尺寸要相同，