1、第二章 C6201/6701基本結(jié)構(gòu)和指令集（一）中央處理單元 程序取指單元 指令分配單元 指令譯碼單元 兩個(gè)數(shù)據(jù)通路，每個(gè)數(shù)據(jù)通路有4個(gè)功能單元（.L1、.S1、.M1、.D1和.D2、.L2、.S2、.M2） 32個(gè)32位寄存器，分A組和B組，每組包含16個(gè)寄存器 控制寄存器組 控制邏輯 測(cè)試、仿真和中斷邏輯TMS320C6201 DSPs芯片結(jié)構(gòu)框圖 TMS320C6701 DSPs芯片結(jié)構(gòu)框圖 TMS320C6201系列DSPs數(shù)據(jù)通路結(jié)構(gòu)框圖 32bit 32bit 32 bit Omit on reading Filled 0 on Writting寄存器具體配對(duì)方式和40位長型數(shù)

2、據(jù)使用寄存器對(duì)的方式 .L .S .M .D 功能單元與所執(zhí)行的操作 TMS320C6201/6701的控制寄存器組 控制狀態(tài)寄存器CSR）中斷標(biāo)志寄存器IFR） 中斷設(shè)置寄存器ISR） 中斷清零寄存器ICR） 中斷使能寄存器IER） 中斷服務(wù)表指針寄存器ISTP） 中斷/非屏蔽中斷返回指針寄存器 （IRP）/（NRP） 與中斷處理相關(guān)的標(biāo)志寄存器 TMS320C6701擴(kuò)充控制寄存器組擴(kuò)充控制寄存器組 C6201/6701的全部存儲(chǔ)器尋址空間 地址總線：32bit，總址空間：4GByte； 兩種映射模式：map0和map1 通過BOOTMODE4：0 引腳的電平設(shè)置來決定使用何種映射模式。

3、片內(nèi)程序存儲(chǔ)器、片內(nèi)數(shù)據(jù)存儲(chǔ)器、片外存儲(chǔ)器空間和片上外設(shè)寄存器空間； 片內(nèi)實(shí)際存儲(chǔ)器總?cè)萘浚?28KByte： 程序存儲(chǔ)器64K、數(shù)據(jù)存儲(chǔ)器64K TMS320C6201/6701存儲(chǔ)器映射分配情況 片外存儲(chǔ)器接口片外存儲(chǔ)器接口EMIF） 同步動(dòng)態(tài)RAM （SDRAM）同步突發(fā)靜態(tài)RAMSBSRAM）異步存儲(chǔ)RAMSRAM、ROM、FLASH）共享型存儲(chǔ)器件( FIFO，A/D，D/A）特點(diǎn)：無縫連接，擴(kuò)充整個(gè)DSPs芯片的程序和數(shù)據(jù)存儲(chǔ)空間EMIF處理四種涉及外總線服務(wù)的請(qǐng)求- 片內(nèi)程序存儲(chǔ)器控制的CPU取指請(qǐng)求。- 片內(nèi)數(shù)據(jù)存儲(chǔ)器控制的CPU數(shù)據(jù)存取請(qǐng)求。- 片內(nèi)DMA控制器。- 片外共享

4、存儲(chǔ)器器件控制器用到EMIF仲裁信號(hào)）。EMIF接口信號(hào) EMIF存儲(chǔ)器映射寄存器直接存儲(chǔ)器訪問 （DMA ）Direct Memory Access，特點(diǎn)：在沒有CPU干預(yù)的情況下控制數(shù)據(jù)在存儲(chǔ)器映射空間中傳輸，如片內(nèi)存儲(chǔ)器、片內(nèi)外設(shè)或是外部器件之間等，此時(shí)CPU為后臺(tái)運(yùn)行； 每個(gè)DMA控制器有四個(gè)獨(dú)立的可編程傳輸通道，以支持4種不同形式的DMA運(yùn)行模式。另外，還有一個(gè)輔助通道用于實(shí)現(xiàn)與主機(jī)口HPI的接口要求；C6201/6701各有一個(gè)，且結(jié)構(gòu)相同的DMA。DMA功能特點(diǎn)功能特點(diǎn) 數(shù)據(jù)讀/寫傳輸：DMA控制器從存儲(chǔ)器源地址指向單元中讀出/寫入數(shù)據(jù)。 幀傳輸：每一個(gè)DMA通道均可傳輸一個(gè)數(shù)據(jù)

5、幀，每個(gè)數(shù)據(jù)幀中數(shù)據(jù)單元容量可獨(dú)立編程確定。 塊傳輸：每一個(gè)DMA通道均可傳輸一個(gè)數(shù)據(jù)塊，每個(gè)數(shù)據(jù)塊中數(shù)據(jù)幀容量可獨(dú)立編程確定。 發(fā)送數(shù)據(jù)單元傳輸：在通道分割模式下，數(shù)據(jù)從源地址指向單元中讀出，并寫入分割目的地址指向單元。 接受數(shù)據(jù)單元傳輸：在通道分割模式下，數(shù)據(jù)從分割源地址指向單元中讀出，并寫入目的地址指向單元。流 水 線1、取指2、譯碼3、執(zhí)行- PG： 程序地址生成- PS ：程序地址發(fā)送- PW： 程序?qū)ぴL準(zhǔn)備等待- PR： 程序取指包接收- DP：指令分配DC：指令譯碼E1，2， 執(zhí)行多通道緩沖串口McBSP（Multi-channel Buffered Serial Port） -

6、 全雙工通信。 - 支持連續(xù)數(shù)據(jù)流通信的雙緩沖數(shù)據(jù)寄存器。 - 數(shù)據(jù)收/發(fā)工作時(shí)，有獨(dú)立的幀信號(hào)和時(shí)鐘信號(hào)。 - 與工業(yè)標(biāo)準(zhǔn)編/解碼器、模擬接口芯片和其它包含串行的A/D、D/A器件，能直接連接 SPI設(shè)備。 - 數(shù)據(jù)傳輸時(shí)，可使用片外移位時(shí)鐘、或片內(nèi)可編程移位時(shí)鐘。 - 通過DMA控制器5個(gè)通道的自動(dòng)緩沖能力。 - 內(nèi)部通信時(shí)鐘和幀信號(hào)發(fā)生可編程設(shè)置。數(shù)據(jù)接收/發(fā)送R/X的簡單時(shí)序- CLK 接納/發(fā)送時(shí)鐘內(nèi)部/外部）- FS 幀同步- D 數(shù)據(jù)通用定時(shí)器Timer0、1 C6201/6701中均包含2個(gè)32位通用定時(shí)器 事件定時(shí)/ 事件計(jì)數(shù) 脈沖信號(hào)生成 CPU中斷信號(hào)生成 向DMA發(fā)送同

7、步事件 通用定時(shí)器有兩種信號(hào)模式，計(jì)數(shù)時(shí)鐘既可來自片內(nèi)也可來自片外。 中斷控制器中斷控制器Interrupt Selector） 1、復(fù)位RESET）2、非屏蔽中斷NMI）3、可屏蔽中斷。 DSP 芯片模式、時(shí)鐘與電源配置模式配置：決定在芯片復(fù)位后所進(jìn)行的初始化工作。 上電、掉電復(fù)位芯片模式輸入時(shí)鐘模式端格式Powerdown模式DSPs的復(fù)位1 DSPs芯片的工作電源一般有IO電源DVdd和的內(nèi)核電源CVdd組成。當(dāng)這兩個(gè)電源未達(dá)到正常電源電壓88時(shí)，DSPs芯片將進(jìn)入復(fù)位狀態(tài)。2 當(dāng)RESET引腳輸入信號(hào)為低，DSPs進(jìn)入復(fù)位狀態(tài)。3 復(fù)位狀態(tài):所有三態(tài)輸出引腳為高阻、其它輸出引腳為缺省態(tài)

8、。所有狀態(tài)寄存器恢復(fù)復(fù)位狀態(tài)。DSPs復(fù)位時(shí)間和技術(shù)復(fù)位時(shí)間：1、DSPs的相應(yīng)速度；2、外設(shè)的響應(yīng)速度；復(fù)位技術(shù)：外接電源管理芯片：TLC7733，TLC7725等；芯片模式配置使用BOOTMODE4:0引腳來進(jìn)行芯片模式配置。在RESET引腳輸入低電平復(fù)位信號(hào)期間，BOOTMODE4:0引腳上值將被鎖存，用于復(fù)位后的芯片模式配置。具體BOOTMODE4:0引腳設(shè)置值與相應(yīng)的存儲(chǔ)器映射和芯片模式配置關(guān)系如表2.53P104所示。 輸入時(shí)鐘模式端格式Endian設(shè)置 小端順序：在32位字中，數(shù)據(jù)字節(jié)以從右到左的順序被尋訪，符號(hào)字節(jié)高位字節(jié)具有最高的地址； 大端順序：在32位字中，數(shù)據(jù)字節(jié)以從左到右的順序被尋訪，符號(hào)字節(jié)具有最低的地址； 當(dāng)LENDIAN“1”：小端格式； 當(dāng)LENDIAN“0”：大端格式。Power-Down模式配置模式配置 CMOS邏輯電路的電源功耗有較大部分是在電路狀態(tài)切換時(shí)消耗的。對(duì)于用CMOS工藝設(shè)計(jì)制造的 DSPs芯片，為降低芯片的功耗，并保證電路切換時(shí)數(shù)據(jù)不丟失和操作連續(xù)性可靠，有三種Power- Down模式來控制關(guān)閉片內(nèi)若干電路的工作： PDl模式：阻止片內(nèi)時(shí)鐘進(jìn)入CPU，進(jìn)而部分關(guān)閉CPU； PD2模式：暫停整個(gè)片內(nèi)時(shí)鐘，關(guān)閉整個(gè)芯片； PD3模式：同時(shí)暫停片內(nèi)/外時(shí)鐘，關(guān)閉整個(gè)芯片包括PLL）；但是喚醒PD3模式