1、2022-5-41 第二章 邏輯門電路2.2基本邏輯門電路2.3. 幾種常用復合門電路2.1二極管和三極管的開關特性2.4. TTL集成邏輯 門電路2.5其他類型的TTL門電路2022-5-422.4. TTL集成邏輯 門電路 分立元件構成的門電路，元件多體積大，連線和焊點多，電路的可靠性較差。目前分立元件門電路已經被集成門電路所替代。 集成門電路與分立元件的門電路相比，不但體積小、重量輕、功耗小、速度快、可靠性高、而且成本較低、價格便宜，十分方便于安裝和調試。 按導電類型和開關元件的不同，集成門電路可分為雙極型集成邏輯門和單極型集成邏輯門兩大類。2022-5-432.4.1 TTL與非門集成

2、電路結構 邏輯電路的輸入端和輸出端都采用了半導體晶體管，稱之為 ransistor- ransistor- ogic(晶體管-晶體管-邏輯電路)，簡稱為，TTL集成邏輯門是目前應用最廣泛的集成電路。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)2.4.1TTL與非門電路結構2022-5-44TTL與非門集成電路R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)輸入端至少有一個為低電平時的工作情況：0.3V3.6V3.6V3.6V0.3V深度飽和深度飽和 VFUCCIB3R2UBE3UBE4500.70.73.6V實現了有0出1的與非功能2022-

3、5-45輸入端全部為高電平時的工作情況：R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)3.6V3.6V3.6V3.6V0.3V深度飽和深度飽和實現了全1出0的與非功能深度飽和深度飽和2022-5-462.4.3TTL與非門的電壓傳輸特性和主要參數1. 電壓傳輸特性電壓傳輸特性 近似分析時認為：近似分析時認為：uI UTH，則與非門開通，則與非門開通， 輸出低電平輸出低電平UOL；uI UTH，則與非門關閉，則與非門關閉， 輸出高電平輸出高電平UOH。2022-5-47噪聲容限越大，抗干擾能力越強。噪聲容限越大，抗干擾能力越強。 指輸入低電平時，允許的最大正向噪聲電壓。

4、指輸入低電平時，允許的最大正向噪聲電壓。UNL = UOFF UIL 指輸入高電平時，允許的最大負向噪聲電壓。指輸入高電平時，允許的最大負向噪聲電壓。UNH = UIH UON 2.輸入信號上疊加的噪聲電壓只要不超過允許值，輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個允許值稱為就不會影響電路的正常邏輯功能，這個允許值稱為噪聲容限噪聲容限。 輸入高電平噪聲容限輸入高電平噪聲容限 UNH輸入低電平噪聲容限輸入低電平噪聲容限 UNL2022-5-48下面介紹與下面介紹與電壓傳輸特電壓傳輸特性有關的主要參數：性有關的主要參數：有關參數有關參數 標準高電平標準高電平 US

5、H 當當 uO USH 時，則認為輸出高電平，通常取時，則認為輸出高電平，通常取 USH = 3 .6V。 標準低電平標準低電平 USL當當 uO USL 時，則認為輸出低電平，通常取時，則認為輸出低電平，通常取 USL = 0.3 V。 關門電平關門電平 UOFF保證輸出保證輸出不小于不小于標準高電平標準高電平USH 時時,允許的輸入低電平的最大值。允許的輸入低電平的最大值。開門電平開門電平 UON保證輸出保證輸出不高于不高于標準低電平標準低電平USL 時時,允許的輸入高電平的最小值。允許的輸入高電平的最小值。閾值電壓閾值電壓 UTH轉折區(qū)中點對應的輸入電壓，又稱門檻電平。轉折區(qū)中點對應的輸

6、入電壓，又稱門檻電平。 UTH =1.4v2022-5-49輸入負載特性測試電路輸入負載特性測試電路 輸入負載特性輸入負載特性曲線曲線0uI /VR1/k UOFF1.1FNROFFRON3 TTL TTL與非門輸入端負載特性與非門輸入端負載特性 ROFF 稱關門電阻。稱關門電阻。RI RON 時，相應輸入端相當時，相應輸入端相當于輸入高電平。對于輸入高電平。對 STTL 系列，系列，RON 2.5 k 。RONROFFUOFF2022-5-410 例例 下圖中，已知下圖中，已知 ROFF 800 ，RON 3 k ，試對應，試對應 輸入波形定性畫出輸入波形定性畫出TTL與非門的輸出波形。與非

7、門的輸出波形。( (a) )( (b) )tA0.3 V3.6 VO不同不同 TTL 系列，系列， RON、 ROFF 不同。不同。相應輸入端相當于輸入低電平，相應輸入端相當于輸入低電平，也即相當于輸入邏輯也即相當于輸入邏輯 0 。邏輯邏輯0因此因此 Ya 輸出恒為高電平輸出恒為高電平 UOH 。相應輸入端相當于輸入高電平，相應輸入端相當于輸入高電平，也即相當于輸入邏輯也即相當于輸入邏輯 1 。邏輯邏輯1AAYb 1因此，可畫出波形如圖所示。因此，可畫出波形如圖所示。YbtOYatUOHO解：圖解：圖( (a) )中，中，RI = 300 RON 2.5 k 2022-5-4112.4.5.

8、TTL與非門輸出特性及主要參數與非門輸出特性及主要參數負載電流流入與負載電流流入與非門的輸出端。非門的輸出端。 負載電流從與非門負載電流從與非門的輸出端流向外負載。的輸出端流向外負載。負載電流流入驅動門負載電流流入驅動門IOL負載電流流出驅動門負載電流流出驅動門IOH輸入均為輸入均為高電平高電平 輸入有輸入有低電平低電平 輸出為低電平輸出為低電平 輸出為高電平輸出為高電平 灌電流負載灌電流負載拉電流負載拉電流負載 不管是灌電流負載還是拉電流負載，負載不管是灌電流負載還是拉電流負載，負載電流都不能超過其最大允許電流，否則將導致電流都不能超過其最大允許電流，否則將導致電路不能正常工作，甚至燒壞門電

9、路。電路不能正常工作，甚至燒壞門電路。實用中常用實用中常用扇出系數扇出系數 NOL 表示電路負載能力。表示電路負載能力。門電路輸出低電平時允許帶同類門電路的個數。門電路輸出低電平時允許帶同類門電路的個數。 通常按照負通常按照負載電流的流向將載電流的流向將與非門負載分為與非門負載分為 灌電流負載灌電流負載 拉電流負載拉電流負載 2022-5-412 由于三極管存在開關時間，元、器件由于三極管存在開關時間，元、器件及連線存在一定的寄生電容，因此輸入矩及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。形脈沖時，輸出脈沖將延遲一定時間。 輸入信號輸入信號UOm0.5 UOm0.5

10、UImUIm輸出信號輸出信號4. 平均傳輸延遲時間平均傳輸延遲時間 輸入電壓波形下降沿輸入電壓波形下降沿 0.5 UIm 處到輸出電壓上升沿處到輸出電壓上升沿 0.5 Uom處間隔的時間稱處間隔的時間稱截止延遲時間截止延遲時間 tPLH。 輸入電壓波形上升沿輸入電壓波形上升沿 0.5 UIm 處到輸出電壓下降沿處到輸出電壓下降沿 0.5 Uom處間隔的時間稱處間隔的時間稱導通延遲時間導通延遲時間 tPHL L。平平均傳輸延遲時間均傳輸延遲時間 tpd 2PLHPHLpdttt tPHLtPLHtpd 越小，則門電越小，則門電路開關速度越高，工路開關速度越高，工作頻率越高。作頻率越高。 0.5

11、UIm0.5 UOm2022-5-4135. 功耗功耗- -延遲積延遲積 常用功耗常用功耗 P 和平均傳輸延遲時間和平均傳輸延遲時間 tpd 的乘積的乘積( (簡稱簡稱功耗功耗 延遲積延遲積) )來來綜合評價門電路的性能，即綜合評價門電路的性能，即M = P tpd 性能優(yōu)越的門電路應具有功耗低、工作速度高的性能優(yōu)越的門電路應具有功耗低、工作速度高的特點，然而這兩者矛盾。特點，然而這兩者矛盾。 M 又稱品質因素，值越小，說明綜合性能越好。又稱品質因素，值越小，說明綜合性能越好。 2022-5-4142.5.1集電極開路的TTL與非門() 去掉普通TTL與非門中的T3、T4管，讓T5管的集電極開

12、路，即構成集電極開路的“與非”門。R5R4R1R25VR3(U0)(Ui)RCUC OC門在使用時要外接一個電源UC和一個電阻RCOC門的特點是輸出門門的特點是輸出門T5的的。2022-5-415R1R25VR3RCUC當OC門輸入全為高時，T2和T5導通飽和，輸出F為低電平0.3VOC門輸入有一個為低時，T2、T5截止，輸出F為高電平UCOC門同樣可實現門同樣可實現功能功能OC門的邏輯電路圖符號門的邏輯電路圖符號OC門可實現門可實現邏輯邏輯“線與線與”邏輯功能邏輯功能CDABCDABFFF21可實現可實現“與或非與或非”邏輯運算邏輯運算2022-5-416左圖所示即利用OC門使的電路 上述分

13、析可知，OC門具有“”功能，并且在線與的過程中實現了輸出對輸入的與或非邏輯運算。OC門還可用于數字系統接口部分的電平轉換。ABRC12VOC門還可以用來等，如左圖所示電路。ABUC2022-5-4172.5.2三態(tài)門(TSL門) 三態(tài)門與普通TTL與非門相比，只是多出了一個電阻和兩個二極管。 控制端EN=1時，二極管D2截止，三態(tài)門相當于一個普通與非門，輸出由輸入端A、B決定。 控制端EN=0(有效態(tài))時，控制端行使控制權，路呈現高阻態(tài) 由于電路在EN=1時輸出有高、低電平兩種狀態(tài)； 在EN=0時輸出為高阻態(tài)，共呈三種狀態(tài)，因此 稱為三態(tài)門。D2R5R4R1R2UCCR3RD1。2022-5-

14、418三態(tài)門真值表三態(tài)門邏輯圖符號AB用一根總線輪流傳送幾個不同的數據或控制信號時，讓連接在總線上的所有三態(tài)門控制端輪流處于高電平，任何時間只能有一個三態(tài)門處工作狀態(tài)，其余三態(tài)門均為高阻狀態(tài)。這樣，總線將輪流接受來自各個三態(tài)門的輸出信號。這種利用總線來傳送數據或信號的方法廣泛應用于計算機技術中。D1&EN&EN&END2DnE/DnE/D1E/D2L1L2Ln圖示為三態(tài)門總線結構圖2022-5-419兩種常用的TTL與非門集成電路芯片管腳排列圖(a) 74LS00與非門芯片管腳排列圖與非門芯片管腳排列圖 1 2 3 4 5 6 7 & & & &

15、amp; 14 13 12 11 10 9 8 & & 1 2 3 4 5 6 7 14 13 12 11 10 9 8 (b) 74LS20與非門芯片管腳排列圖與非門芯片管腳排列圖 型號中74是指標準型系列TTL芯片；L指低功耗；S表示肖特基。其中74LS00中包含四個2輸入的與非門；74LS20包括兩個4輸入的與非門。芯片中的線和“”線均為公用。2022-5-420 4、具有圖騰結構的幾個TTL與非門輸出端不能并聯； 輸出高電平(3.6V)、輸出低電平 (0.3V)，關門電平(1V)，開門電 電平(1.4V)，輸入高電平噪聲容限，輸入低電平電流(1.4mA)，扇出系數(NO

16、越大帶負載能力越強)等。 1、不用的管腳 可以懸空，不可以接地； 2、不用的管腳可以接高電平，不可以接低電平； 5、輸出端接容性負載時，應接大電阻(2.7K)限流； 3、幾個輸入端引腳可以并聯連接； 6、TTL集成電路的電源電壓應滿足5V要求，輸入信號電平應在05V之間。TTL與非門的與非門的主要參數？主要參數？ 7、用45W以下電鉻鐵焊接，最好用中性焊劑，設備應良好接地。2.7.1集成邏輯門使用2022-5-4212.7.3集成邏輯門電路多余輸入端的處理多余輸入端的處理 與門和與非門的多余輸入端接邏輯與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接?；蛘吲c有用輸入端并接。接接 VCC

17、通過通過 1 10 k 電阻接電阻接 VCC與有用輸入端并接與有用輸入端并接TTL 電路輸入端懸空時相當于輸入高電平，電路輸入端懸空時相當于輸入高電平，做實驗時與門和與非門等的做實驗時與門和與非門等的多余輸入端可懸空，多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。但使用中多余輸入端一般不懸空，以防止干擾。2022-5-422或門和或非門的多余輸入端接邏輯或門和或非門的多余輸入端接邏輯 0或者與有用輸入端并接或者與有用輸入端并接2022-5-423 例例 欲用下列電路實現非運算，試改錯。欲用下列電路實現非運算，試改錯。( (ROFF 700 ，RON 2.1 k )2022-5-424解：解：O