1、存儲器選擇題：1、下面關(guān)于半導(dǎo)體存儲器組織敘述中，錯誤的是()。D A、存儲器的核心部分是存儲體，由若干存儲單元構(gòu)成 B、存儲單元由若干存放0和1的存儲元件構(gòu)成 C、一個存儲單元有一個編號，就是存儲單元地址 D、同一個存儲器中，每個存儲單元的寬度可以不同2、下面()存儲器是目前已被淘汰的存儲器。C A、半導(dǎo)體存儲器 B、磁表面存儲器 C、磁芯存儲器 D、光盤存儲器3、若SRAM芯片的容量為1024*4位，則地址和數(shù)據(jù)引腳的數(shù)目分別是()。AA、10,4 B、5,4 C、10,8 D、5,84、若計算機(jī)字長16位，主存地址空間大小是64KB，按字節(jié)編址，則主存尋址范圍是()。A A、064K-1

2、 B、032K-1 C、064KB-1 D、032KB-15、需要定時刷新的半導(dǎo)體存儲器芯片是()B A、SRAM B、DRAM C、EPROM D、Flash Memory6、假定用若干個16K*1位的存儲器芯片組成一個64K*8位的存儲器，芯片內(nèi)各單元連續(xù)編址，則地址BFF0H所在的芯片的最小地址為()。C A、4000H B、6000H C、8000H D、A000H7、假定用若干個16K*8位的存儲器芯片組成一個64K*8位的存儲器，芯片內(nèi)各單元交叉編址，則地址BFFFH所在的芯片的最小地址為()。D A、0000H B、0001H C、0002H D、0003H8、假定主存地址位數(shù)為

3、32位，按字節(jié)編址，主存和Cache之間采用直接映射方式，主存塊大小 為1個字，每字32位，寫操作時采用全寫方式，則能存放32K字?jǐn)?shù)據(jù)的Cache的總?cè)萘恐辽賾?yīng)有多少位( )。B A、1504K B、1536K C、1568K D、1600K9、假定主存地址位數(shù)為32位，按字節(jié)編址，主存和Cache之間采用直接映射方式，主存塊大小 為1個字，每字32位，寫操作時采用回寫方式，則能存放32K字?jǐn)?shù)據(jù)的Cache的總?cè)萘恐辽賾?yīng)有多少位( )。C A、1504K B、1536K C、1568K D、1600K10、假定主存地址位數(shù)為32位，按字節(jié)編址，主存和Cache之間采用全相連映射方式，主存塊大小

4、 為1個字，每字32位，寫操作時采用回寫方式和隨機(jī)替換策略，則能存放32K字?jǐn)?shù)據(jù)的Cache的總?cè)萘恐辽賾?yīng)有多少位( )。D 10題干有問題應(yīng)為 全相連 因?yàn)橹苯佑成錄]有替換算法，沖突就替換 A、1536K B、1568K C、2016K D、2048K11、假定主存按字節(jié)編址，Cache共有64行，采用直接映射方式，主存塊大小為32字節(jié)，所有編號從0開始。問主存第3000號所在主存塊對應(yīng)Cache行號是()。C A、13 B、26 C、29 D、58 12、有一主存-Cache層次的存儲器，其主存容量為1MB，Cache容量為16KB，每字塊有8個字，每字32位，采用直接地址映像方式，若主存

5、地址為35301H，且CPU訪問Cache命中，則在Cahce的第( )(十進(jìn)制數(shù)表示)字塊中(Cache起始字塊為第0字塊)。A A、152 B、153 C、154 D、15113、關(guān)于虛擬存儲器，下列說法正確的是( )。A 、虛擬存儲器利用了局部性原理、頁式虛擬存儲器的頁面如果很小，主存中存放的頁面數(shù)較多，導(dǎo)致缺頁頻率較低，換頁次數(shù)減少，最終可以提升操作速度、頁式虛擬存儲器的頁面如果很大，主存中存放的頁面數(shù)較少，導(dǎo)致頁面調(diào)度頻率較高，換頁次數(shù)增加，降低操作速度、段式虛擬存儲器中，段具有邏輯獨(dú)立性，易于實(shí)現(xiàn)程序的編譯、管理和保護(hù)，也便于多道程序共享 A、 B、 C、 D、 、14、某計算機(jī)系

6、統(tǒng)，其操作系統(tǒng)保存在硬盤上，其內(nèi)存儲器應(yīng)該采用( )。C A、RAM B、ROM C、RAM和ROM D、都不對15、虛擬存儲器中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的是( )。D A、快表與慢表都存儲在主存中，但快表比慢表容量小 B、快表采用了優(yōu)化的搜索算法，因此查找速度快 C、快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果 D、快表采用快速存儲器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快16、在Cache和主存構(gòu)成的兩級存儲器中，Cache的存儲時間是100ns，主存的存儲時間是1000ns，如果希望有郊存儲時間不超過190ns，則cache的命中率至少是( )。AA

7、、90% B、98%C、95% D、99%17、4片 16K8 位的存儲芯片可以設(shè)計成（ ）容量的存儲器。D. 64K8 位 . 32K4 位 .32K16 位 . 16K32 位A、 B、C、 D、18、在cache存儲器系統(tǒng)中，當(dāng)程序正在執(zhí)行時，由 完成地址變換。BA、程序員 B、硬件 C、硬件和軟件 D、操作系統(tǒng)19、計算機(jī)的存儲器采用分級方式是為了( )。BA、方便編程 B、解決容量、速度、價格三者之間的矛盾C、保存大量數(shù)據(jù)方便 D、操作方便20、雙端口RAM在( )情況下會發(fā)生讀寫沖突。B A、左端口和右端口的地址碼不同。 B、左端口和右端口的地址碼相同C、左端口和右端口的數(shù)據(jù)碼不同

8、 D、左端口和右端口的數(shù)據(jù)碼相同21、已知單個存儲體的存儲周期為110ns，總線傳輸周期為10ns，則當(dāng)采用低位交叉編址的多模塊存儲器時，存儲體數(shù)應(yīng)( )。DA、小于11 B、等于11 C、大于11 D、大于等于1122、一個四體并行低位交叉存儲器，每個模塊的容量是64K*32位，存取周期為200ns，在下述說法中( )是正確的。D A、在200ns內(nèi)，存儲器能向CPU提供256位二進(jìn)制信息B、在200ns內(nèi)，存儲器能向CPU提供128位二進(jìn)制信息C、在50ns內(nèi)，存儲器能向CPU提供32位二進(jìn)制信息D、以上都不對23、某32位計算機(jī)的Cache容量為16KB，Cache行的大小為16B，若主

9、存與Cache地址映像采用直接映像方式，則主存地址為0x1234E8F8的單元裝入Cache的地址是( )。CA、0001 0001 0011 01 B、0100 0100 0110 10C、1010 0011 1110 00 D、1101 0011 1010 0024、在Cache中，常用的替換策略有：隨機(jī)法(RAND)、先進(jìn)先出(FIFO)、近期最少使用法(LRU)，其中局部性原理有關(guān)的是( )C A、隨機(jī)法 B、先進(jìn)先出法 C、近期最少使用法 D、都不是25、某存儲系統(tǒng)中，主存容量是cache容量的4096倍，cache被分為64塊，當(dāng)主存地址和cache地址采用直接映射方式時，地址映射

10、表的大小應(yīng)為( )。(假設(shè)不考慮一致維護(hù)和替換算法位)D A、6*4097bit B、64*12bit C、6*4096bit D、64*13bit26、有一主存-cache層次的存儲器，其主存容量為1MB，cache容量為16KB，每字塊有8個字，每字32位，采用直接映像方式，若主存地址為35301H，且CPU訪問cache命中，則在cache的第( )(十進(jìn)制表示)字塊中(cache起始字塊為第0字塊)。A A、152 B、153 C、154 D、15127、若由高速緩存、主存和硬盤構(gòu)成三級存儲系統(tǒng)，則CPU訪問該存儲系統(tǒng)時發(fā)送的地址為( )。C A、高速緩存地址 B、虛擬地址 C、主存物

11、理地址 D、磁盤地址28、為使虛擬存儲系統(tǒng)有效地發(fā)揮其預(yù)期的作用，所運(yùn)行的程序應(yīng)具有的特性是( )。C A、不應(yīng)含有過多的IO操作 B、大小不應(yīng)小于實(shí)際的內(nèi)存容量 C、應(yīng)具有較好的局部性 D、順序執(zhí)行的指令不應(yīng)過多 29、關(guān)于虛擬存儲器，下列說法正確的是( )。A 、虛擬存儲器利用了局部性原理、頁式虛擬存儲器的頁面如果很小，主存中存放的頁面數(shù)較多，導(dǎo)致缺頁頻率較低，換頁次數(shù)減少，最終可以提升操作速度、頁式虛擬存儲器的頁面如果很大，主存中存放的頁面數(shù)較少，導(dǎo)致頁面調(diào)度頻率較高，換頁次數(shù)增加，降低操作速度、段式虛擬存儲器中，段具有邏輯獨(dú)立性，易于實(shí)現(xiàn)程序的編譯、管理和保護(hù)，也便于多道程序共享 A、

12、 B、 C、 D、 、30、虛擬存儲器中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的是( )。D A、快表與慢表都存儲在主存中，但快表比慢表容量小 B、快表采用了優(yōu)化的搜索算法，因此查找速度快 C、快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果 D、快表采用快速存儲器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快31、下列關(guān)于虛存的敘述中，正確的是( )。A A、對應(yīng)用程序員透明，對系統(tǒng)程序員不透明B、對應(yīng)用程序員不透明，對系統(tǒng)程序員透明C、對應(yīng)用程序員、對系統(tǒng)程序員都不透明D、對應(yīng)用程序員、對系統(tǒng)程序員都透明32、在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，由( ) 完成地址映射。D A、

13、程序員 B、編譯器 C、裝入程序 D、操作系統(tǒng)應(yīng)用題1、 假定某計算機(jī)的主存地址空間大小為64KB，按字節(jié)編址，Cache采用4路組相聯(lián)映射、LRU替換和寫回策略，能存放4KB數(shù)據(jù)，主存與cache之間交換的主存塊大小為64字節(jié)。請回答下列問題：(1)主存地址字節(jié)如何劃分要求說明每個字段的含義、位數(shù)和主存地址中的位置(2)Cache的總?cè)萘坑卸嗌傥?3)若Cache初始為空，CPU依次從0號地址單元順序訪問到4344號單元，共重復(fù)訪問6次。Cache存取時間為20ns，主存存取時間為200ns，試估計CPU訪存的平均時間。1、(1)主存64KB=216 所以主存地址位數(shù)為16位 Cache 4

14、KB=212 行數(shù)為212/64=26 組數(shù)為26/4=24所以主存地址為 6位4位6位標(biāo)記組號塊內(nèi)地址高6位為標(biāo)記 中間4位為組號 低6位為塊內(nèi)地址 (2)采用寫回策略，所以cache每行增加一個修改位， 采用LRU替換策略得增加計數(shù)器位數(shù)因?yàn)槭撬穆方M相聯(lián)，所以每行增加2位計數(shù)器位(LRU)，每行6位標(biāo)記位，每行1位有效位，所以每行位數(shù)為64*8+1+2+6+1=522所以總?cè)萘?為64*522=33408位 (3)塊大小為64字節(jié)，訪問到4344號單元，則訪問容量為43454096，4355/64=68塊，因此，前0-4095號地址應(yīng)該都可對應(yīng)準(zhǔn)入cache中，后4096-4344共4個塊

15、分別裝入 0組、1組、2組、3組替換第0塊、1塊、2塊、3塊反復(fù)6次 所以第一次循環(huán)時每塊的第一個單元都沒命中其后單元命中，未中次數(shù)為 68次 其后的5次循環(huán)，組4-15全命中，而0-3組中的第0行均沒全中1、2、3行命中，所以未命中次數(shù)為8*5=40次 總訪存次數(shù)為4345*6=26070 未命中次數(shù)為68+40=108 所以命中率中(26070-108)/26070=% 所以平均訪問時間 為*20ns+*200ns=+1=2、設(shè)有一個直接映象方式的cache，其容量為8K字，每塊內(nèi)有為16個字，主存的容量是512K字，求(1) 主存有多少個塊多少區(qū)(2) 該cache可容納多少個塊Cach

16、e 字地址有多少位塊號和塊內(nèi)地址各多少位 (3) 主存的字地址有多少位區(qū)號、區(qū)內(nèi)塊號和塊內(nèi)地址各多少位(4) 主存中的第i塊映象到cache中哪一個塊中(5) 將主存的第513塊調(diào)入cache，則cache的塊號為多少它的區(qū)號標(biāo)志為多少(6) 在上一步的基礎(chǔ)上，送出的主存的字地址為04011H時，是否命中2、(1)主存塊數(shù)512KW/16W=219/24=215 塊 區(qū)512K/8K=219/213=26 (2)cache塊為8K/16=29 cache字地址為13位，塊號9位，塊內(nèi)地址4位 (3)主存字地址 19位 區(qū)號 6位 區(qū)內(nèi)塊號即cache塊位9位 塊內(nèi)地址4位(4)主存映射到Cac

17、he塊= i mod 29 (5) 主存塊 513=10 0000 0001B塊調(diào)入，cache塊號為513 mod 512=1 區(qū)號標(biāo)志為 1 (6) 地址0000 0100 0000 0001 0001B對應(yīng)cache塊號為1 區(qū)標(biāo)志為2沒命中3、有一直接映像的cache系統(tǒng)，cache有8個塊構(gòu)成，CPU送出的主存塊地址流序列分別為14、18、14、18、8、4、8、和10（十進(jìn)制）。求每次訪問后，cache的地址分配情況和操作狀態(tài)。3、每次訪問情況及操作見表14181418848108888181818181818104441414141414141414調(diào)入調(diào)入命中命中調(diào)入裝入命中替

18、換4、有一全相聯(lián)cache系統(tǒng)，cache有8個塊構(gòu)成，CPU送出的主存地址流序列分別為01101B、10010B、01101B、01000B、10010B、00100B、01000B和01010B，即十進(jìn)制為14、18、14、18、8、4、8、和10。求：（1） 每次訪問后，cache的地址分配情況。（2） 當(dāng)cache的容量換成4個塊，地址流為00110B、01111B、00110B、01101B、01011B、01010B、01000B和00111B時，求采用先進(jìn)先出替換算法相應(yīng)地址分配和操作4、(1)每次訪問情況及操作見表14181418848101414141414141414181

19、81818181818888844410調(diào)入調(diào)入命中命中調(diào)入裝入命中裝入(2) cache換成四個塊，先進(jìn)先出每次訪問情況及操作見表6156131110876666610101015151515158813131313711111111調(diào)入調(diào)入命中調(diào)入調(diào)入替換替換替換5、假定某計算機(jī)的Cache采用直接映射方式，和主存交換數(shù)據(jù)塊大小1個字，按字編址，一共能存放16個字的數(shù)據(jù)。CPU開始執(zhí)行某程序時，cache為空，在該程序執(zhí)行過程中，CPU依次訪問以下地址序列：2,3，11,16,21,13,64,48,19,11,3，22,4，27,6和11。請問：(1)每次訪問在cache中命中還是缺失試

20、計算訪問上述地址序列的Cache命中率。(2)若cache數(shù)據(jù)區(qū)容量還是16個字，而數(shù)據(jù)塊大小改為4個字，則上述地址序列的命中情況又如何說明塊大小和命中率的關(guān)系。6、假定某處理器帶有一個數(shù)據(jù)區(qū)容量為256B的cache,其塊大小為37B。以下C語言程序段運(yùn)行在該處理器上，sizeof(int)=4,編譯器將變量I,j,c,s都 分配在通用寄存器中，因此，只需考慮數(shù)組元素的訪存情況。若cache采用直接映射方式，則當(dāng)s=64和s=63時，缺失率分別為多少若采用2路組相聯(lián)映射方式，則當(dāng)s=64和s=63時，缺失率分別為多少 Int I,j,c,s,a128;For(i=0;i10000;i+) F

21、or(j=0;j128;j=j+s) C=aj;6、s=64時，依次訪問數(shù)組a0,a64,a0,a64.重復(fù)進(jìn)行，a1在cache的0行，a64在cache的0行，所以每次訪問都要重新調(diào)入，命中率0%； S=63時，依次訪問數(shù)組a0,a63,a126, a0,a63,a126重復(fù)進(jìn)行10000次，而a1在cache的0行, a63在cache的7行, a126在cache的7行,因此三個元素a0調(diào)入后一直都在，而a63與a126在同一行中沖突，在第1次訪問過后，三個元素只有一個命中，命中率約為1/3=33% 2路組相聯(lián)時，s=64時，依次訪問數(shù)組a0,a64,a0,a64.重復(fù)進(jìn)行，a1在ca

22、che的0組，a64在cache的0組，因?yàn)椴捎?路組相聯(lián)，所以可映射在不同塊中，不存在沖突，命中率約100%；S=63時，依次訪問數(shù)組a0,a63,a126, a0,a63,a126重復(fù)進(jìn)行10000次，而a1在cache的0組, a63在cache的3組, a126在cache的3組,因此三個元素a0調(diào)入后一直都在，而a63與a126在同組中不同的塊，在第1次訪問，三個元素均不命中，其后均命中，命中率約為100%7、 假定一個計算機(jī)系統(tǒng)中有一個TLB和一個L1data cache。該系統(tǒng)按字節(jié)編址，虛擬地址16位，物理地址12位；頁大小為128B，TLB為4路組相聯(lián)，共有16個頁表項(xiàng)；L1

23、 data cache采用直接映射方式，塊大小為4B共16行。在系統(tǒng)運(yùn)行到某一時刻時，TLB、頁表和L1data cache中的部分內(nèi)容(用十六進(jìn)制表示)如圖所示。組號標(biāo)記頁框號有效位標(biāo)記頁框號有效位標(biāo)記頁框號有效位標(biāo)記頁框號有效位003-0091D100-0071011132D102-004-00A-0202-008-006-00334172-0 TLB4路組相聯(lián)4組16個頁表項(xiàng)虛頁號頁框號有效位000081001031002141003021004-0005161006-000707100813100917100A09100B-000C19100D-000E11

24、100F0D1 部分頁表：開始16項(xiàng)行索引標(biāo)記有效位字節(jié)3字節(jié)2字節(jié)1字節(jié)001911256C9AC1-0-21B1034512CD3-0-43212334C22A50D14667233D6-0-7101125465DC82412362123A9-0-A2D1436223C3B-0-C12176832135D161A3F42311E3312D4A4555F-0-L1data cache：直接映射共16行，塊大小4B請回答下列問題：(1)虛擬地址表中，哪幾位表示虛擬頁號哪幾位表示頁內(nèi)偏移量虛擬頁號中哪幾位表示TLB標(biāo)記哪幾位表示TLB索引(2)物理地址中幾位表示物理頁號哪幾位表示頁內(nèi)偏移量在訪問cache時，物理地址如何劃分標(biāo)記字段、行索引字段和塊內(nèi)地址字段(3)CPU從地址067AH中取出的值為多少要求對CPU讀取地址067AH中的過程進(jìn)行說明。7、(1)虛擬地址16位：頁大小為128B則低7位表示頁內(nèi)地址，16-7=9位表示虛頁號高9位表示；虛頁號 9位頁內(nèi)地址 7位TLB 是4路組相連 16個頁表項(xiàng)則有4組 所以虛頁號又分為兩部分 TLB組索引2位 及和TLB標(biāo)記9-2=7位，高7位TLB標(biāo)記 9-2=7位TLB索引 2位頁內(nèi)地址 7位(2)物理地址12位 頁大小為128B則低7位表