1、數(shù)字電路與邏輯設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì) Digital Circuits & Logic Design五邑大學(xué)五邑大學(xué)數(shù)字電路與邏輯設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì)課程組課程組E-mail: 5/7/2022第第2 2章章 邏輯門電路邏輯門電路2022-5-7課前學(xué)習(xí)內(nèi)容課前學(xué)習(xí)內(nèi)容2-1邏輯門電路簡介邏輯門電路簡介2-2分立元件門電路分立元件門電路2-2-2三極管反相器（非門）三極管反相器（非門）2-3 TTL集成門電路集成門電路2-3-1TTL反相器（非門）反相器（非門）2-3-3 TTL輸入端負(fù)載特性輸入端負(fù)載特性2022-5-7課前學(xué)習(xí)要求課前學(xué)習(xí)要求學(xué)習(xí)相關(guān)的視頻學(xué)習(xí)相關(guān)的視頻完成第完成

2、第5次課前作業(yè)次課前作業(yè) 星期三下午星期三下午4點(diǎn)點(diǎn)30前提交課前作業(yè)前提交課前作業(yè)5/7/2022三極管反相器（非門）三極管反相器（非門）雙極型晶體管的開關(guān)特性雙極型晶體管的開關(guān)特性1.雙極型晶體管的開關(guān)作用雙極型晶體管的開關(guān)作用BJT的基本開關(guān)電路的基本開關(guān)電路BJT的輸出特性的輸出特性5/7/2022V0=1ILVv若0BiBJT截止截止0CiCCCEVvv=0截止截止?fàn)顟B(tài)狀態(tài) 三極管反相器（非門）三極管反相器（非門）5/7/2022V5=1ILVv若CCCBRViCCCCSRVI/=BJT飽和飽和V3 . 02 . 0=CEv飽和導(dǎo)飽和導(dǎo)通狀態(tài)通狀態(tài) 三極管反相器（非門）三極管反相器（

3、非門） TTLTransistor-Transistor Logic(三三極管三極管邏輯），極管三極管邏輯），TTL邏輯門就是由邏輯門就是由雙極型晶體三極管雙極型晶體三極管（BJT, Bipolar Junction Transistor）構(gòu)成的邏輯門電路。）構(gòu)成的邏輯門電路。3.3 TTL門電路門電路TTL反相器（非門）反相器（非門）5/7/2022一般對于一般對于TTL門電路，門電路，懸空懸空和接邏輯高電平等效。和接邏輯高電平等效。若輸入端通過電阻接地，一般當(dāng)若輸入端通過電阻接地，一般當(dāng)；輸入端的負(fù)載特性輸入端的負(fù)載特性TTL輸入端負(fù)載特性輸入端負(fù)載特性2022-5-7課前學(xué)習(xí)內(nèi)容課前學(xué)習(xí)

4、內(nèi)容2-3 TTL集成門電路集成門電路2-3-4集電極開路的集電極開路的TTL門電路（門電路（OC門）門）2-3-5 OC門上拉電阻的計(jì)算門上拉電阻的計(jì)算2-3-6 TTL三態(tài)門電路三態(tài)門電路2-4 CMOS集成門電路集成門電路2-4-1CMOS普通門電路普通門電路2-4-2 CMOS輸入端負(fù)載特性輸入端負(fù)載特性2022-5-7課前學(xué)習(xí)要求課前學(xué)習(xí)要求學(xué)習(xí)相關(guān)的視頻學(xué)習(xí)相關(guān)的視頻完成第完成第6次課前作業(yè)次課前作業(yè) 星期一上午星期一上午12之前提交課前作業(yè)之前提交課前作業(yè)5/7/2022集電極開路的集電極開路的TTL門電路（門電路（OC門）門） 在工程實(shí)踐中，往往需要將多個門的輸出端并聯(lián)以實(shí)現(xiàn)在

5、工程實(shí)踐中，往往需要將多個門的輸出端并聯(lián)以實(shí)現(xiàn)“與與”邏輯的功能，這種情況稱為邏輯的功能，這種情況稱為“線與線與”。但普通。但普通TTL門門電路的輸出端是不能直接并聯(lián)使用的電路的輸出端是不能直接并聯(lián)使用的 10燒壞燒壞ABCD普通普通與非門并聯(lián)與非門并聯(lián)5/7/2022集電極開路集電極開路OC門內(nèi)部電路門內(nèi)部電路邏輯符號邏輯符號RLVCC使用電路使用電路ABY =上拉電阻上拉電阻集電極開路的集電極開路的TTL門電路（門電路（OC門）門）5/7/2022OC門的應(yīng)用：門的應(yīng)用：a. 實(shí)現(xiàn)實(shí)現(xiàn)“線與線與”“線與線與”電路電路CDABCDABYYY+=21實(shí)現(xiàn)與或非邏實(shí)現(xiàn)與或非邏輯關(guān)系輯關(guān)系集電極開

6、路的集電極開路的TTL門電路（門電路（OC門）門）5/7/2022外接負(fù)載電阻外接負(fù)載電阻RL的計(jì)算的計(jì)算 外接電阻外接電阻RL的取值合的取值合適與否，決定驅(qū)動門輸出適與否，決定驅(qū)動門輸出電平是否在允許值之內(nèi)電平是否在允許值之內(nèi) 當(dāng)輸出為高電平時，所當(dāng)輸出為高電平時，所有的驅(qū)動管都截止。有的驅(qū)動管都截止。RL取取值不能太大，否則值不能太大，否則VOH會降會降低，小于低，小于VOH（min）。a. 驅(qū)動管輸出為高電平時驅(qū)動管輸出為高電平時 輸出為高電平的情況VOHIOHIIHOC門上拉電阻的計(jì)算門上拉電阻的計(jì)算OC門上拉電阻的計(jì)算門上拉電阻的計(jì)算5/7/2022)(min)(max)IHOHOH

7、CCLmInIVVR輸出為高電平的情況VOHIOHIIH(min)(max)(OHIHOHLCCVmInIRV其中其中n驅(qū)動管的個數(shù)驅(qū)動管的個數(shù) m負(fù)載管輸入端的個數(shù)負(fù)載管輸入端的個數(shù)IOH每個每個OC門門T5管截止時管截止時的漏電流；的漏電流；IIH負(fù)載門每個輸入端的負(fù)載門每個輸入端的高電平輸入電流高電平輸入電流VOH(min) 驅(qū)動管輸出高電驅(qū)動管輸出高電平的最小電壓。平的最小電壓。OC門上拉電阻的計(jì)算門上拉電阻的計(jì)算OC門上拉電阻的計(jì)算門上拉電阻的計(jì)算5/7/2022 當(dāng)驅(qū)動管輸出為低當(dāng)驅(qū)動管輸出為低電平時，若只有一個驅(qū)電平時，若只有一個驅(qū)動門的動門的T5管導(dǎo)通，則管導(dǎo)通，則RL取值不能

8、太小，否則取值不能太小，否則VOL會提高，大于會提高，大于VOL（max），如圖，如圖3.5.41所示所示則：則： 輸出為低電平的情況VOLIOLIILOC門上拉電阻的計(jì)算門上拉電阻的計(jì)算OC門上拉電阻的計(jì)算門上拉電阻的計(jì)算5/7/2022(max)(min)(OLILOLLCCVImIRVILOLOLCCLImIVVR(max)(min) 輸出為低電平的情況VOLIOLIILOC門上拉電阻的計(jì)算門上拉電阻的計(jì)算m負(fù)載管輸入端的個數(shù)負(fù)載管輸入端的個數(shù)IOL一個一個OC門門T5管導(dǎo)通管導(dǎo)通時的電流；時的電流；IIL負(fù)載門每個輸入端的負(fù)載門每個輸入端的低電平輸入電流低電平輸入電流VOL(max)

9、驅(qū)動管輸出低電驅(qū)動管輸出低電平的最小電壓。平的最小電壓。OC門上拉電阻的計(jì)算門上拉電阻的計(jì)算 三態(tài)門（三態(tài)門（TS），它是在普通與非門電路的基礎(chǔ)上附加控制），它是在普通與非門電路的基礎(chǔ)上附加控制電路構(gòu)成的。其特點(diǎn)是除了輸出高、低電平兩個狀態(tài)外，還有第電路構(gòu)成的。其特點(diǎn)是除了輸出高、低電平兩個狀態(tài)外，還有第三種狀態(tài)，即三種狀態(tài)，即高阻狀態(tài)高阻狀態(tài)。 其典型電路如圖其典型電路如圖 它與普通與非門電路它與普通與非門電路的主要差別是輸入級多了的主要差別是輸入級多了一個使能端一個使能端EN 和一個二和一個二極管極管D。1.電路結(jié)構(gòu)電路結(jié)構(gòu)TTL三態(tài)門電路三態(tài)門電路其邏輯符號及邏輯功能如圖所示，控制端為低

10、電平有效其邏輯符號及邏輯功能如圖所示，控制端為低電平有效工作原理工作原理（1）當(dāng)）當(dāng)EN 0時，與非門為正常工作狀態(tài)，即時，與非門為正常工作狀態(tài)，即)( ABY（2）當(dāng)）當(dāng)EN 1時，與非門為高阻態(tài)，即時，與非門為高阻態(tài)，即YZ三三 態(tài)態(tài) 門門TTL三態(tài)門電路三態(tài)門電路圖所示是控制端為高電平有效的三態(tài)門，其符號如圖所示是控制端為高電平有效的三態(tài)門，其符號如圖所示圖所示（1）當(dāng)）當(dāng)EN1時，與非門為正常工作狀態(tài)，即時，與非門為正常工作狀態(tài)，即（2）當(dāng)）當(dāng)EN0時，與非門為高阻態(tài)，即時，與非門為高阻態(tài)，即YZ工作原理工作原理)( ABY三三 態(tài)態(tài) 門門TTL三態(tài)門電路三態(tài)門電路2.3 CMOS門電

11、路門電路 CMOS邏輯門電路是在邏輯門電路是在TTL器件之后，出器件之后，出現(xiàn)的應(yīng)用比較廣泛的數(shù)字邏輯器件，在現(xiàn)的應(yīng)用比較廣泛的數(shù)字邏輯器件，在功耗、功耗、抗干擾、帶負(fù)載能力抗干擾、帶負(fù)載能力上優(yōu)于上優(yōu)于TTL邏輯門，所邏輯門，所以超大規(guī)模器件幾乎都采用以超大規(guī)模器件幾乎都采用CMOS門電路，門電路，如存儲器如存儲器ROM、可編程邏輯器件、可編程邏輯器件PLD等等 在在CMOS集成電路中，以金屬集成電路中，以金屬-氧化物氧化物-半導(dǎo)體場效應(yīng)管（半導(dǎo)體場效應(yīng)管（Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱，簡稱MOS管管）作為開關(guān)器件。

12、）作為開關(guān)器件。CMOS普通門電路普通門電路5/7/2022對于對于CMOS門電路，一般門電路，一般不允許輸入端懸空不允許輸入端懸空。若輸入端通過電阻接地，與接若輸入端通過電阻接地，與接；若輸入端接電源電壓時，與接若輸入端接電源電壓時，與接；輸入端的負(fù)載特性輸入端的負(fù)載特性CMOS輸入端負(fù)載特性輸入端負(fù)載特性2022-5-7課前學(xué)習(xí)內(nèi)容課前學(xué)習(xí)內(nèi)容2-4 CMOS集成門電路集成門電路2-4-3 OD門、門、CMOS三態(tài)門和傳輸門電路三態(tài)門和傳輸門電路2-5常用集成邏輯門常用集成邏輯門2-5-2集成邏輯門電路參數(shù)集成邏輯門電路參數(shù)2-5-3門電路扇出系數(shù)的計(jì)算門電路扇出系數(shù)的計(jì)算2022-5-7

13、課前學(xué)習(xí)要求課前學(xué)習(xí)要求學(xué)習(xí)相關(guān)的視頻學(xué)習(xí)相關(guān)的視頻完成第完成第7次課前作業(yè)次課前作業(yè) 星期三下午星期三下午4點(diǎn)點(diǎn)30前提交課前作業(yè)前提交課前作業(yè)5/7/2022漏極開路的漏極開路的CMOS門電路（門電路（OD門）門） 2 . 2 9 O D 門 線 與 連 接 2 . 2 8 C M O S 漏 極 開 路 門 及 邏 輯 符 號 Y A B 2.29 OD門 線 與 連 接 2.28 CMOS漏 極 開 路 門 及 邏 輯 符 號 YAB 2 . 2 9 O D 門 線 與 連 接 2 . 2 8 C M O S 漏 極 開 路 門 及 邏 輯 符 號 Y A B電路電路邏輯符號邏輯符號線

14、與線與CDABYYY+=215/7/2022CMOS三態(tài)門電路三態(tài)門電路電路電路邏輯符號邏輯符號工作原理：工作原理：0=ENa. AY =011=ENb. 10 TP1、TN2均截止，均截止，輸出斷開，呈高阻態(tài)，輸出斷開，呈高阻態(tài)，即即Y=Z。TP1、TN2導(dǎo)通導(dǎo)通5/7/2022 CMOS傳輸門傳輸門電路電路邏輯符號邏輯符號工作原理：工作原理： CMOS傳輸門是由一個傳輸門是由一個N溝道增強(qiáng)型溝道增強(qiáng)型MOS管和一個管和一個P溝道增強(qiáng)型溝道增強(qiáng)型MOS管接成管接成的雙向開關(guān)，可傳輸模擬或數(shù)字信號。的雙向開關(guān)，可傳輸模擬或數(shù)字信號。 a. C = 0 TN、TP均截止，開關(guān)斷開。均截止，開關(guān)斷

15、開。01b. C = 110 vI在在05V之間，之間，TN、TP總有一個導(dǎo)總有一個導(dǎo)通，開關(guān)接通，通，開關(guān)接通，vO=vI。5/7/2022TTL和和CMOS集成邏輯門系列簡介集成邏輯門系列簡介TTL集成邏輯門系列集成邏輯門系列TTL54系列系列74系列系列74系列：標(biāo)準(zhǔn)通用系列系列：標(biāo)準(zhǔn)通用系列 （平均傳輸時間為（平均傳輸時間為10ns，功，功耗為耗為10mW）74H系列：高速系列系列：高速系列 （平均傳輸時間為（平均傳輸時間為6ns，功耗，功耗為為22mW）74L系列：肖特基系列系列：肖特基系列 ，速度和功耗比，速度和功耗比74H系列有系列有所改善（平均傳輸時間為所改善（平均傳輸時間為6

16、ns，功耗為，功耗為19mW）74LS系列：低功耗肖特基系列系列：低功耗肖特基系列 （平均傳輸時間為（平均傳輸時間為9.5ns，功耗為，功耗為2mW），常用），常用74AS系列：先進(jìn)肖特基系列系列：先進(jìn)肖特基系列 ，為提高速度而設(shè)，為提高速度而設(shè)，但功耗有所提高但功耗有所提高74ALS系列：先進(jìn)低功耗肖特基系列系列：先進(jìn)低功耗肖特基系列 ，提高速度且，提高速度且降低功耗，使延遲降低功耗，使延遲-功耗積最小功耗積最小74F系列：用于高速系列：用于高速5/7/2022CMOS集成邏輯門系列集成邏輯門系列CMOS4000系列：基本的系列：基本的CMOS系列系列 （平均傳輸時間為（平均傳輸時間為100

17、ns）74HC/HCT系列：高速系列：高速CMOS系列系列 （平均傳輸時間為（平均傳輸時間為10ns）74AHC/AHCT系列：改進(jìn)的高速系列：改進(jìn)的高速CMOS系列系列 ，縮短平均，縮短平均延遲時間，進(jìn)一步提高帶負(fù)載能力延遲時間，進(jìn)一步提高帶負(fù)載能力74LVC/ALVC系列：低壓系列：低壓CMOS系列系列 （平均傳輸時間為（平均傳輸時間為3.8ns）注意：無論是注意：無論是TTL還是還是CMOS，只要型號后面的數(shù)字相同，其管腳圖、，只要型號后面的數(shù)字相同，其管腳圖、功能完全相同，只是參數(shù)不同而已。如功能完全相同，只是參數(shù)不同而已。如7400、74S00、74HC00等等，等等，都是四都是四2

18、輸入與非門。輸入與非門。TTL和和CMOS集成邏輯門系列簡介集成邏輯門系列簡介5/7/2022參數(shù)名稱和符號參數(shù)名稱和符號系列系列7474S74LS74AS74ALS74F輸入低電平最大值輸入低電平最大值VIL（max）/V0.80.80.80.80.80.8輸出低電平最大值輸出低電平最大值VOL（max）/V0.40.50.50.50.50.5輸入高電平最小值輸入高電平最小值VIH（min）/V2.02.02.02.02.02.0輸出高電平最小值輸出高電平最小值VOH（min）/V2.42.72.72.72.72.7TTL門電路（門電路（7400）的輸入、輸出電平值）的輸入、輸出電平值集成邏

19、輯門電路參數(shù)集成邏輯門電路參數(shù)1. 輸入和輸出的高、低電平輸入和輸出的高、低電平5/7/2022NLILmax)OLmax（）VVV=-OHminIHmin（）（）NHVVV=-2. 噪聲容限噪聲容限輸入噪聲容限示意圖輸入噪聲容限示意圖a. 輸入高電平噪聲容限輸入高電平噪聲容限 在保證輸出高、低電平不變（變化的范圍不允許超過規(guī)定的允許限度）在保證輸出高、低電平不變（變化的范圍不允許超過規(guī)定的允許限度）的條件下，允許輸入高、低電平有一個波動范圍，這個范圍稱為輸入噪聲的條件下，允許輸入高、低電平有一個波動范圍，這個范圍稱為輸入噪聲容限。容限。 b. 輸入低電平噪聲容限輸入低電平噪聲容限電路的噪聲容

20、限愈大，其抗干擾能力電路的噪聲容限愈大，其抗干擾能力愈強(qiáng)，愈強(qiáng)，CMOS的噪聲容限比的噪聲容限比TTL的高的高集成邏輯門電路參數(shù)集成邏輯門電路參數(shù)5/7/20223. 輸入、輸出電流輸入、輸出電流輸入低電平電流輸入低電平電流IIL 輸入端接低電平時，從門電路輸入端流出的電流。輸入端接低電平時，從門電路輸入端流出的電流。輸入高電平電流輸入高電平電流IIH 輸入端接高電平時，流入門電路輸入端的電流。輸入端接高電平時，流入門電路輸入端的電流。輸出低電平電流輸出低電平電流IOL 輸出低電平時，流入門電路輸出端的電流。輸出低電平時，流入門電路輸出端的電流。輸出高電平電流輸出高電平電流IOH 輸出高電平時，流出門電路輸出端的電流。輸出高電平時，流出門電路輸出端的電流。設(shè)流入為正設(shè)流入為正集成邏輯門電路參數(shù)集成邏輯門電路