1、第三章 數(shù)字邏輯基礎(chǔ)微處理器由成千上百萬(wàn)個(gè)晶體管組成 Intel Pentium 4 (2000): 48 million IBM PowerPC 750FX (2002): 38 million IBM/Apple PowerPC G5 (2003): 58 million層次:晶體管開關(guān)(0，1)開關(guān)邏輯門(AND, OR, NOT)邏輯門邏輯電路(Adder, multiplexer, decoder, register, )邏輯電路微處理器(LC-3)雙極型集成電路（雙載子：空穴和電子同時(shí)參與導(dǎo)電） 以通常的NPN或PNP型雙極型晶體管為基礎(chǔ)的單片集成電路。它是1958年世界上最早制成

2、的集成電路。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎(chǔ)上采用埋層工藝和隔離技術(shù)，以雙極型晶體管為基礎(chǔ)元件。 雙極型集成電路（雙載子：空穴和電子同時(shí)參與導(dǎo)電） 以通常的NPN或PNP型雙極型晶體管為基礎(chǔ)的單片集成電路。它是1958年世界上最早制成的集成電路。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎(chǔ)上采用埋層工藝和隔離技術(shù)，以雙極型晶體管為基礎(chǔ)元件。 MOS有PMOS和NMOS之分，對(duì)應(yīng)的分別是PMOS電路和NMOS電路，主流的由兩者共同做成的互補(bǔ)型電路（CMOS)。開關(guān) 打開: 電路無(wú)電流流過(guò) Light is off Vout is +2.9V開關(guān) 閉合: 電流通過(guò)開關(guān) Ligh

3、t is on Vout is 0V基于開關(guān)的電路 能簡(jiǎn)單的表征兩個(gè)狀態(tài):on/off, open/closed, voltage/no voltage. MOS = Metal Oxide Semiconductor(金屬氧化半導(dǎo)體) 兩種類型: n- MOS and p-MOSn-MOS 控制門(Gate,柵極)電壓為正時(shí),MOS開關(guān)閉合 , #1(Source,源極) and #2(Drain,漏極)導(dǎo)通 控制門(Gate)電壓為低時(shí),MOS開關(guān)斷開 , #1 and #2截止Gate = 1Gate = 0Terminal #2 must beconnected to GND (0V)

4、.p-MOS 工作機(jī)制和 n-MOS互補(bǔ)(相反) 門極(Gate)電壓為低時(shí),MOS開關(guān)閉合 , #1 and #2導(dǎo)通 門極(Gate)電壓為正時(shí),MOS開關(guān)斷開 , #1 and #2截止Gate = 1Gate = 0Terminal #1 must beconnected to +2.9V.如何利用電子開關(guān)實(shí)現(xiàn)基本的邏輯操作: AND, OR, NOT.邏輯值與模擬電壓: 用不同范圍的模擬電壓來(lái)表示0和1 模擬電壓范圍取決于制造晶體的工藝 通常代表 “1”的高電壓有: +5V, +3.3V, +2.9V, +1.8V, +1.35V, +1.0V 教材教學(xué)使用 +2.9VCMOS :C

5、omplementary MOS特點(diǎn): 在電路中成對(duì)使用 n-MOS 和 p-MOS兩種晶體管 p-MOS 一端連接到代表高電平的正電壓(+),符號(hào) 當(dāng)控制門輸入為低時(shí)另一端輸出為高電壓(1). n-MOS 一端連接到代表低電平的0電壓(GND),符號(hào) 當(dāng)控制門輸入為低時(shí)另一端輸出為低電壓(0).電路輸出或者通過(guò)開關(guān)連接到正電壓，或者通過(guò)開關(guān)連接到0電壓(GND)InOut0 V2.9 V2.9 V0 VInOut0110Truth tableABC001010100110Note: Serial structure on top, parallel on bottom.ABC00001110

6、1111Add inverter to NOR.ABC001011101110Note: Parallel structure on top, serial on bottom.ABC000010100111Add inverter to NAND.CBACBACBACBACBACBAnnnnAAAAAAAAAAAA21212121A B001110011001100101110001BA BABA 思考：利用 OR門,反門實(shí)現(xiàn)AND門 思考：只用 NAND門,能實(shí)現(xiàn)AND,NOT和OR嗎? AND/OR 門可以有多余2個(gè)的輸入信號(hào). AND ：所有輸入= 1 ，輸出才為1。 OR： 所有輸入

7、 = 0，輸出才為0。NAND/NOR操作類似 NAND ：所有輸入= 1 ，輸出才為0。 OR： 所有輸入 = 0，輸出才為1。使用二輸入實(shí)現(xiàn)三輸入的實(shí)現(xiàn)方法MOS 晶體管是最基本的電子開關(guān)器件，用來(lái)實(shí)現(xiàn)最基本的邏輯門電路。 p-MOS 一端連接到 代表高電平的正電壓(+) 當(dāng)控制門輸入為低時(shí)另一端輸出為高電壓(1). n-MOS 一端連接到 代表低電平的0電壓(GND) 當(dāng)控制門輸入為低時(shí)另一端輸出為低電壓(0).基本門電路: NOT, NOR, NAND（分別用2，4，4mos晶體管） 邏輯功能通常用AND, OR, and NOT表示摩根定律（反演律) 實(shí)現(xiàn)與或操作的轉(zhuǎn)換組合邏輯電路組

8、合邏輯電路 輸出只依賴當(dāng)前的輸入 無(wú)狀態(tài)（無(wú)存儲(chǔ)電路）時(shí)序邏輯電路時(shí)序邏輯電路 輸出不僅依賴當(dāng)前的輸入還取決于電路過(guò)去的狀態(tài) 利用存儲(chǔ)電路存儲(chǔ)電路過(guò)去的狀態(tài)信息 時(shí)序邏輯電路=組合邏輯電路+存儲(chǔ)電路我們先學(xué)習(xí)些常用的組合邏輯的功能電路,然后再學(xué)習(xí)時(shí)序電路。真值表 邏輯表達(dá)式的方法可以將任意真值表轉(zhuǎn)換成基于AND, OR, NOT操作的邏輯表達(dá)式(邏輯完備性)1. 找出輸出F = 1的行；2. 對(duì)每個(gè)F = 1的行， 取值為1的變量用原變量表示， 取值為0的變量用反變量表示，形成與表達(dá)式；3. 將各個(gè)與表達(dá)式進(jìn)行邏輯或，得到最終的邏輯表達(dá)式。ABCD00000010010101101000101

9、1110011101. AND combinations 1. AND combinations that yield a 1 in that yield a 1 in the the truth table.truth table.2. OR the results2. OR the resultsof the AND gates.of the AND gates.組合邏輯電路設(shè)計(jì)流程1）問(wèn)題確定輸入輸出2）形成真值表3）真值表邏輯表達(dá)式4）邏輯表達(dá)式化簡(jiǎn)5）用基本邏輯門電路實(shí)現(xiàn) 【例】某廠有A、B、C三個(gè)車間和Y、 Z兩臺(tái)發(fā)電機(jī)。如果一個(gè)車間開工，啟動(dòng)Z發(fā)電機(jī)即可滿足使用要求； 如果兩個(gè)車

10、間同時(shí)開工，啟動(dòng)Y發(fā)電機(jī)即可滿足使用要求；如果三個(gè)車間同時(shí)開工，則需要同時(shí)啟動(dòng)Y、 Z兩臺(tái)發(fā)電機(jī)才能滿足使用要求。 試僅用與非門和異或門兩種邏輯門設(shè)計(jì)一個(gè)供電控制電路， 使電力負(fù)荷達(dá)到最佳匹配。 解解 用“0”表示該廠車間不開工或發(fā)電機(jī)不工作，用“1”表示該廠車間開工或發(fā)電機(jī)工作。為使電力負(fù)荷達(dá)到最佳匹配， 應(yīng)該根據(jù)車間的開工情況即負(fù)荷情況，來(lái)決定兩臺(tái)發(fā)電機(jī)的啟動(dòng)與否。 因此，此處的供電控制電路中，A、B、C是輸入變量，Y、Z是輸出變量。由此列出電路的真值表如表1所示。真值真值表表2-bitdecoder4-to-1 MUX對(duì)兩個(gè)1bit二進(jìn)制位做加法同時(shí)加上下一級(jí)傳遞過(guò)來(lái)的進(jìn)位。A B Ci

11、nS Cout0000000110010100110110010101011100111111利用軟件設(shè)計(jì)硬件電路。（PLA/CPLD/FPGA）原理：實(shí)現(xiàn)真值表可能的所有與項(xiàng)。利用可編程的連接點(diǎn)選擇連接到多輸入或門上。組合邏輯電路 輸出只依賴當(dāng)前的輸入 無(wú)狀態(tài)（無(wú)存儲(chǔ)電路）時(shí)序邏輯電路 輸出不僅依賴當(dāng)前的輸入還取決于電路過(guò)去的狀態(tài) 利用存儲(chǔ)電路存儲(chǔ)電路過(guò)去的狀態(tài)信息 時(shí)序邏輯電路時(shí)序邏輯電路= =組合邏輯電路組合邏輯電路+ +存儲(chǔ)電路存儲(chǔ)電路時(shí)序邏輯電路組成如圖所示，它由組合邏輯電路，記憶電路(鎖存器組)兩部分組成。其中： X1， X2，.，Xn 外部輸入信號(hào) Q1， Q2，.，Qr 存儲(chǔ)器

12、的輸出，稱為狀態(tài)變量 Z1， Z2，.，Zm 對(duì)外輸出信號(hào) Y1， Y2，.，Yk 觸發(fā)器的激勵(lì)信號(hào) Q1，Qr 信號(hào)表示電路現(xiàn)在所處的狀態(tài)，簡(jiǎn)稱現(xiàn)態(tài)(Present State)； 在對(duì)電路功能進(jìn)行研究時(shí)，通常將某一時(shí)刻的狀態(tài)稱為“現(xiàn)態(tài)”，Q的位數(shù)決定了狀態(tài)數(shù)量. 1位: 電路有兩個(gè)狀態(tài) 0,1 2位: 電路有四個(gè)狀態(tài)00,01,10,11將在某一現(xiàn)態(tài)下，外部信號(hào)發(fā)生變化后到達(dá)的新的狀態(tài)稱為 “次態(tài)” ?，F(xiàn)態(tài)和次態(tài)不是一成不變的。電路一旦從現(xiàn)態(tài)變?yōu)榇螒B(tài)， 對(duì)于下一個(gè)變化來(lái)講，這個(gè)次態(tài)就變成了現(xiàn)態(tài)。一般時(shí)序電路中有一個(gè)控制系統(tǒng)狀態(tài)統(tǒng)一變化的信號(hào)稱為時(shí)鐘信號(hào)，時(shí)鐘信號(hào)按固定的時(shí)鐘節(jié)拍變化。結(jié)構(gòu)上

13、存在輸出到輸入的反饋通道，且有存儲(chǔ)器件；因?yàn)橛写鎯?chǔ)器件， 所以電路具有記憶功能。如果僅就輸入輸出關(guān)系來(lái)看，也可以說(shuō)時(shí)序邏輯電路具有一個(gè)特點(diǎn)，即電路在任何時(shí)刻的輸出不僅和該時(shí)刻的輸入有關(guān)， 而且和過(guò)去的輸入也有關(guān)系。時(shí)序邏輯電路中可用的存儲(chǔ)器件種類很多，可以是延遲元件， 也可以是鎖存器，其中以集成鎖存器的使用最為廣泛。磁性材料（磁盤、硬盤），電子器件（內(nèi)存條）。利用電子電路來(lái)制作的記憶器件被稱為鎖存器。 鎖存器：具有存儲(chǔ)功能的器件，能夠存儲(chǔ)一位二進(jìn)制信息的基本單元。 鎖存器特點(diǎn)：1. 有兩個(gè)穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2. 能根據(jù)輸入信號(hào)將鎖存器置成“0”或“1”態(tài)；3. 輸入信號(hào)消失后，被置成

14、的“0”或“1”態(tài)能保存下來(lái)，即具有記憶功能。簡(jiǎn)單的存儲(chǔ)單元（存儲(chǔ)1bit信息） R信號(hào)（低有效）：“Reset” 清零信號(hào)，R=0，S=1將存儲(chǔ)單元內(nèi)容設(shè)置為0 S信號(hào)（低有效） ：“Set” 設(shè)置信號(hào)，S=0，R=1將存儲(chǔ)單元內(nèi)容設(shè)置為1 a,b輸出互反（a=1時(shí)b=0或a=0時(shí)b=1） R,S同時(shí)為0？輸入端R=0，S=1：當(dāng)鎖存器R端為低電平、S端為高電平時(shí)，鎖存器為0態(tài)，a端為0，而b端為1。輸入端R=1，S=0：當(dāng)鎖存器R端為高電平、S 端為低電平時(shí)，鎖存器為1態(tài)，a端為1，而b端為0。輸入端R=1，S=1：當(dāng)鎖存器的兩個(gè)輸入端都同時(shí)為高電平時(shí)，鎖存器維持原狀態(tài)不變。 輸入端R=0

15、，S=0：當(dāng)鎖存器兩輸入端同時(shí)變1后，鎖存器究竟是什么狀態(tài)取決于門1和門2的反應(yīng)速度，輸出不確定。R = S = 1 保持當(dāng)前值,存儲(chǔ)狀態(tài)S = 0, R=1 set value to 1R = 0, S = 1 set value to 0R = S = 0 禁止態(tài), 不允許同時(shí)寫入0和1 回到保持態(tài)后輸出不確定，可能為1也可能為0Dont do it!基本RS觸發(fā)器的特點(diǎn)： 1） S：直接置位端 R：直接復(fù)位端 2） 無(wú)統(tǒng)一控制信號(hào)，狀態(tài)轉(zhuǎn)化由RS端直接控制基本觸發(fā)器問(wèn)題： 1）輸入電平R、S直接控制觸發(fā)器輸出狀態(tài)，多個(gè)存儲(chǔ)器位讀寫時(shí)轉(zhuǎn)態(tài)變化不統(tǒng)一，使用不便，抗干擾能力差； 2）R、S 輸

16、入有約束。 R、S 不能同時(shí)有效（R+S=1）2個(gè)輸入： D (data) ， WE (write enable) 當(dāng)WE = 0,鎖存器保持。(此時(shí)D信號(hào)變化不影響輸出) S = R = 1 當(dāng)WE = 1 (此時(shí)D信號(hào)變化影響輸出,鎖存器輸出為D的值) D=0: S=1 ,R=0 out=0 D=1: S=0, R=1 out=1 消除了約束。寄存器存放多位數(shù)據(jù)，有多個(gè)鎖存器組成。4-bit4-bit寄存器寄存器從右到左表示數(shù)據(jù)位 從(0)到(n-1)位可使用位地址表示A = 0101001101010101A2:0 = 101A14:9 = 101001015內(nèi)存由一定數(shù)目的存儲(chǔ)單元組成

17、，其中每個(gè)存儲(chǔ)單元可以被單獨(dú)識(shí)別(具有唯一的地址)并存放一個(gè)數(shù)據(jù)。 k = 2nlocationsm bits尋址空間尋址空間: :可可獨(dú)立識(shí)別的存儲(chǔ)單元總數(shù)獨(dú)立識(shí)別的存儲(chǔ)單元總數(shù)（通常為（通常為2 2的整數(shù)次冪）的整數(shù)次冪）尋址能力尋址能力: :每個(gè)內(nèi)存存儲(chǔ)單元中包含的每個(gè)內(nèi)存存儲(chǔ)單元中包含的bitbit數(shù)目數(shù)目( (例如：每個(gè)位置存取一個(gè)字節(jié)例如：每個(gè)位置存取一個(gè)字節(jié)) )地址譯碼地址譯碼字選擇字選擇字寫使能字寫使能地址地址寫使能寫使能輸入數(shù)據(jù)位輸入數(shù)據(jù)位輸出數(shù)據(jù)位輸出數(shù)據(jù)位This is a not the way actual memory is implemented. fewer

18、transistors, much more dense,relies on electrical propertiesBut the logical structure is very similar. address decoder word select line word write enableTwo basic kinds of RAM (Random Access Memory) Static RAM (SRAM)：fast, maintains data as long as power applied Dynamic RAM (DRAM)：slower but denser,

19、 bit storage decays must be periodically refreshedAlso, non-volatile memories: ROM, PROM, flash, 狀態(tài)機(jī)組合邏輯電路存儲(chǔ)單元輸入輸出兩類密碼鎖418430155102025組組合：合：數(shù)值正確即可開鎖.時(shí)序：時(shí)序：數(shù)值和順序都正確才能開鎖.系統(tǒng)在特定時(shí)刻和特定條件下的快照。例如: 記分牌可以代表籃球比賽的狀態(tài)：比分，剩余時(shí)間，控球方等。 X或者O的位置可以描述游戲“三子連珠”的狀態(tài)。密碼鎖的4種狀態(tài)，以A-D表示：A: 閉鎖狀態(tài)，且無(wú)外部操作。B: 閉鎖狀態(tài)，剛完成R13操作。C: 閉鎖狀態(tài)，已完成

20、R13-L22操作序列。D: 開鎖狀態(tài)，已完成R13-L22-R3操作序列。狀態(tài)節(jié)點(diǎn)和節(jié)點(diǎn)間的連線組合。狀態(tài)圖(State Diagram)是時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換圖的簡(jiǎn)稱， 它能夠直觀地描述時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系和輸入輸出關(guān)系， 是分析和設(shè)計(jì)時(shí)序邏輯電路的一個(gè)重要工具。在狀態(tài)圖中，電路的狀態(tài)用狀態(tài)名符號(hào)外加圓圈(稱為狀態(tài)圈)來(lái)表示，狀態(tài)轉(zhuǎn)換的方向用箭頭來(lái)表示，箭頭旁以X/Z的形式標(biāo)出轉(zhuǎn)換的輸入條件X和相應(yīng)的電路輸出Z，如圖所示。狀態(tài)圖狀態(tài)圖SiSjXn / Zn該圖讀法如下：當(dāng)電路在時(shí)刻tn處于現(xiàn)態(tài)Si而輸入為X時(shí)，電路輸出為Z；在時(shí)刻tn+1，電路將轉(zhuǎn)換到次態(tài)Sj。 【例】 某時(shí)序邏輯電

21、路的狀態(tài)圖如圖所示。假定電路現(xiàn)在處于狀態(tài)S0，試確定電路輸入序列為X=1000010110時(shí)的狀態(tài)序列和輸出序列，并說(shuō)明最后一位輸入后電路所處的狀態(tài)。 解解: 根據(jù)電路的狀態(tài)圖、初始狀態(tài)及輸入序列，可以推導(dǎo)如下：1/00/00/11/01/10/0Xn / Zn0/0S1S3S21/0S0狀態(tài)圖狀態(tài)圖時(shí)刻 0 1 2 3 4 5 6 7 8 9輸入X 1 0 0 0 0 1 0 1 1 0現(xiàn)態(tài) S0 S1 S2 S3 S0 S0 S1 S2 S0 S1次態(tài) S1 S2 S3 S0 S0 S1 S2 S0 S1 S2輸出Z 0 0 0 1 0 0 0 1 0 0 可見(jiàn)，當(dāng)電路處于初始狀態(tài)S0且輸

22、入序列X=1000010110時(shí)， 狀態(tài)序列為S1S2S3S0S0S1S2S0S1S2，Z輸出序列為0001000100， 最后一位輸入后電路處于S2狀態(tài)。 有限狀態(tài)機(jī)的5個(gè)組成部分:1.狀態(tài)(有限數(shù)目)2.外部輸入(有限數(shù)目)3.對(duì)外輸出(有限數(shù)目)4.任意狀態(tài)間轉(zhuǎn)移(顯式注明)5.對(duì)外輸出操作(顯式注明)輸入可產(chǎn)生狀態(tài)轉(zhuǎn)移輸出可以由1)當(dāng)前狀態(tài)決定 2)當(dāng)前狀態(tài)+輸入通常，狀態(tài)轉(zhuǎn)移是通過(guò)時(shí)鐘來(lái)觸發(fā)的。在每個(gè)時(shí)鐘周期的開始，基于當(dāng)前狀態(tài)和外部輸入，狀態(tài)機(jī)進(jìn)行轉(zhuǎn)換?！?”“0”time一個(gè)時(shí)鐘周期組合邏輯電組合邏輯電路路：決定輸出和下一個(gè)狀態(tài)。存儲(chǔ)單元: 存儲(chǔ)各種狀態(tài)。時(shí)鐘狀態(tài)機(jī)組合邏輯電路存儲(chǔ)單元輸入輸出交通警告牌:當(dāng)通電工作時(shí)候的狀態(tài)(Switch=on) S00: No lights on (Z=0,Y=0,X=0) S01: light1 & 2 on (Z=1,Y=0,X=0) S02: light1, 2, 3, & 4 on(Z=1,Y=1,X=0) S03: light1, 2, 3, 4, & 5on(Z=1,Y=1,X=1) (repeat as long as switchis turned on)DANGERMOVERIGHT12345State bit S1State bit S0Swit