1、實(shí)驗(yàn)指導(dǎo)書信息學(xué)院編17第一章 數(shù)字邏輯實(shí)驗(yàn)簡(jiǎn)介1.1唐都儀器數(shù)字邏輯實(shí)驗(yàn)環(huán)境介紹數(shù)字邏輯實(shí)驗(yàn)臺(tái)由輸入控制實(shí)驗(yàn)電路模塊(面包板)輸出顯示等三個(gè)部分組成。結(jié)構(gòu)參見實(shí)驗(yàn)箱。1.2實(shí)驗(yàn)的一般步驟數(shù)字邏輯實(shí)驗(yàn)的一般程序可分為準(zhǔn)備階段、布線與驗(yàn)證階段、調(diào)試階段以及實(shí)驗(yàn)完成后書寫實(shí)驗(yàn)報(bào)告等。1。實(shí)驗(yàn)準(zhǔn)備階段實(shí)驗(yàn)前的準(zhǔn)備工作做得越充分，實(shí)驗(yàn)成功的可能性就越大。因此，不可忽視實(shí)驗(yàn)前的準(zhǔn)備，實(shí)驗(yàn)前應(yīng)做好如下工作。（1） 認(rèn)真閱讀實(shí)驗(yàn)?zāi)康?、要求及?nèi)容，并復(fù)習(xí)有關(guān)的理論知識(shí)；（2） 根據(jù)實(shí)驗(yàn)內(nèi)容所提出的要求，給出問題的邏輯描述并寫出相應(yīng)邏輯函數(shù)表達(dá)式。（3） 根據(jù)實(shí)驗(yàn)所提供的集成電路組件，將輸出函數(shù)表達(dá)式轉(zhuǎn)換成適當(dāng)

2、的形式，并繪制邏輯電路圖。2布線與方案驗(yàn)證完成理論設(shè)計(jì)后，即可在實(shí)驗(yàn)臺(tái)上進(jìn)行布線與方案驗(yàn)證。（1） 器件安裝，即在實(shí)驗(yàn)臺(tái)上插入實(shí)驗(yàn)提供的組件。（2） 布線，即建立芯片引腳之間的真確連接。連線時(shí)最好選用不同顏色，以便區(qū)別不同用途。（3） 方案驗(yàn)證。確認(rèn)連接無誤后，即可打開實(shí)驗(yàn)臺(tái)電源并撥動(dòng)相應(yīng)開關(guān)等，同時(shí)觀察輸出顯示燈或七段顯示譯碼器的狀態(tài)變化。操作時(shí)記錄輸入輸出結(jié)果，并將記錄結(jié)果與理論值進(jìn)行比較。如果實(shí)驗(yàn)結(jié)果正確，則實(shí)驗(yàn)成功；如果實(shí)驗(yàn)結(jié)果不正確則必須進(jìn)行調(diào)試。3分析與思考實(shí)驗(yàn)完成后，應(yīng)對(duì)實(shí)驗(yàn)結(jié)果和各種實(shí)驗(yàn)現(xiàn)象進(jìn)行分析與思考，找出理論與實(shí)際的差距，提出自己的見解。最后，應(yīng)回答指定的思考題。4實(shí)驗(yàn)報(bào)

3、告在完成全部實(shí)驗(yàn)過程后，生成實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)報(bào)告一般包括以下幾項(xiàng)內(nèi)容：（1） 實(shí)驗(yàn)?zāi)康?；?） 實(shí)驗(yàn)所用儀器和組件；（3） 實(shí)驗(yàn)內(nèi)容；（4） 實(shí)驗(yàn)邏輯電路圖；（5） 實(shí)驗(yàn)布線方案；（6） 結(jié)果分析、總結(jié)；1.3 實(shí)驗(yàn)調(diào)試方法盡管在實(shí)驗(yàn)前做好了充分準(zhǔn)備，實(shí)驗(yàn)過程中也很認(rèn)真，但依然可能發(fā)生各種非正?，F(xiàn)象，使實(shí)驗(yàn)結(jié)果與設(shè)計(jì)要求有出入，致使電路不能完成預(yù)期的邏輯功能，通常將其稱為“電路故障”。因此，我們?cè)谶M(jìn)行實(shí)驗(yàn)時(shí)必須認(rèn)真記錄各種非正?，F(xiàn)象，并對(duì)記錄結(jié)果進(jìn)行分析，找出故障原因。產(chǎn)生故障的原因通常有下面幾種： 1.電路設(shè)計(jì)錯(cuò)； 2.連線錯(cuò)誤；3.集成電路組件（芯片）使用不當(dāng)或功能不正常； 4.操作錯(cuò)誤等。

4、為使實(shí)驗(yàn)順利進(jìn)行，或便于排除故障，在完成連線后，應(yīng)對(duì)所有連線復(fù)查一遍，檢查是否漏接和錯(cuò)接。在實(shí)驗(yàn)中，如果出現(xiàn)故障，首先應(yīng)檢查實(shí)施的正確性，即操作是否正確，連線是否有錯(cuò)等。若連線有錯(cuò)，則只需糾正即可。如果肯定連和操作均無問題，則應(yīng)檢查設(shè)計(jì)方案，看所設(shè)計(jì)的電路圖是否能滿足邏輯功能的要求，這一點(diǎn)也是不可忽視的。 在排除故障和錯(cuò)誤的過程中，應(yīng)對(duì)排錯(cuò)的方法、修改后的設(shè)計(jì)方案等作詳細(xì)記錄。實(shí)驗(yàn)中常見的錯(cuò)誤有芯片未連接電源線和地線，電源開關(guān)未打開，接線錯(cuò)誤，芯片錯(cuò)用，設(shè)計(jì)方案有錯(cuò)誤等。實(shí)驗(yàn)一 集成電路的邏輯功能測(cè)試一、實(shí)驗(yàn)?zāi)康?、掌握面包板連接電路的方法。2、掌握集成邏輯門的邏輯功能。3、掌握集成與非門的測(cè)

5、試方法。二、實(shí)驗(yàn)原理TTL集成電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱作三極管、三極管邏輯電路（Transistor -Transistor Logic ）簡(jiǎn)稱TTL電路。54 系列的TTL電路和74 系列的TTL電路具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)。所不同的是54 系列比74 系列的工作溫度范圍更寬，電源允許的范圍也更大。74 系列的工作環(huán)境溫度規(guī)定為0700C，電源電壓工作范圍為5V±5%V，而54 系列工作環(huán)境溫度規(guī)定為-55±1250C，電源電壓工作范圍為5V±10%V。54H 與74H,54S 與74S 以及54LS 與74LS 系列的區(qū)別也僅在于

6、工作環(huán)境溫度與電源電壓工作范圍不同，就像54 系列和74 系列的區(qū)別那樣。在不同系列的TTL 器件中，只要器件型號(hào)的后幾位數(shù)碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。TTL 集成電路由于工作速度高、輸出幅度較大、種類多、不易損壞而使用較廣，特別對(duì)我們進(jìn)行實(shí)驗(yàn)論證，選用TTL 電路比較合適。因此，本課程實(shí)驗(yàn)大多采用74LS(或74)系列TTL 集成電路，它的電源電壓工作范圍為5V±5%V，邏輯高電平為“1”時(shí)2.4V，低電平為“0”時(shí)0.4V。它們的邏輯表達(dá)式分別為：圖1.1 分別是本次實(shí)驗(yàn)所用基本邏輯門電路的邏輯符號(hào)圖。圖1.1 TTL 基本邏輯門電路與門的邏輯功能為“

7、有0 則0，全1 則1”；或門的邏輯功能為“有1則1，全0 則0”；非門的邏輯功能為輸出與輸入相反；與非門的邏輯功能為“有0 則1，全1 則0”；或非門的邏輯功能為“有1 則0，全0 則1”；異或門的邏輯功能為“不同則1，相同則0”。三、實(shí)驗(yàn)設(shè)備硬件：1、儀器數(shù)字邏輯實(shí)驗(yàn)箱2、器件集成芯片四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟1、基本集成門邏輯電路測(cè)試（1）測(cè)試與門邏輯功能74LS08是四個(gè)2輸入端與門集成電路（見附錄1），請(qǐng)按下圖搭建電路，再檢測(cè)與門的邏輯功能，結(jié)果填入下表中。ABY00011011（2）測(cè)試或門邏輯功能74LS32是四個(gè)2輸入端或門集成電路（見附錄1），請(qǐng)按下圖搭建電路，再檢測(cè)或門的邏輯功

8、能，結(jié)果填入下表中。ABY00011011（3）測(cè)試非門邏輯功能74HC04是6個(gè)單輸入非門集成電路（見附錄1），請(qǐng)按下圖搭建電路，再檢測(cè)非門的邏輯功能，結(jié)果填入下表中。AY01（4）測(cè)試與非門邏輯功能74LS00是四個(gè)2輸入端與非門集成電路（見附錄1），請(qǐng)按下圖搭建電路，再檢測(cè)與非門的邏輯功能，結(jié)果填入下表中。ABY00011011（5）測(cè)試或非門邏輯功能74LS02是四個(gè)2輸入端或非門集成電路（見附錄1），請(qǐng)按下圖搭建電路，再檢測(cè)或非門的邏輯功能，結(jié)果填入下表中。ABY00011011（6）測(cè)試異或門邏輯功能74LS86是四個(gè)2輸入端異或門集成電路，請(qǐng)按下圖搭建電路，再檢測(cè)異或門的邏輯功能

9、，結(jié)果填入下表中。ABY00011011（7）測(cè)試同或門邏輯功能74LS266是四個(gè)2輸入端同或門集成電路，請(qǐng)按下圖搭建電路，再檢測(cè)同或門的邏輯功能，結(jié)果填入下表中。ABY000110112、利用與非門組成其他邏輯門電路組成與門電路將74LS00中任意兩個(gè)與非門組成如下圖所示的與門電路，輸入端接邏輯電平開關(guān)，輸出端接指示燈LED，撥動(dòng)邏輯開關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填入下表中。ABY00011011組成或門電路將74LS00中任選三個(gè)與非門組成如下圖所示的或門電路，輸入端接邏輯電平開關(guān)，輸出端接指示燈LED，撥動(dòng)邏輯開關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填

10、入下表中。ABY00011011組成異或門電路將74LS00中的與非門按照下圖所示的電路連線，輸入端接邏輯電平開關(guān)，輸出端接指示燈LED，撥動(dòng)邏輯開關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填入下表中。ABY00011011五、思考題請(qǐng)用或非門實(shí)現(xiàn)其他邏輯門電路，如與門、或門、非門、異或、同或。常用組件介紹2.1邏輯門電路 一二輸入四與非門74LS00 Y= ABA B(a) 邏輯圖& Vcc 4B 4A 4Y 3B 3A 3Y 1A 1B 1Y 2A 2B 2Y GND（b）外引線排列圖14 13 12 11 10 9 8 74LS001 2 3 4 5 6 7 二 。二輸入

11、四或非門74LS02 Vcc 4Y 4B 4A 3Y 3B 3A1Y 1A 1B 2Y 2A 2B GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS021 2 3 4 5 6 7Y= A+BA B(a) 邏輯圖1 三六門反向器74LS04 Vcc 6A 6Y 5A 5Y 4A 4Y1A 1Y 2A 2Y 3A 3Y GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS041 2 3 4 5 6 7Y=A A(a) 邏輯圖 1四二輸入四與門74LS08 Vcc 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND(b) 外引線排

12、列圖14 13 12 11 10 9 8 74LS081 2 3 4 5 6 7Y=ABA B(a) 邏輯圖 &五三輸入三與非門74LS10 Y=ABCA B C(a) 邏輯圖 & Vcc 1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS101 2 3 4 5 6 7 Y=ABCD A B C D（a）邏輯圖 & Vcc 2D 2C NC 2B 2A 2Y1A 1B NC 1C 1D 1Y GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS201 2 3

13、4 5 6 7六 四入雙與非門74LS20 七三輸入三或非門74LS27 Vcc 1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS271 2 3 4 5 6 7 Y=A+B+CA B C(a) 邏輯圖 1八二輸入四或門74LS32 Vcc 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS321 2 3 4 5 6 7Y=A+BA B(a) 邏輯圖1九. 二輸入四異或門74LS86Y=AB= A B + A B

14、A B（a）邏輯圖=1 Vcc 4B 4A 4Y 3A 3B 3Y1A 1B 1Y 2A 2B 2Y GND(b) 外引線排列圖14 13 12 11 10 9 8 74LS861 2 3 4 5 6 72.2觸發(fā)器一負(fù)沿觸發(fā)雙J-K觸發(fā)器74LS73 1J 1 Q 1Q GND 2K 2Q 2 Q1CK 1CLR 1K Vcc 2CK 2CLR 2J (b) 外引線排列圖14 13 12 11 10 9 8 74LS731 2 3 4 5 6 7 Q QCLR(a) 邏輯圖 K CK J 輸 入 輸 出CLR CK J K Q L X X X LH H L L Qo H H L HL H L

15、 H LH H H H Qo H H X X Q (c) 功能表 二正沿觸發(fā)雙D觸發(fā)器74LS74 Vcc 2RD 2D 2C 2SD 2Q 2Q 1RD 1D 1C 1SD 1Q 1 Q GND (b) 外引線排列圖14 13 12 11 10 9 8 74LS741 2 3 4 5 6 7 Q QRD SD(a) 邏輯圖C D 輸 入 輸 出 SD RD C D Q L H X X H L H L X X L H L L X X H* H* H H H H L H H L L H H H L X QO (c) 功能表 注：* 這種情況下是不穩(wěn)定的，即當(dāng)預(yù)置和清除輸入回到高電平時(shí)，狀態(tài)將不能

16、保持。2.3功能部件一十進(jìn)制計(jì)數(shù)器74LS90 CPA NC QA QD GND QB QC CPB R01 R02 NC Vcc S 91 S 92 (a) 外引線排列圖14 13 12 11 10 9 8 74LS901 2 3 4 5 6 7 輸 入 輸 出CP R01 R02 S9 1 S92QD QC QB QAX H H L X L L L LX H H X L L L L LX X X H H H L L H X L X L 計(jì) 數(shù) L X L X 計(jì) 數(shù) L X X L 計(jì) 數(shù) X L L X 計(jì) 數(shù) （b）復(fù)位記數(shù)功能表 N 輸 出 QD QC QB QA0123456789

17、 L L L L L L L H L L H L L L H H L H L L L H L H L H H L L H H H H L L L H L L H 計(jì)數(shù)脈沖N最低位 QA QB QC QD 最高位 計(jì)數(shù)脈沖N CPA CPB （c）8421碼計(jì)數(shù)方式 QA QB QC QDCPA 74LS90CPB M=5 M=2 (d) 計(jì)數(shù)時(shí)的狀態(tài)表 二 .五位移位寄存器74LS96CLR 串行DATA CK 置數(shù)LD(b) 邏輯圖QA QB QC QD QE 74LS96 A B C D ECLR QA QB QC GND QD QE DATACK A B C Vcc D E LD (a)

18、 外引線排列圖16 15 14 13 12 11 10 9 74LS961 2 3 4 5 6 7 8清除CLR置數(shù)LD預(yù) 置時(shí)鐘CK串行DATA輸 出A B C D EQA QB QC QD QELLHHHHHHLXHHHLLLX X X X XL L L L LH H H H HL L L L LH L H L HX X X X XX X X X XX X X X XXXXLLLXXXXXXHLL L L L LL L L L LH H H H HQA0 QB0 QC0 QD0 QE0H QB0 H QD0 HQA0 QB0 QC0 QD0 QE0H QA n QB n QC n QD n

19、L QA n QB n QC n QDn （c）功能表三四位數(shù)值比較器74LS85 Vcc A3 B2 A2 A1 B1 A0 B0B3 A<B A=B A>B FA>B FA=B FAB GND(a) 外引線排列圖16 15 14 13 12 11 10 9 74LS851 2 3 4 5 6 7 8比 較 輸 入聯(lián) 級(jí) 輸 入輸 出A3 B3A2 B2A1 B1A0 B0A>BA<BA=BFA>BFA<BFA=BA3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=

20、B3A3=B3XXA2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2XXXXA1>B1A1<B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1XXXXXXA0>B0A0<B0A0=B0A0=B0A0=B0A0=B0A0=B0A0=B0XXXXXXXX100X10XXXXXXXX010X10XXXXXXXX001100101010101000010101010101000100000000001100 （b）功能表四 雙全加器74LS183 Vcc 2A 2

21、B 2Cn 2Cn+1 NC 2 1A NC 1B 1Cn 1Cn+1 1 GND (b) 外引線排列圖14 13 12 11 10 9 8 74LS1831 2 3 4 5 6 7 (a) 邏輯圖 Cn+1A B Cn五四位并行加法器74LS83B4 4 C4 C0 GND B1 A1 1A4 3 A3 B3 Vcc 2 B2 A2(a) 外引線排列圖16 15 14 13 12 11 10 9 74LS831 2 3 4 5 6 7 8 功能如下： 該芯片可實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)A4A3A2A1和B4B3B2B1相加。C0為進(jìn)位輸入，4321為和數(shù)輸出，C4為兩數(shù)相加產(chǎn)生的進(jìn)位輸出。 引 線 名 稱功 能輸入端CLRLD D,C,B,ACPU CPD 清除預(yù)置控制預(yù)置初置累加記數(shù)脈沖累減記數(shù)