1、 二十進制編碼器，同一時刻只允許一個輸入端有信二十進制編碼器，同一時刻只允許一個輸入端有信號。不允許許多信號同時出現(xiàn)在輸入端。輸入互相排斥。號。不允許許多信號同時出現(xiàn)在輸入端。輸入互相排斥。 優(yōu)先編碼器，優(yōu)先編碼器，是輸入端同時有信號到來，編碼器自動是輸入端同時有信號到來，編碼器自動按優(yōu)先權排隊，先對優(yōu)先權級別最高的輸入信號進行編按優(yōu)先權排隊，先對優(yōu)先權級別最高的輸入信號進行編碼。然后按優(yōu)先權順序分別對其它輸入信號進行編碼。碼。然后按優(yōu)先權順序分別對其它輸入信號進行編碼。時：時：0ST所有輸出電路開啟01STIIIIY)(76542STIIIIIIIIY)(765435421STIIIIIII

2、IIIY)(76564354210 中規(guī)模集成電路中規(guī)模集成電路74LS14874LS148為了為了擴展電路的功能和增加使用的靈活擴展電路的功能和增加使用的靈活性性, ,在邏輯電路中附加了由門在邏輯電路中附加了由門G G1 1G G2 2和和G G3 3組成控制電路。組成控制電路。為選通輸入端為選通輸入端ST編碼器正常工作編碼器正常工作, 0ST電平電平所有輸出端被封鎖在高所有輸出端被封鎖在高, 1ST 8線3線優(yōu)先編碼器（MSI)74LS148邏輯圖&1&1&1111111111111SYEXY0Y1Y2Y0I1I2I3I4I5I6I7IST&1&1&1111111111111SYEXY0Y

3、1Y2Y0I1I2I3I4I5I6I7IST為選通輸出端：為選通輸出端：SY為擴展端：為擴展端：EXYSTIIIIIIIIYS76543210上式說明：當編碼輸入端全為高電平，且ST=1時，YS=0。編編碼碼輸輸入入”。表表示示“電電路路工工作作，但但無無, 0SYSTSTIIIIIIIIYEX76543210STIIIIIIII)(76543210上式說明：當編碼輸入端只要有一個低電平(/I7=0, I7=1)，時，/YEX=0。有編碼輸入”。有編碼輸入”。表示“電路工作，而且表示“電路工作，而且, 0EXY根據(jù)以上分析可以列出功能表11111111000000000111101011000

4、0 1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X01111111100100111111111101ST0IN1IN2IN3IN4IN5IN6IN7IN2Y1Y0Y控制端控制端:EXY選通輸入端選通輸入端:ST1ST 不管輸入端是否有不管輸入端是否有信號，電路都不會有輸信號，電路都不會有輸出。輸出被封鎖。出。輸出被封鎖。 編碼器工作，編碼編碼器工作，編碼輸出取決于輸入變量輸出取決于輸入變量。0ST編碼電路工作，有

5、編碼信號輸入，編碼電路工作，有編碼信號輸入，編碼器有二進制反碼輸出。編碼器有二進制反碼輸出。編碼電路工作，無編碼信號輸入。編碼電路工作，無編碼信號輸入。1,012EXYYYY0EXY0ST8線3線優(yōu)先編碼功能表：編碼電路工作，有編碼信號輸入。編碼電路工作，有編碼信號輸入。EXYSY端端選通輸選通輸出:SY1,012SEXYYYYY1SY0SYEXSST1,Y,Y1輸出被封鎖輸出被封鎖210Y Y Y1EXSST0,Y1,Y0電路工作，無編碼電路工作，無編碼信號輸入，輸出被信號輸入，輸出被封鎖。封鎖。EXSST0,Y0,Y1電路工作，有編碼電路工作，有編碼信號輸入，有二進信號輸入，有二進制反碼輸

6、出。制反碼輸出。共八個輸入端。共八個輸入端。:07II 共三個二進制輸出端。共三個二進制輸出端。02YY 控制端有三個：控制端有三個：:ST輸入控制端、選通輸入端。且低有效低有效。/ST=0時，編碼器正常工作，/ST=1,所有輸出被封鎖。:EXY擴展端。用于擴展編碼器功能。選通輸出端。手冊規(guī)定：優(yōu)優(yōu)先先權權級級別別最最高高。7I優(yōu)先權級別最低。優(yōu)先權級別最低。0I編碼器對輸入“0”進行編碼。而且是反碼輸出。:SY74148 (8線3線）優(yōu)先編碼器邏輯符號：0Y1Y2YEXY0I1I2I3I4I5I6I7ISTSY74LN012SYEXY 將將8 8線線3 3線優(yōu)先編碼

7、器擴展為線優(yōu)先編碼器擴展為1616線線4 4線優(yōu)先編碼器。線優(yōu)先編碼器。 用兩片用兩片8-38-3編碼器組成編碼器組成1616線線-4-4線輸出優(yōu)先編碼器。線輸出優(yōu)先編碼器。/I/I1515優(yōu)先權最高。優(yōu)先權最高。1 15 58 8當當： I II I 均均無無輸輸入入信信號號時時，按照優(yōu)先順序的要求：7070才才允允許許對對I I I I 的的輸輸入入信信號號進進行行編編碼碼。 因此，只要將第（因此，只要將第（2 2）片的）片的選通輸出端選通輸出端Y YS S作為第（作為第（1 1）片的）片的選通輸入信號選通輸入信號/ST/ST即可。只對低即可。只對低八位輸入信號編碼。八位輸入信號編碼。 當

8、片（2)有編碼信號輸入時，片（2）的/YEX=0, YS=1，由于片（2）的YS端接片（1）的/ST端，片（1）被封鎖，電路只對片（2）進行編碼。 編碼輸入的低三位應為兩片輸出/Y2、/Y1、/Y0的邏輯與。依照上面分析得出擴展邏輯電路圖EXSST0,Y1,Y00 1 2 3 4 5 6 7EN0 1 2 3 4 5 6 70Y1Y2YEXY74LS148(1)SYS T0 1 2 3 4 5 6 7EN8 9 10 11 12 13 14 150Y1Y2YEXY74LS148(2)SYS T&0Y1Y2Y3YEXY11111 1 1 1 1 1 1 01 1 1 1 1 1 1 11 1 1

9、 1 1 1 1 000001100000011111000000010 將將8 8線線3 3線優(yōu)先編碼器擴展為線優(yōu)先編碼器擴展為1616線線4 4線優(yōu)先編碼器。線優(yōu)先編碼器。 用兩片用兩片8-38-3編碼器組成編碼器組成1616線線-4-4線輸出優(yōu)先編碼器。線輸出優(yōu)先編碼器。/I/I1515優(yōu)先權最高。優(yōu)先權最高。 譯碼器是編碼器的逆過程。是將輸入的每個二進制代碼翻譯成對應的輸出高、低電平。常用的譯碼器分為： 變量譯碼器。變量譯碼器。 碼制變換譯碼器。碼制變換譯碼器。 數(shù)字顯示譯碼器。數(shù)字顯示譯碼器。變量譯碼器是表示輸入狀態(tài)的組合邏輯網(wǎng)絡。 2 2線線4 4線變量譯碼器。線變量譯碼器。 2線

10、4線變量譯碼器是對輸入的2位二進制數(shù)進行譯碼，具有 22 = 4 個輸出。0Y1Y2Y3YA1A0譯碼器A1A00011100111011010111101113Y2Y1Y0Y 2 2線線4 4線變量譯碼器真值表。線變量譯碼器真值表。 013AAY 012AAY 011AAY 010AAY 由真值表直接寫出用與非門實現(xiàn)的輸出表達式。（小規(guī)模集成電路實現(xiàn)小規(guī)模集成電路實現(xiàn)）中規(guī)模集成電路2-4譯碼器74139邏輯符號。輸入二進制信號為：輸入二進制信號為：A1、A0。輸出的譯碼信號為：輸出的譯碼信號為：0123,YYYY選通信號為：選通信號為：ST根據(jù)輸出表達式可根據(jù)輸出表達式可以畫出用小規(guī)模集以

11、畫出用小規(guī)模集成門電路組成的變成門電路組成的變量譯碼器。量譯碼器。0BCD/DEC123010A1AST0Y1Y2Y3YEN11111&STA1A03Y2Y0Y1YA1A01XX11110001110001110101010110110111ST3Y2Y1Y0Y由74139邏輯電路圖及真值表可以直接輸出表達式。STAAY013STAA01STAAY012STAAY011STAAY010 合理選用選通信號，合理選用選通信號，可以擴展譯碼器功能?？梢詳U展譯碼器功能。2-42-4譯碼器功能表：譯碼器功能表：01001000111中規(guī)模集成電路2-4譯碼器74139邏輯電路圖11A0A1A2A3A1A

12、01XX11110001110001110101010110110111ST3Y2Y1Y0Y常用的中規(guī)模集成電路有：74139、CC4556。 在一片集成電路中封裝了兩組獨立的2-4譯碼器。例：將2-4譯碼器擴展為4-16譯碼器。1ST0Y3Y012312ENBIN/OCT(1)2ST7Y4Y012312ENBIN/OCT(2)3ST11Y8Y012312ENBIN/OCT(3)4ST15Y12Y012312ENBIN/OCT(4)012312ENBIN/OCT(5)10101110011 1111111 1111 11A A3 3A A2 2A A1 1A A0 01515141413131

13、212111110109 98 87 76 65 54 43 32 21 10 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 10 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 10 01 10 00 01 11 11

14、 11 11 11 11 11 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 00 00 01 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 10 00 01 11 11 11

15、 11 11 11 10 01 11 11 11 11 11 11 11 11 11 10 01 10 01 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 00 01 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 10 01

16、 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 14 - 16 譯碼器功能表(完全譯碼器） 用譯碼器構成數(shù)據(jù)分配器用譯碼器構成數(shù)據(jù)分配器DA1A0Y0Y1Y2Y3DAAY010DAAY011DAAY012DAAY013數(shù)據(jù)分配器原理框圖數(shù)據(jù)分配器原理框圖用2-4譯碼器構成四輸出數(shù)據(jù)分配器。只要將2-4譯碼器的選通端接為數(shù)據(jù)輸入即可。DA A1 1A A0 00 00 01 11 11 1D D0 01 11 11 1D D1 11 10 01

17、1D D1 11 11 11 1D D1 11 11 13Y2Y1Y0YSTAAY010STAAY011STAAY012STAAY0130BCD/DEC123010A1AST0Y1Y2Y3YEN 77Y 96Y105Y114Y312Y132Y141Y150Y 23 A 12 A 01 A CST5 BST4 AST63線8線譯碼器,:BCASTSTST為選通通控控制制端端P28頁：正邏輯和負邏輯通過真值表驗證： 正與和負或是同一邏輯門的兩種不同的名稱。ABCFSTSTSTBCAST STSTABCST STST非之與或之非非之與或之非&1111111&F負邏輯與非門 AST6 BST4 CST

18、5 01 A 12 A 23 A150Y141Y132Y114Y105Y 96Y 77Y123Y3-83-8譯碼器原理電路圖。譯碼器原理電路圖。,:BCASTSTST為選通通控控制制端端ASTCBSTST 1AST0CBSTST為高有效為高有效。為低有效。為低有效。正常譯碼條件正常譯碼條件: :012AAA012AAA012AAA012AAA012AAA012AAA012AAA012AAA0m1m2m3m4m5m6m7m 3-8 3-8譯碼器是譯碼器是A A2 2、A A1 1、A A0 0三個變?nèi)齻€變量的全部最小項量的全部最小項譯碼輸出，所以譯碼輸出，所以把這種譯碼器叫把這種譯碼器叫做做最小

19、項譯碼器。最小項譯碼器。A2A1A0為地址碼輸入端 3線8線譯碼器&1111111&3線8線譯碼器A A2 2A A1 1A A0 00 01 12 23 34 45 56 67 7X X1 1X XX XX X1 11 11 11 11 11 11 11 10 0X XX XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11

20、11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0CBSTST AST正常譯碼條件：正常譯碼條件：1AST0CBSTST 3-8 3-8譯碼器邏譯碼器邏輯符號。輯符號。 譯碼器有三位二進制輸入，八路譯碼高、低電平輸出。所以叫做3-8譯碼器。3-8譯碼器功能表非非正常譯碼條件正常譯碼條件A

21、0A1A2&0 12345 6 712 4BIN/OCTEN將將3-83-8譯碼器擴展為譯碼器擴展為4-164-16譯碼器。譯碼器。A3A2A1A00000000100100011010001010110011110001001101010111100110111101111擴展方法一：擴展方法一：正常譯碼條件正常譯碼條件：1AST0CBSTST擴展方法二擴展方法二：3-8譯碼器功能擴展01BIN/OCT(1)&1 2 3 4 5 6 72 401BIN/OCT(2)&1 2 3 4 5 6 72 43A2A1A0A101BIN/OCT(1)&1 2 3 4 5 6 72 401BIN/OCT

22、(2)&1 2 3 4 5 6 72 41A3A2A0A01230AAAAY 01231AAAAY 01232AAAAY 01233AAAAY 01234AAAAY 01235AAAAY 01236AAAAY 01237AAAAY 01238AAAAY 01239AAAAY 由以上邏由以上邏輯表達式輯表達式可以列出可以列出二十進二十進制譯碼器制譯碼器功能表。功能表。（3）中規(guī)模集成二十進制譯碼器（74LS42四線十線譯碼器）&111111110Y1Y2Y3Y4Y5Y6Y7Y8Y9Y0A1A2A3A序序號號 輸輸 入入 輸輸 出出A3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7/

23、Y8/Y900000011111111110001101111111120010110111111130011111011111140100111101111150101111101111601101111110111701111111111011810001111111101910011111111110偽偽碼碼 101011111111111011111111111111001111111111110111111111111110111111111111111111111111 邏輯符號邏輯符號0Y1Y9Y0A1A2A3A 輸入端輸入端A A3 3A A0 0為為8421BCD8421BC

24、D編編碼地址輸入端。碼地址輸入端。 四十 譯碼器是非完全譯碼器。90YY 為十個譯碼輸出端，且為十個譯碼輸出端，且輸出低電平有效。輸出低電平有效。功能表：3210012345678900000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111

25、11111111111111110101111為為無效輸入組合。無效輸入組合。偽碼偽碼01234567891248BCD/DEC 用用4-104-10譯碼器構成譯碼器構成3-83-8譯碼器。譯碼器。0Y7Y70YY 作3-8譯碼器輸出。98,YY空腳不用。A3 =0 正常譯碼。1 輸出全“1” 4-10 4-10譯碼器功能擴展。譯碼器功能擴展。用4-10譯碼器和2-4譯碼器構成5-32變量譯碼器。01 2345 6 7 8 91 2 4 8BCD/DEC0A1A2A 每片4-10譯碼器的A3作片選端。A3=0 正常譯碼，A3=1 禁止譯碼器輸出。2-4譯碼器做片選譯碼器。 將4-10譯碼器接成

26、3-8譯碼器，32輸出共用四片4-10譯碼器。 變量譯碼器也可以變成數(shù)據(jù)分配器，只要將2-4譯碼器的EN端接成輸入數(shù)據(jù)D D即可。以上電路變?yōu)?輸入32路輸出的數(shù)據(jù)分配器。0Y7Y8Y15Y16Y23Y24Y31Y0A1A3A2A4A0 1 2 3 4 5 6 7 8 912 4 8BCD/DEC(1)0 1 2 3 4 5 6 7 8 912 4 8BCD/DEC(2)0 1 2 3 4 5 6 7 8 912 4 8BCD/DEC(3)0 1 2 3 4 5 6 7 8 91 2 4 8BCD/DEC(4)012301BIN/OCTENDP169 10, 12 一個n變量輸入的變量譯碼器，

27、其輸出包含了n個輸入變量的全部最小項。用n變量譯碼器加上輸出門就能實現(xiàn)任何形式的輸入變量不大于n 的組合邏輯函數(shù)。例：用譯碼器實現(xiàn)一組多輸出函數(shù)。例：用譯碼器實現(xiàn)一組多輸出函數(shù)。ACCBBAF1ABCCBBAF2CABCCAF3 解：本題意為一組三輸入變量的多輸出函數(shù)，用3-8譯碼器可以實現(xiàn)。 用用3-83-8譯碼器和與非門實現(xiàn)譯碼器和與非門實現(xiàn) 首先：將多輸出函數(shù)寫成最小項之和最小項之和的形式，并變換為譯碼器反碼輸出形式。用與非門作為F1、F2、F3的輸出門。（4） 利用變量譯碼器實現(xiàn)組合邏輯函數(shù)ACCBBAF1BBACAACBCCBAABCCBACBACBA7541mmmm7541mmmm

28、7541mmmmABCCBBAF276210mmmmm76210mmmmm76210YYYYY7541YYYYCABCCAF376431mmmmm76431YYYYY 最后：只需要將輸入變量A、B、C分別加到譯碼器地址輸入端A2、A1、A0,用與非門作為F1、F2、F3的輸出門。 多輸出函數(shù)還可以通過填卡諾圖方法，寫出最小項只和的形式。1111&3F&2F&1F&01234567421BIN/OCTABC 首先：將多輸出函數(shù)寫成最大項之積最大項之積的形式，并變換為譯碼器反碼輸出形式。用與門與門作為F1、F2、F3的輸出門。ACCBBAF1ABCCBBAF2CABCCAF37541mmmmmm6

29、 , 3 , 2 , 07 , 5 , 4 , 163206320YYYYMMMM543YYY520YYYN N變量函數(shù)用變量函數(shù)用N N地址譯碼器實現(xiàn)地址譯碼器實現(xiàn)如果變量如果變量數(shù)大于地址數(shù)大于地址數(shù)，要用數(shù)，要用擴展法。擴展法。 用3-8譯碼器和與門實現(xiàn)&1F&3F&01234567421BIN/OCTABC&2F 用2-4譯碼器和與非門實現(xiàn)ACCBBAF1ABCCBBAF2CABCCAF3 本例要求用24譯碼器和與非門實現(xiàn)3變量函數(shù)。通過前面分析，38譯碼器可以實現(xiàn)3變量函數(shù)。即：N N變變量量N N地址地址, ,直接用直接用N N地址譯碼器實現(xiàn)地址譯碼器實現(xiàn)。 如果要求用N地址實現(xiàn)M變量函數(shù)（MN),即變量數(shù)變量數(shù) 地址數(shù)，地址數(shù)，采用擴展法。采用擴展法。即將2-4譯碼器擴展為38譯碼器，變?yōu)镹地址實現(xiàn)N變量函數(shù)。ACCBBAF1ABCCBBAF2CABCCAF37541mmmm7541YYYY76210mmmmm76210YYYYY76431YYYYY13467mmmmm 利用直接觀察法填卡諾圖，寫出最小項之和表達式。并變換為譯碼器反碼輸出形式最后畫出邏輯電路圖最后畫出邏輯電路圖 用2-4譯碼器和與非門實現(xiàn)0 1 2 3BIN/OCT(1)1 2EN313467FY YYYY201267FY