1、第第5章章 觸發(fā)器觸發(fā)器 觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。 為了實(shí)現(xiàn)記憶為了實(shí)現(xiàn)記憶1位二值信號(hào)的功能，觸發(fā)器必須位二值信號(hào)的功能，觸發(fā)器必須具備以下兩個(gè)基本特點(diǎn)：具備以下兩個(gè)基本特點(diǎn)： 1. 具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)：用來(lái)表示邏具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)：用來(lái)表示邏輯狀態(tài)輯狀態(tài)0和和1或二進(jìn)制數(shù)的或二進(jìn)制數(shù)的0和和1； 2. 在觸發(fā)信號(hào)的操作下，根據(jù)不同的輸入信號(hào)可在觸發(fā)信號(hào)的操作下，根據(jù)不同的輸入信號(hào)可以置成以置成0或或1狀態(tài)。狀態(tài)。5.1 概述概述 在各種復(fù)雜的數(shù)字電路中，不但需要對(duì)二值信號(hào)在各種復(fù)雜的數(shù)字電路中，不但需要對(duì)二值信號(hào)進(jìn)

2、行算術(shù)運(yùn)算和邏輯運(yùn)算，還經(jīng)常需要將這些信號(hào)和進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算，還經(jīng)常需要將這些信號(hào)和運(yùn)算結(jié)果保存起來(lái)。為此需要使用具有記憶功能的基運(yùn)算結(jié)果保存起來(lái)。為此需要使用具有記憶功能的基本邏輯單元。能夠存儲(chǔ)本邏輯單元。能夠存儲(chǔ)1 1位二值信號(hào)的基本單元電路位二值信號(hào)的基本單元電路統(tǒng)稱(chēng)為觸發(fā)器統(tǒng)稱(chēng)為觸發(fā)器(Flip-Flop)(Flip-Flop)。 由于由于控制方式控制方式的不同的不同(即信號(hào)的輸入方式以及觸發(fā)器狀即信號(hào)的輸入方式以及觸發(fā)器狀態(tài)隨輸入信號(hào)變化規(guī)律的不同態(tài)隨輸入信號(hào)變化規(guī)律的不同)，觸發(fā)器的邏輯功能在細(xì)，觸發(fā)器的邏輯功能在細(xì)節(jié)上又有所不同。因此根據(jù)觸發(fā)器邏輯功能的不同分為節(jié)上又有所不

3、同。因此根據(jù)觸發(fā)器邏輯功能的不同分為SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T觸發(fā)器、觸發(fā)器、D觸發(fā)器等幾種類(lèi)型。觸發(fā)器等幾種類(lèi)型。 由于采用的電路結(jié)構(gòu)形式不同，觸發(fā)信號(hào)的觸發(fā)方式也由于采用的電路結(jié)構(gòu)形式不同，觸發(fā)信號(hào)的觸發(fā)方式也不一樣。不一樣。觸發(fā)方式觸發(fā)方式分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸三種。分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸三種。在不同的觸發(fā)方式下，當(dāng)觸發(fā)信號(hào)到達(dá)時(shí)，觸發(fā)器的狀態(tài)在不同的觸發(fā)方式下，當(dāng)觸發(fā)信號(hào)到達(dá)時(shí)，觸發(fā)器的狀態(tài)轉(zhuǎn)換過(guò)程具有不同的動(dòng)作特點(diǎn)。掌握這些動(dòng)作特點(diǎn)對(duì)于正轉(zhuǎn)換過(guò)程具有不同的動(dòng)作特點(diǎn)。掌握這些動(dòng)作特點(diǎn)對(duì)于正確使用觸發(fā)器是非常必要的。確使用觸發(fā)器是非常必要的。 根據(jù)存儲(chǔ)數(shù)據(jù)

4、的原理不同，還把觸發(fā)器分為靜態(tài)觸發(fā)根據(jù)存儲(chǔ)數(shù)據(jù)的原理不同，還把觸發(fā)器分為靜態(tài)觸發(fā)器和動(dòng)態(tài)觸發(fā)器兩大類(lèi)。靜態(tài)觸發(fā)器是靠電路狀態(tài)的自鎖器和動(dòng)態(tài)觸發(fā)器兩大類(lèi)。靜態(tài)觸發(fā)器是靠電路狀態(tài)的自鎖存儲(chǔ)數(shù)據(jù)的；而動(dòng)態(tài)觸發(fā)器是通過(guò)在存儲(chǔ)數(shù)據(jù)的；而動(dòng)態(tài)觸發(fā)器是通過(guò)在MOS管柵極輸入電管柵極輸入電容上存儲(chǔ)電荷來(lái)存儲(chǔ)數(shù)據(jù)的。如容上存儲(chǔ)電荷來(lái)存儲(chǔ)數(shù)據(jù)的。如:輸入電容上存有電荷為輸入電容上存有電荷為0狀態(tài)，沒(méi)有電荷為狀態(tài)，沒(méi)有電荷為1狀態(tài)。狀態(tài)。本章只介紹靜態(tài)觸發(fā)器本章只介紹靜態(tài)觸發(fā)器。 SR鎖存器鎖存器( (Set-Reset Latch, ,又稱(chēng)基本又稱(chēng)基本RS觸發(fā)器觸發(fā)器) )是是各種觸發(fā)器電路中結(jié)構(gòu)形式最簡(jiǎn)單的一種

5、，也是各種各種觸發(fā)器電路中結(jié)構(gòu)形式最簡(jiǎn)單的一種，也是各種觸發(fā)器電路的基本組成部分。觸發(fā)器電路的基本組成部分。一、電路結(jié)構(gòu)與工作原理：一、電路結(jié)構(gòu)與工作原理：5.2 SR鎖存器鎖存器門(mén)電路不具備記憶功能門(mén)電路不具備記憶功能 對(duì)于只有一個(gè)或非對(duì)于只有一個(gè)或非門(mén)門(mén)G1，那么當(dāng)另一個(gè)輸，那么當(dāng)另一個(gè)輸入端接低電平時(shí)輸出入端接低電平時(shí)輸出vO1的高、低電平將隨輸入的高、低電平將隨輸入vI1的高、低電平而改變。的高、低電平而改變。因此，因此， G1不具備記憶功不具備記憶功能。能。 如果用另一或非門(mén)G2將vO1反相（同時(shí)將G2的另一個(gè)輸入端接低電平），則G2的輸出vO2將與vI1同相。將vO2接回G1的另一

6、個(gè)輸入端，這樣，即使vI1信號(hào)消失，vO1和vO2的狀態(tài)也能保持下去。 我們將圖中由兩個(gè)或非門(mén)組成的電路稱(chēng)之為SR鎖存器電路。 Q和Q稱(chēng)為輸出端，定義Q=1、Q=0為觸發(fā)器的1狀態(tài)，Q=0、Q=1為觸發(fā)器的0狀態(tài)。 SD稱(chēng)為置位端或置1輸入端，RD稱(chēng)為復(fù)位端或置0輸入端。 由于G1和G2在電路中的作用完全相同，所以習(xí)慣上畫(huà)成對(duì)稱(chēng)形式，如圖。輸入輸入SD=1, RD=0時(shí)時(shí)100110QQ輸出：輸出：Q=1、Q=0保持保持1狀態(tài)狀態(tài)在在SD=1信號(hào)消失以后，信號(hào)消失以后，DD 10 , S R 結(jié)論：時(shí) 輸出1狀態(tài)。0輸入輸入SD=0 , RD=1時(shí)時(shí)01QQ1001 0輸出：輸出：Q=0、Q=

7、1保持保持0狀態(tài)狀態(tài)在在RD=1信號(hào)消失以后，信號(hào)消失以后，DD 01 , 0S R 結(jié)論：時(shí) 輸出維持 狀態(tài)。輸入輸入SD=0 , RD=0時(shí)時(shí)0010QQ若原狀態(tài)10QQ 保持原態(tài)輸出：輸出：輸出：輸出：01QQ若原狀態(tài)01QQ 保持原態(tài)010101 00 , DDS R 結(jié)論：時(shí) 輸出維持原態(tài)。00010110輸入輸入RD=1, SD=1時(shí)時(shí)1100不論原態(tài)如何，輸出全是不論原態(tài)如何，輸出全是0 當(dāng)當(dāng)RD=SD=1時(shí)時(shí), Q = Q= 0 違背互補(bǔ)輸出的條件違背互補(bǔ)輸出的條件, 故不故不允許允許RD=SD=1同時(shí)輸入，有約束條件同時(shí)輸入，有約束條件SDRD=0。而且。而且 RD 、SD同

8、時(shí)同時(shí)回到回到0以后，無(wú)法確定觸發(fā)器是以后，無(wú)法確定觸發(fā)器是1狀態(tài)還是狀態(tài)還是0狀態(tài)。狀態(tài)。狀態(tài)不定。狀態(tài)不定。若從若從Q=0推算推算Q=0、 Q=1若從若從Q=0推算推算Q=1、 Q=000SR鎖存器小結(jié)：鎖存器小結(jié)：(1) 0 0DDSR電路維持原狀態(tài)不變。電路維持原狀態(tài)不變。(2) 1 0DDSRRD 觸發(fā)，觸發(fā)，Q=0，Q=1。在。在RD =1信號(hào)信號(hào)消失后，電路保持消失后，電路保持0狀態(tài)不變。狀態(tài)不變。RD 端稱(chēng)為端稱(chēng)為置置0輸入端輸入端或或復(fù)位端。復(fù)位端。(3) 0 1DDSR(4) 1 1DDSRSD 觸發(fā)，觸發(fā)，Q=1，Q=0。在。在SD =1信號(hào)信號(hào)消失后，電路保持消失后，電

9、路保持1狀態(tài)不變。狀態(tài)不變。SD 端端稱(chēng)為稱(chēng)為置置1輸入端輸入端或或置位端。置位端。Q=Q=0，不是定義的，不是定義的1 1狀態(tài)和狀態(tài)和0狀態(tài)。狀態(tài)。而且而且RD、SD同時(shí)同時(shí)回到回到0以后，無(wú)法以后，無(wú)法確定觸發(fā)器是確定觸發(fā)器是1狀態(tài)還是狀態(tài)還是0狀態(tài)。因狀態(tài)。因此，正常工作時(shí)，輸入信號(hào)應(yīng)遵守此，正常工作時(shí)，輸入信號(hào)應(yīng)遵守SDRD= =0的約束條件，即不允許輸入的約束條件，即不允許輸入RD=SD=1的信號(hào)。的信號(hào)。用或非門(mén)組成的用或非門(mén)組成的SR鎖存器的特性表鎖存器的特性表 因?yàn)殒i存器新的狀態(tài)因?yàn)殒i存器新的狀態(tài)Q*（Qn+1，也叫做，也叫做次次態(tài)態(tài)）不僅與輸入狀態(tài)有關(guān)，而且與鎖存器原）不僅與

10、輸入狀態(tài)有關(guān)，而且與鎖存器原來(lái)的狀態(tài)來(lái)的狀態(tài)Q（Qn，也叫做，也叫做初態(tài)初態(tài)）有關(guān)，所以）有關(guān)，所以把把Q也作為一個(gè)變量列入了真值表，并將也作為一個(gè)變量列入了真值表，并將Q稱(chēng)稱(chēng)作狀態(tài)變量，把這種含有狀態(tài)變量的真值表作狀態(tài)變量，把這種含有狀態(tài)變量的真值表叫做鎖存器的特性表（或功能表）。叫做鎖存器的特性表（或功能表）。特性表（功能表）特性表（功能表）初態(tài)：鎖存器接收輸入信號(hào)之前的狀態(tài)，也就是鎖存器原來(lái)的穩(wěn)定狀態(tài)。次態(tài)：鎖存器接收輸入信號(hào)之后所處的新的穩(wěn)定狀態(tài)。* * SD、RD的的1 1狀態(tài)同時(shí)消失后狀態(tài)不定。狀態(tài)同時(shí)消失后狀態(tài)不定。電電路路組組成成和和邏邏輯輯符符號(hào)號(hào)SR鎖存器也可以用鎖存器也可

11、以用與非門(mén)與非門(mén)構(gòu)成構(gòu)成信號(hào)輸入端，信號(hào)輸入端，低電平低電平有效。有效。 用用SD表示置表示置1輸入端，輸入端，RD表示置表示置0輸入端輸入端信號(hào)輸出端，信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱(chēng)的狀態(tài)稱(chēng)0狀態(tài)狀態(tài)Q=1、Q=0的狀態(tài)稱(chēng)的狀態(tài)稱(chēng)1 1狀態(tài)狀態(tài)工作原理工作原理SD RDQ1 00 SD=1、RD=0時(shí)：由于RD=0，不論原來(lái)Q為0還是1，都有Q=1；再由SD=1、Q=1可得Q0。即不論鎖存器原來(lái)處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱(chēng)將鎖存器置0或復(fù)位。RD端稱(chēng)為鎖存器的置0端或復(fù)位端。0110SD RDQ1 00 SD=0、RD=1時(shí)：由于SD=0，不論原來(lái)Q為0還是1，都有Q=1；再由

12、RD=1、Q=1可得Q0。即不論鎖存器原來(lái)處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱(chēng)將鎖存器置1或置位。SD端稱(chēng)為鎖存器的置1端或置位端。0 1110100 11SD RDQ1 00 SD=1、RD=1時(shí)：根據(jù)與非門(mén)的邏輯功能不難推知，鎖存器保持原有狀態(tài)不變，即原來(lái)的狀態(tài)被鎖存器存儲(chǔ)起來(lái)，這體現(xiàn)了鎖存器具有記憶能力。1 1不變111 1不變0 11SD RDQ1 000 0不定 SD=0、RD=0時(shí)：Q=Q=1，不符合鎖存器的邏輯關(guān)系。并且在兩輸入端的0同時(shí)撤除后，將不能確定鎖存器是處于1狀態(tài)還是0狀態(tài)。所以鎖存器不允許出現(xiàn)這種情況， RDSD =0仍是SR鎖存器的約束條件。0011特性表（真值表

13、）特性表（真值表）* * SD、RD的的0 0狀態(tài)狀態(tài)同時(shí)同時(shí)消失后狀態(tài)不定。消失后狀態(tài)不定。 輸入信號(hào)直接加在輸出門(mén)上，輸入信輸入信號(hào)直接加在輸出門(mén)上，輸入信號(hào)在全部作用時(shí)間里號(hào)在全部作用時(shí)間里( (SD或或RD為為1 1的全部時(shí)的全部時(shí)間間) )，都能直接改變輸出端，都能直接改變輸出端Q和和Q的狀態(tài)。的狀態(tài)。這就是這就是SR鎖存器的動(dòng)作特點(diǎn)。鎖存器的動(dòng)作特點(diǎn)。二、動(dòng)作特點(diǎn)二、動(dòng)作特點(diǎn) 因此，也把因此，也把SD（或（或SD）稱(chēng)作直接置位稱(chēng)作直接置位端，端，RD（或（或RD）稱(chēng)作直接復(fù)位端。并且稱(chēng)作直接復(fù)位端。并且將這個(gè)電路稱(chēng)為直接置位、復(fù)位鎖存器將這個(gè)電路稱(chēng)為直接置位、復(fù)位鎖存器( (Set

14、-Reset Latch) )。波形圖波形圖 反映鎖存器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱(chēng)為波形圖。QQSDRD置1置0置1置1置1保持不允許SR鎖存器的特點(diǎn)鎖存器的特點(diǎn)（1）鎖存器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與鎖存器的初態(tài)有關(guān)。（2）電路具有兩個(gè)穩(wěn)定狀態(tài)，在無(wú)外來(lái)觸發(fā)信號(hào)作用時(shí)，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)必須是互補(bǔ)關(guān)系，即有約束條件。 在數(shù)字電路中，凡根據(jù)輸入信號(hào)RD、SD情況的不同，具有置0、置1和保持功能的電路，都稱(chēng)為SR鎖存器。集成集成SR鎖存器鎖存器EN1時(shí)工作EN0時(shí)禁止1S3S作

15、業(yè)(四)： P216 題4.1 題4.2作業(yè)(五)： P248 題5.1 題5.2 在電平觸發(fā)的觸發(fā)器電路中，除了置在電平觸發(fā)的觸發(fā)器電路中，除了置1 1、置、置0 0輸輸入端外，又增加了一個(gè)觸發(fā)信號(hào)輸入端。只有觸入端外，又增加了一個(gè)觸發(fā)信號(hào)輸入端。只有觸發(fā)信號(hào)變?yōu)橛行щ娖胶螅|發(fā)器才能按照輸入的發(fā)信號(hào)變?yōu)橛行щ娖胶?，觸發(fā)器才能按照輸入的置置1 1、置、置0 0信號(hào)置成相應(yīng)的狀態(tài)。通常將這個(gè)觸發(fā)信號(hào)置成相應(yīng)的狀態(tài)。通常將這個(gè)觸發(fā)信號(hào)稱(chēng)為信號(hào)稱(chēng)為時(shí)鐘信號(hào)時(shí)鐘信號(hào)( (CLOCK) )，記做，記做CLK。當(dāng)系。當(dāng)系統(tǒng)中有多個(gè)觸發(fā)器需要同時(shí)動(dòng)作時(shí)，就可以用同統(tǒng)中有多個(gè)觸發(fā)器需要同時(shí)動(dòng)作時(shí)，就可以用同

16、一個(gè)一個(gè)CLK信號(hào)作為同步控制信號(hào)。信號(hào)作為同步控制信號(hào)。5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器 電平觸發(fā)電平觸發(fā)SR觸發(fā)器，又稱(chēng)為同步觸發(fā)器，又稱(chēng)為同步SR觸發(fā)器，由觸發(fā)器，由G1、G2組成組成SR鎖存器鎖存器, ,由由G3、G4組成輸入控制電路。組成輸入控制電路。一、電平觸發(fā) SR觸發(fā)器的電路結(jié)構(gòu) 符號(hào)方框內(nèi)符號(hào)方框內(nèi)C1表示表示CLK是編號(hào)為是編號(hào)為1 1的一個(gè)控制信的一個(gè)控制信號(hào)。號(hào)。1S和和1R表示受表示受C1控制的兩個(gè)輸入信號(hào)，只有在控制的兩個(gè)輸入信號(hào)，只有在C1為有效電平時(shí)為有效電平時(shí)( (C1=1),=1),1S和和1R信號(hào)才起作用?？驁D信號(hào)才起作用?？驁D外部的輸入端處沒(méi)有小

17、圓圈表示外部的輸入端處沒(méi)有小圓圈表示CLK高電有效，有小高電有效，有小圓圈則低電平有效。圓圈則低電平有效。 CLK=0=0時(shí)，時(shí)，G3 3、G4 4門(mén)被封鎖，門(mén)被封鎖，S、R不會(huì)影響輸出狀不會(huì)影響輸出狀態(tài)，故觸發(fā)器態(tài)，故觸發(fā)器維持原狀態(tài)不變維持原狀態(tài)不變。 CLK=1=1時(shí)，時(shí)， S 、 R信號(hào)通過(guò)信號(hào)通過(guò)G3、G4反相加到反相加到SR鎖存鎖存器器上，上，觸發(fā)電路發(fā)生變化，觸發(fā)電路發(fā)生變化，使觸發(fā)器狀態(tài)使觸發(fā)器狀態(tài)跟隨輸入信號(hào)跟隨輸入信號(hào)狀態(tài)的變化而改變狀態(tài)的變化而改變。將將CLK的這種控制方式稱(chēng)為的這種控制方式稱(chēng)為電平觸電平觸發(fā)方式發(fā)方式。輸入信號(hào)同樣需要遵守輸入信號(hào)同樣需要遵守SR=0=0

18、的約束條件。的約束條件。二、電平觸發(fā) SR觸發(fā)器的工作原理功功能能表表 約束條件約束條件SR=0=0。否則當(dāng)。否則當(dāng)S、R同時(shí)同時(shí)由由1 1變?yōu)樽優(yōu)? 0，或者，或者S= =R=1=1時(shí)時(shí)CLK回到回到0 0，觸發(fā)器的次態(tài)將無(wú)法確定。，觸發(fā)器的次態(tài)將無(wú)法確定。不允許00 1 1 1 0 1 1 1 1Q*=0 置000 1 0 1 0 1 0 1 1Q*=1 置111 1 1 0 0 1 1 0 1Q*=Q保持01 1 0 0 0 1 0 0 1Q*=Q 保持Q 0 功能Q*CLK S R QCLK回到低電平后狀態(tài)不定。 在使用電平觸發(fā)在使用電平觸發(fā)SR觸發(fā)器時(shí)，有時(shí)還需要在觸發(fā)器時(shí)，有時(shí)還需

19、要在CLK信號(hào)到來(lái)之前將觸發(fā)器置成指定狀態(tài)，為此設(shè)置了信號(hào)到來(lái)之前將觸發(fā)器置成指定狀態(tài)，為此設(shè)置了異異步置位步置位( (置置1)1)輸入端輸入端SD和和異步復(fù)位異步復(fù)位( (置置0)0)輸入端輸入端RD，只，只要在要在SD或或RD加入低電平，即可立即將觸發(fā)器置加入低電平，即可立即將觸發(fā)器置1 1或置或置0 0，而不受時(shí)鐘信號(hào)和輸入信號(hào)的控制，觸發(fā)器在時(shí)鐘信而不受時(shí)鐘信號(hào)和輸入信號(hào)的控制，觸發(fā)器在時(shí)鐘信號(hào)控制下正常工作時(shí)應(yīng)使其無(wú)效號(hào)控制下正常工作時(shí)應(yīng)使其無(wú)效( (處于高電平處于高電平) )。 注意：注意：在具體使用電平觸發(fā)在具體使用電平觸發(fā)SR觸發(fā)器的情況下，用觸發(fā)器的情況下，用SD或或RD將觸

20、發(fā)器置位或復(fù)位應(yīng)當(dāng)在將觸發(fā)器置位或復(fù)位應(yīng)當(dāng)在CLK=0的狀態(tài)下的狀態(tài)下進(jìn)行，否則在進(jìn)行，否則在SD或或RD返回高電平以后預(yù)置的狀態(tài)不返回高電平以后預(yù)置的狀態(tài)不一定能保存下來(lái)。一定能保存下來(lái)。三、電平觸發(fā) SR觸發(fā)器的動(dòng)作特點(diǎn)（1）時(shí)鐘電平控制。在）時(shí)鐘電平控制。在CLK1的全部時(shí)間里的全部時(shí)間里S和和R變變化都將引起觸發(fā)器輸出端狀態(tài)的變化，因此輸入信號(hào)多化都將引起觸發(fā)器輸出端狀態(tài)的變化，因此輸入信號(hào)多次發(fā)生變化，觸發(fā)器的狀態(tài)也會(huì)發(fā)生多次翻轉(zhuǎn)，降低了次發(fā)生變化，觸發(fā)器的狀態(tài)也會(huì)發(fā)生多次翻轉(zhuǎn)，降低了電路的抗干擾能力；電路的抗干擾能力；CLK0時(shí)狀態(tài)保持不變時(shí)狀態(tài)保持不變(保存了保存了CLK回到回到

21、0以前瞬間的狀態(tài)以前瞬間的狀態(tài))，與，與SR鎖存器相比，對(duì)觸發(fā)鎖存器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2） S 、 R之間有約束。不能允許出現(xiàn)之間有約束。不能允許出現(xiàn)S 和和R同時(shí)為同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。波波形形圖圖 C L K R S Q Q 不變不變不變不變不變不變置1置0置1置0不變例：已知電平觸發(fā)例：已知電平觸發(fā)SR觸發(fā)器的輸入信號(hào)波形如下圖，觸發(fā)器的輸入信號(hào)波形如下圖，試畫(huà)出試畫(huà)出Q、Q端的電壓波形。設(shè)觸發(fā)器的初態(tài)為端的電壓波形。設(shè)觸發(fā)器的初態(tài)為Q=0=0。 在第二個(gè)在第二個(gè)CLK高

22、電平期間若高電平期間若S= =R=0=0，則觸發(fā)器的輸出狀態(tài)應(yīng)，則觸發(fā)器的輸出狀態(tài)應(yīng)保持不變。但由于此期間保持不變。但由于此期間S端出端出現(xiàn)了一個(gè)干擾脈沖，因而觸發(fā)現(xiàn)了一個(gè)干擾脈沖，因而觸發(fā)器被置成了器被置成了Q=1=1。解：由給定的輸入波形可見(jiàn)在第解：由給定的輸入波形可見(jiàn)在第一個(gè)一個(gè)CLK高電平期間先是高電平期間先是S=1、R=0=0，輸出被置成，輸出被置成Q=1=1，Q=0=0。隨。隨后輸入變成了后輸入變成了S= =R=0=0，因而輸出，因而輸出狀態(tài)保持不變。最后輸入又變?yōu)闋顟B(tài)保持不變。最后輸入又變?yōu)镾=0=0、R=1=1，將輸出置成，將輸出置成Q=0=0，Q=1=1，故，故CLK回到低電

23、平以后觸回到低電平以后觸發(fā)器停留在發(fā)器停留在Q=0=0，Q=1=1的狀態(tài)。的狀態(tài)。 為了適應(yīng)單端輸入信號(hào)的場(chǎng)合為了適應(yīng)單端輸入信號(hào)的場(chǎng)合, ,有時(shí)把電平觸發(fā)有時(shí)把電平觸發(fā)SR觸發(fā)器作成觸發(fā)器作成S= =D、R= =D的形式，稱(chēng)為電平觸發(fā)的形式，稱(chēng)為電平觸發(fā)D觸發(fā)器觸發(fā)器( (或或D型鎖存器型鎖存器) )。如。如7474LS7575為為4 4位位D型型鎖存器。鎖存器。 D端為數(shù)據(jù)輸入端，端為數(shù)據(jù)輸入端，CLK為控制端，當(dāng)為控制端，當(dāng)CLK=1=1時(shí)輸時(shí)輸出端狀態(tài)隨輸入端的狀態(tài)而改變，當(dāng)出端狀態(tài)隨輸入端的狀態(tài)而改變，當(dāng)CLK =0=0時(shí)輸出狀時(shí)輸出狀態(tài)保持不變。態(tài)保持不變。四、TTL電平觸發(fā)D觸發(fā)

24、器功能表功能表五、CMOS電平觸發(fā)D觸發(fā)器 CLK=1時(shí)，時(shí)，TG1導(dǎo)通導(dǎo)通TG2截止，截止，Q= D。且在。且在CLK=1的全的全部時(shí)間里部時(shí)間里Q端的狀態(tài)端的狀態(tài)始終跟隨始終跟隨D端的狀態(tài)端的狀態(tài)而改變。而改變。反相器反相器G1輸入電容的存儲(chǔ)效應(yīng)，短時(shí)間內(nèi)輸入電容的存儲(chǔ)效應(yīng)，短時(shí)間內(nèi)G1輸入端仍輸入端仍然保持為然保持為T(mén)G1截止以前的瞬間的狀態(tài)，而且這時(shí)反相器截止以前的瞬間的狀態(tài)，而且這時(shí)反相器G1、G2和傳輸門(mén)和傳輸門(mén)TG2形成了狀態(tài)自鎖的閉合回路，所形成了狀態(tài)自鎖的閉合回路，所以以Q和和Q的狀態(tài)被保存了下來(lái)。的狀態(tài)被保存了下來(lái)。 CLK=0后，后，TG1截止截止TG2導(dǎo)通。由于導(dǎo)通。由

25、于 因?yàn)橐驗(yàn)镃LK有效期間，輸出與輸入的狀態(tài)保持相同，有效期間，輸出與輸入的狀態(tài)保持相同，所以這個(gè)電路又稱(chēng)為所以這個(gè)電路又稱(chēng)為“透明的透明的D型鎖存器型鎖存器”。 (a) 74LS375 的引腳圖 16 15 14 13 12 11 10 9 74LS375 1 2 3 4 5 6 7 8 VCC 4D 4Q 4Q 2G 3Q 3Q 3D 1D 1Q 1Q 1G 2Q 2Q 2D GND (b) CC404 的引腳圖 16 15 14 13 12 11 10 9 CC4042 1 2 3 4 5 6 7 8 VDD 4Q 4D 3D 3Q 3Q 2Q 2Q 4Q 1Q 1Q 1D CLK PO

26、L 2D VSS 集成電平觸發(fā)集成電平觸發(fā)D觸發(fā)器觸發(fā)器CLK1、2CLK3、4POL1時(shí)，CLK1有效，鎖存的內(nèi)容是CLK下降沿時(shí)刻D的值；POL0時(shí)，CLK0有效，鎖存的內(nèi)容是CLK上升沿時(shí)刻D的值。例：電平觸發(fā)例：電平觸發(fā)D觸發(fā)器的觸發(fā)器的CLK和輸入端和輸入端D的電壓波形如的電壓波形如圖所示，試畫(huà)出圖所示，試畫(huà)出Q和和Q端的電壓波形。假定觸發(fā)器初態(tài)端的電壓波形。假定觸發(fā)器初態(tài)Q=0。解：根據(jù)解：根據(jù)D觸發(fā)器的特性表觸發(fā)器的特性表可知，電平觸發(fā)可知，電平觸發(fā)D觸發(fā)器在觸發(fā)器在CLK=1期間輸出期間輸出Q與輸入與輸入D的狀態(tài)相同，而當(dāng)?shù)臓顟B(tài)相同，而當(dāng)CLK變?yōu)樽優(yōu)榈碗娖揭院?，觸發(fā)器將保低電

27、平以后，觸發(fā)器將保持持CLK變?yōu)榈碗娖街暗臓钭優(yōu)榈碗娖街暗臓顟B(tài)。這樣就可以畫(huà)出態(tài)。這樣就可以畫(huà)出Q和和Q的電壓波形了。的電壓波形了。說(shuō)明說(shuō)明: : CLK=1=1期間期間, ,若輸入信號(hào)若輸入信號(hào)多次發(fā)生變化多次發(fā)生變化，則，則觸發(fā)器狀態(tài)將觸發(fā)器狀態(tài)將多次翻轉(zhuǎn)多次翻轉(zhuǎn)，從而降低了電路的抗干，從而降低了電路的抗干擾能力。作為計(jì)數(shù)使用時(shí)，將發(fā)生擾能力。作為計(jì)數(shù)使用時(shí)，將發(fā)生空翻空翻。CLKDQ SR鎖存器和電平觸發(fā)鎖存器和電平觸發(fā)SR觸發(fā)器的不足觸發(fā)器的不足: : 輸輸入有入有約束條件約束條件, ,存在存在空翻現(xiàn)象空翻現(xiàn)象。作業(yè)作業(yè)( (四四) )：P216 P216 題題4.54.5作業(yè)作業(yè)

28、( (五五) )：P248 P248 題題5.55.5 1.電路結(jié)構(gòu)：由兩個(gè)相同的電平觸發(fā)的SR觸發(fā)器組成，主從CLK信號(hào)的相位相反。延遲輸出 為了提高觸發(fā)器工作的可靠性，希望在每個(gè)CLK周期里輸出端的狀態(tài)只能改變一次。故設(shè)計(jì)出脈沖觸發(fā)的觸發(fā)器。一、主從SR觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器2.工作原理 主觸發(fā)器根據(jù)主觸發(fā)器根據(jù)S和和R的狀態(tài)翻轉(zhuǎn)，而從觸發(fā)器保持的狀態(tài)翻轉(zhuǎn)，而從觸發(fā)器保持原來(lái)的狀態(tài)不變。原來(lái)的狀態(tài)不變。（1）CLK=1時(shí)主:CLK=1,從:CLK=0 CLK由高變低時(shí)，在由高變低時(shí)，在CLK=0=0的全部時(shí)間里主觸發(fā)器的狀的全部時(shí)間里主觸發(fā)器的狀態(tài)不再改變；從觸發(fā)器

29、按照與主觸發(fā)器相同的狀態(tài)翻轉(zhuǎn)。態(tài)不再改變；從觸發(fā)器按照與主觸發(fā)器相同的狀態(tài)翻轉(zhuǎn)。因此在因此在CLK的一個(gè)變化周期中，觸發(fā)器輸出端的狀態(tài)只可的一個(gè)變化周期中，觸發(fā)器輸出端的狀態(tài)只可能改變一次。能改變一次。 圖形符號(hào)中的圖形符號(hào)中的“ “ ”表示表示“延遲輸出延遲輸出”，即，即CLK返回返回0 0以后輸出狀態(tài)才改變。因此輸出狀態(tài)的變化發(fā)生在以后輸出狀態(tài)才改變。因此輸出狀態(tài)的變化發(fā)生在CLK信信號(hào)的下降沿。號(hào)的下降沿。（2）CLK=0時(shí)主:CLK=0,從:CLK=1 比如：比如：CLK=0=0時(shí)，觸發(fā)器的初態(tài)為時(shí)，觸發(fā)器的初態(tài)為Q=0=0，當(dāng)，當(dāng)CLK由由0 0變?yōu)樽優(yōu)? 1以后，若以后，若S=1=

30、1、R=0=0，主觸發(fā)器將被置，主觸發(fā)器將被置1 1，即，即Qm=1=1、Qm=0 0，而從觸發(fā)器保持，而從觸發(fā)器保持0 0狀態(tài)不變。當(dāng)狀態(tài)不變。當(dāng)CLK回回到低電平以后，從觸發(fā)器的到低電平以后，從觸發(fā)器的CLK變成了高電平，它的變成了高電平，它的輸入輸入SS= =Qm=1 1、RS=Qm=0 0，因而輸出被置成，因而輸出被置成Q=1=1。 此符號(hào)表示此符號(hào)表示CLK高電平有高電平有效的脈沖觸發(fā)特性效的脈沖觸發(fā)特性(CLK以低以低電平為有效信號(hào)時(shí)，在電平為有效信號(hào)時(shí)，在CLK輸入端加有小圓圈，輸出狀輸入端加有小圓圈，輸出狀態(tài)的變化發(fā)生在態(tài)的變化發(fā)生在CLK脈沖的脈沖的上升沿上升沿)說(shuō)明： 1.

31、主從SR觸發(fā)器克服了CLK=1期間觸發(fā)器輸出狀態(tài)可能多次翻轉(zhuǎn)的問(wèn)題。但由于主觸發(fā)器本身是電平觸發(fā)SR觸發(fā)器，所以在CLK=1期間Qm和Qm的狀態(tài)仍然會(huì)隨S、R狀態(tài)的變化而多次改變，而且輸入信號(hào)仍須遵守約束條件SR=0。(2)主從SR觸發(fā)器為脈沖觸發(fā)。 準(zhǔn)備； 翻轉(zhuǎn)。(3)集成觸發(fā)器多有異步輸入端 （74LS71）。DD RS、例：主從SR觸發(fā)器的CLK、S和R的電壓波形如下圖，試畫(huà)出Q和Q端的電壓波形。設(shè)觸發(fā)器初態(tài)Q=0。法二法二: : 通過(guò)通過(guò) 、S、R 確定確定Q、Q 法一法一: :( (1)1)通過(guò)通過(guò)CLK、S、R 確定確定Qm、Qm( (2)2)通過(guò)通過(guò)CLK、SS、RS確定確定Q、

32、Q 功能更完善，出現(xiàn)功能更完善，出現(xiàn)S= =R=1=1時(shí)，觸發(fā)器狀態(tài)也確定的時(shí)，觸發(fā)器狀態(tài)也確定的一種觸發(fā)器。一種觸發(fā)器。1、結(jié)構(gòu)特點(diǎn)、結(jié)構(gòu)特點(diǎn) 將從觸發(fā)器的將從觸發(fā)器的Q、Q端作為一對(duì)附加控制信號(hào)，端作為一對(duì)附加控制信號(hào)，接回到輸入端。功能上因區(qū)別于主從接回到輸入端。功能上因區(qū)別于主從SR觸發(fā)器，故觸發(fā)器，故用用J、K表示信號(hào)輸入端，稱(chēng)主從表示信號(hào)輸入端，稱(chēng)主從JK觸發(fā)器觸發(fā)器。二、主從JK觸發(fā)器RK QSJ Q 若J=1、K=0，則CLK=1時(shí)主觸發(fā)器置1(原來(lái)是0則置成1，原來(lái)是1則保持1)，待CLK=0以后，從觸發(fā)器也隨之置1，即Q*=1101100011 若J=0、K=1，則CLK=

33、1時(shí)主觸發(fā)器置0，待CLK=0以后，從觸發(fā)器也隨之置0，即Q*=0011010101 若J=K=0，由于門(mén)G7G8被封鎖，主從觸發(fā)器保持原狀態(tài)不變，即Q*=Q。000011110010 （1）Q=0，G8門(mén)被Q端的低電平封鎖，CLK=1時(shí)僅G7輸出低電平信號(hào)，故主觸發(fā)器置1，待CLK=0以后從觸發(fā)器也跟著置1，即Q*=1。11若J=K=1，要考慮兩種情況10010即：即：Q*=Q100110 （2）Q=1，G7門(mén)被Q端的低電平封鎖，CLK=1時(shí)僅G8輸出低電平信號(hào)，故主觸發(fā)器置0，待CLK=0以后從觸發(fā)器也跟著置0，即Q*=0。1110010110即：即：Q*=Q 綜上，無(wú)論Q=1還是Q=0，

34、觸發(fā)器的次態(tài)可統(tǒng)一表示成Q*=Q。即當(dāng)J=K=1時(shí)，CLK下降沿到達(dá)后觸發(fā)器將翻轉(zhuǎn)為與初態(tài)相反的狀態(tài)。10012、工作原理、工作原理1.1.J= =K=0=0時(shí)，時(shí)，相當(dāng)相當(dāng)SR=00=00 維持原態(tài)不變維持原態(tài)不變2.2.J=0=0，K=1=1時(shí)，時(shí)，相當(dāng)相當(dāng)S=0=0，R= =Q Q= =0 0時(shí)，時(shí)，SR=00=00Q*=0 0 Q= =1 1時(shí)，時(shí)，SR=01=01Q*=0 0置置0 03.3.J=1=1，K=0=0時(shí)，相當(dāng)時(shí)，相當(dāng)S= =Q，R=0=0 Q= =0 0時(shí)，時(shí)，SR=10=10Q*= =1 1 Q= =1 1時(shí)，時(shí)，SR=00=00Q*= =1 1置置1 14.4.J=

35、1=1，K=1=1時(shí)，相當(dāng)時(shí)，相當(dāng)S= =Q，R= =Q Q= =0 0時(shí)，時(shí)，SR=10=10Q*= =1 1 Q= =1 1時(shí)，時(shí)，SR=01=01Q*= =0 0 此時(shí)，此時(shí)，Q狀態(tài)在狀態(tài)在CLK作用下，交作用下，交替翻轉(zhuǎn)，稱(chēng)為替翻轉(zhuǎn)，稱(chēng)為計(jì)數(shù)翻轉(zhuǎn)，計(jì)數(shù)翻轉(zhuǎn)，Q*= =Q。S RQ*功能說(shuō)明0 01 00 11 1Q 1 01不變置 1置 0不定SJQ RKQ JK觸發(fā)器的特性表觸發(fā)器的特性表 某些集成觸發(fā)器產(chǎn)品，具有多輸某些集成觸發(fā)器產(chǎn)品，具有多輸入端，此時(shí)，入端，此時(shí)，J1和和J2、K1和和K2是是與與的的關(guān)系。描述邏輯功能時(shí)，應(yīng)以關(guān)系。描述邏輯功能時(shí)，應(yīng)以J1J2和和K1K2分別代

36、替體性表中的分別代替體性表中的JK。 CLK J K Q 主從主從JK觸發(fā)器的時(shí)序圖觸發(fā)器的時(shí)序圖這里設(shè)Q=0。 例：在主從例：在主從JK觸發(fā)器電路中，觸發(fā)器電路中，CLK、J、K的波形圖如的波形圖如下，試畫(huà)出下，試畫(huà)出Q、Q端對(duì)應(yīng)的電壓波形。設(shè)初態(tài)為端對(duì)應(yīng)的電壓波形。設(shè)初態(tài)為Q=0=0。 可以看出，觸發(fā)器輸可以看出，觸發(fā)器輸出端狀態(tài)的改變均發(fā)生在出端狀態(tài)的改變均發(fā)生在CLK信號(hào)的下降沿，而且信號(hào)的下降沿，而且即使即使CLK=1=1時(shí)時(shí)J=K=1=1，CLK下降沿到來(lái)時(shí)觸發(fā)器下降沿到來(lái)時(shí)觸發(fā)器的次態(tài)也是確定的。的次態(tài)也是確定的。解：由于每一時(shí)刻解：由于每一時(shí)刻J、K的的狀態(tài)均已由波形圖給定，狀

37、態(tài)均已由波形圖給定，而且而且CLK=1=1期間期間J、K的狀的狀態(tài)不變，所以只要根據(jù)態(tài)不變，所以只要根據(jù)CLK下降沿到達(dá)時(shí)下降沿到達(dá)時(shí)JK的狀的狀態(tài)去查主從態(tài)去查主從JK觸發(fā)器的特觸發(fā)器的特性表，就可以逐段畫(huà)出性表，就可以逐段畫(huà)出Q和和Q端的電壓波形了。端的電壓波形了。(2)(2)主觸發(fā)器本身仍是一個(gè)電平觸發(fā)主觸發(fā)器本身仍是一個(gè)電平觸發(fā)SR觸發(fā)器，觸發(fā)器，所以在所以在CLK=1=1的全部時(shí)間里輸入信號(hào)都將對(duì)主觸的全部時(shí)間里輸入信號(hào)都將對(duì)主觸發(fā)器起控制作用。發(fā)器起控制作用。3、動(dòng)作特點(diǎn)、動(dòng)作特點(diǎn)(1)(1)觸發(fā)器翻轉(zhuǎn)為兩步動(dòng)作觸發(fā)器翻轉(zhuǎn)為兩步動(dòng)作 第一步，在第一步，在CLK=1=1期間主觸發(fā)器接

38、收輸入端期間主觸發(fā)器接收輸入端的信號(hào)，被置成相應(yīng)狀態(tài)，而從觸發(fā)器不動(dòng)；第的信號(hào)，被置成相應(yīng)狀態(tài)，而從觸發(fā)器不動(dòng)；第二步，二步，CLK下降沿到來(lái)時(shí)從觸發(fā)器按照主觸發(fā)器下降沿到來(lái)時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，所以的狀態(tài)翻轉(zhuǎn)，所以Q、Q端狀態(tài)的改變發(fā)生在端狀態(tài)的改變發(fā)生在CLK的下降沿。的下降沿。 主從主從JK觸發(fā)器已克服了空翻和輸入的約束條觸發(fā)器已克服了空翻和輸入的約束條件，但仍存在一次翻轉(zhuǎn)的缺陷。件，但仍存在一次翻轉(zhuǎn)的缺陷。分析：主從觸發(fā)器的一種特殊情況 在CLK=1期間輸入信號(hào)發(fā)生過(guò)變化以后，CLK下降沿到達(dá)時(shí)從觸發(fā)器的狀態(tài)不一定能按此時(shí)刻輸入信號(hào)的狀態(tài)來(lái)確定，而必須考慮整個(gè)CLK=1期間

39、里輸入信號(hào)的變化過(guò)程才能確定觸發(fā)器的次態(tài)。舉例說(shuō)明：主從SR觸發(fā)器、主從JK觸發(fā)器主從主從SR觸發(fā)器觸發(fā)器：假定初始狀態(tài)為：假定初始狀態(tài)為Q=0=0，CLK=0=0。如果。如果CLK變成變成1 1以后先是以后先是S=1=1、R=0=0，然后在，然后在CLK下降沿到來(lái)下降沿到來(lái)之前又變成了之前又變成了S= =R=0=0，那么用，那么用CLK下降沿到達(dá)時(shí)的下降沿到達(dá)時(shí)的S= =R=0=0狀態(tài)去查觸發(fā)器的特性表會(huì)得到狀態(tài)去查觸發(fā)器的特性表會(huì)得到Q* *= =Q=0=0的結(jié)果。的結(jié)果。然而由于然而由于CLK=1=1的開(kāi)始階段曾出現(xiàn)過(guò)的開(kāi)始階段曾出現(xiàn)過(guò)S=1=1、R=0=0的輸入的輸入信號(hào)，主觸發(fā)器已被

40、置信號(hào)，主觸發(fā)器已被置1 1，所以，所以CLK下降沿到達(dá)后從觸下降沿到達(dá)后從觸發(fā)器也隨之置發(fā)器也隨之置1 1，即實(shí)際次態(tài)為，即實(shí)際次態(tài)為Q*=1=1。 結(jié)論結(jié)論：CLK=1期間，輸入信號(hào)有變化的期間，輸入信號(hào)有變化的情況下，判斷主觸發(fā)器情況下，判斷主觸發(fā)器Qm的最后狀態(tài)，的最后狀態(tài)，若最后觸發(fā)器的功能是保持，則其前一狀若最后觸發(fā)器的功能是保持，則其前一狀態(tài)就為最后狀態(tài)態(tài)就為最后狀態(tài)Qm ；當(dāng)；當(dāng)CLK回到低電平回到低電平后，最后的輸出狀態(tài)后，最后的輸出狀態(tài)Q*= Qm 。 因此，在使用主從結(jié)構(gòu)觸發(fā)器時(shí)必須注意：只有在CLK=1的全部時(shí)間里輸入狀態(tài)始終未變的條件下，用CLK下降沿到達(dá)時(shí)輸入的狀態(tài)

41、決定觸發(fā)器的次態(tài)才肯定是對(duì)的。否則必須考慮CLK=1期間輸入狀態(tài)的全部變化過(guò)程，才能確定CLK下降沿到達(dá)時(shí)觸發(fā)器的次態(tài)。主從JK觸發(fā)器 CLK=1的全部時(shí)間主觸發(fā)器都可以接收輸入信號(hào)。由于Q、Q端接回到了輸入門(mén)上，所以Q=0=0時(shí)主觸發(fā)器時(shí)主觸發(fā)器只能接受置只能接受置1 1信號(hào)，在信號(hào)，在Q=1=1時(shí)主觸發(fā)器只能接受置時(shí)主觸發(fā)器只能接受置0 0信號(hào)信號(hào)，其結(jié)果就是在CLK=1期間主觸發(fā)器只可能翻轉(zhuǎn)一次只可能翻轉(zhuǎn)一次，一旦翻轉(zhuǎn)了就不會(huì)翻回原來(lái)的狀態(tài)不會(huì)翻回原來(lái)的狀態(tài) (一次翻轉(zhuǎn)效應(yīng)一次翻轉(zhuǎn)效應(yīng)) 。但在主從SR觸發(fā)器中，由于沒(méi)有Q、Q端接到輸入端的反饋線(xiàn)，所以CLK=1期間S、R狀態(tài)多次改變時(shí)，

42、主從觸發(fā)器狀態(tài)也會(huì)隨著多次翻轉(zhuǎn)。例:主從JK觸發(fā)器中,已知CLK、J、K的電壓波形,試畫(huà)出與之對(duì)應(yīng)的輸出端電壓波形(初態(tài)Q=0)。RKQ SJQSR分析：CLK=1期間，J、K的電平發(fā)生變化，故須考慮該期間輸入狀態(tài)的變化過(guò)程才能確定CLK下降沿到達(dá)時(shí)觸發(fā)器的次態(tài)。 結(jié)論：結(jié)論：CLK=1期間，輸入信號(hào)有期間，輸入信號(hào)有變化的情況下，若在初態(tài)變化的情況下，若在初態(tài)Q=0期期間出現(xiàn)過(guò)間出現(xiàn)過(guò)J=1(K任意任意)信號(hào)，則信號(hào)，則Q*=1；若在初態(tài)；若在初態(tài)Q=1期間出現(xiàn)過(guò)期間出現(xiàn)過(guò)K=1(J任意任意)信號(hào)，則信號(hào)，則Q*=0。集成主從集成主從JK觸發(fā)器觸發(fā)器321KKKK 321JJJJ 低電平有效

43、低電平有效CLK下降沿觸發(fā)作業(yè)作業(yè)( (四四) )：P217 P217 題：題：4.7 4.7 題：題：4.8 4.8 題：題：4.104.10作業(yè)作業(yè)( (五五) )：P250 P250 題：題：5.7 5.7 題：題：5.9 5.9 題：題：5.125.12利用利用CMOS傳輸門(mén)的邊沿觸發(fā)器；傳輸門(mén)的邊沿觸發(fā)器；* *維持阻塞邊沿觸發(fā)器；維持阻塞邊沿觸發(fā)器；* *利用傳輸延遲時(shí)間的邊沿觸發(fā)器。利用傳輸延遲時(shí)間的邊沿觸發(fā)器。邊沿觸發(fā)器主要有：邊沿觸發(fā)器主要有： 邊沿觸發(fā)器即利用邊沿觸發(fā)器即利用CLK邊沿觸發(fā)的觸發(fā)器，也就是邊沿觸發(fā)的觸發(fā)器，也就是觸發(fā)器的次態(tài)僅取決于觸發(fā)器的次態(tài)僅取決于CLK

44、信號(hào)的上升沿信號(hào)的上升沿 或下降或下降沿沿 到達(dá)時(shí)刻輸入信號(hào)的狀態(tài)。到達(dá)時(shí)刻輸入信號(hào)的狀態(tài)。5.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器 為了提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力，希望為了提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于觸發(fā)器的次態(tài)僅僅取決于CLK信號(hào)下降沿（或上升沿）信號(hào)下降沿（或上升沿）到達(dá)時(shí)刻輸入信號(hào)的狀態(tài)。而在此之前和之后輸入狀態(tài)到達(dá)時(shí)刻輸入信號(hào)的狀態(tài)。而在此之前和之后輸入狀態(tài)的變化對(duì)觸發(fā)器的次態(tài)沒(méi)有影響。的變化對(duì)觸發(fā)器的次態(tài)沒(méi)有影響。 形式上也是一種主從結(jié)構(gòu)，由兩個(gè)電平觸發(fā)形式上也是一種主從結(jié)構(gòu)，由兩個(gè)電平觸發(fā)D觸觸發(fā)器發(fā)器FF1和和FF2組成。組成。 原理框

45、圖原理框圖主觸發(fā)器主觸發(fā)器從觸發(fā)器從觸發(fā)器一、用兩個(gè)電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器2. 工作原理工作原理CLK=0時(shí)，時(shí)，CLK1=1，因而，因而FF1的輸出的輸出Q1跟隨輸入跟隨輸入D的的狀態(tài)變化，即狀態(tài)變化，即Q1=D。同時(shí)，。同時(shí)，CLK2=0，F(xiàn)F2的輸出的輸出Q2(即即電路最后輸出電路最后輸出Q)保持保持原來(lái)狀態(tài)原來(lái)狀態(tài)(即前一個(gè)時(shí)刻的即前一個(gè)時(shí)刻的FF1的的輸出，輸出，注意此時(shí)不一定是注意此時(shí)不一定是D)不變。不變。010101CLK由低變高時(shí)，由低變高時(shí)，CLK1=0，于是，于是Q1保持為保持為CLK上升上升沿到達(dá)前瞬間輸入端沿到達(dá)前瞬間輸入端D的狀態(tài)，此后不再跟隨的狀態(tài)，此后

46、不再跟隨D的狀態(tài)的狀態(tài)而改變。同時(shí)，而改變。同時(shí)，CLK2=1，使，使Q2跟隨跟隨Q1，即輸出端被置，即輸出端被置成了與成了與CLK上升沿到達(dá)前瞬間上升沿到達(dá)前瞬間D端相同的狀態(tài)，而與以端相同的狀態(tài)，而與以前和以后前和以后D端的狀態(tài)無(wú)關(guān)。端的狀態(tài)無(wú)關(guān)。3. CMOS邊沿觸發(fā)邊沿觸發(fā)D觸發(fā)器電路結(jié)構(gòu)觸發(fā)器電路結(jié)構(gòu) 形式上也是一種主從結(jié)構(gòu)，由形式上也是一種主從結(jié)構(gòu)，由CMOS非門(mén)和傳輸門(mén)非門(mén)和傳輸門(mén)組成基本觸發(fā)器，具有與典型的主從結(jié)構(gòu)觸發(fā)器組成基本觸發(fā)器，具有與典型的主從結(jié)構(gòu)觸發(fā)器(主從主從SR觸發(fā)器、主從觸發(fā)器、主從JK觸發(fā)器觸發(fā)器)完全不同的動(dòng)作特點(diǎn)。完全不同的動(dòng)作特點(diǎn)。 CLK1 1 時(shí)，傳

47、輸門(mén)時(shí)，傳輸門(mén)TG2、TG3導(dǎo)通。導(dǎo)通。 CLK0 0 時(shí)傳輸門(mén)時(shí)傳輸門(mén)TG1、TG4導(dǎo)通。導(dǎo)通。4. 工作原理工作原理 TG1, ,TG4導(dǎo)通；導(dǎo)通；TG2, ,TG3斷開(kāi)，切斷主從觸發(fā)器間的斷開(kāi)，切斷主從觸發(fā)器間的聯(lián)系。聯(lián)系。Q1=DQ1=D為接收信號(hào)作準(zhǔn)備，但因主觸發(fā)器未形為接收信號(hào)作準(zhǔn)備，但因主觸發(fā)器未形成反饋連接，不能自行保持，因此成反饋連接，不能自行保持，因此Q1跟隨跟隨D端的狀態(tài)變化。端的狀態(tài)變化。從觸發(fā)器中從觸發(fā)器中TG4通，從觸發(fā)器通，從觸發(fā)器Q、Q維持原態(tài)不變，但與維持原態(tài)不變，但與主觸發(fā)器無(wú)聯(lián)系。主觸發(fā)器無(wú)聯(lián)系。CLK0時(shí)時(shí)C0、C=1CLK及及CLK1 1時(shí)時(shí)C0、C=

48、1 TG2, ,TG3導(dǎo)通；導(dǎo)通；TG1, ,TG4截止，切斷外輸入信號(hào)和主截止，切斷外輸入信號(hào)和主觸發(fā)器之間的聯(lián)系，使觸發(fā)器之間的聯(lián)系，使D的變化不再影響觸發(fā)器的狀態(tài)。的變化不再影響觸發(fā)器的狀態(tài)。 由于門(mén)由于門(mén)G1的輸入電容存儲(chǔ)效應(yīng)，的輸入電容存儲(chǔ)效應(yīng)，G1輸入端的電壓不輸入端的電壓不會(huì)立即消失，故會(huì)立即消失，故Q1把把TG1被切斷前的狀態(tài)保存下來(lái)。被切斷前的狀態(tài)保存下來(lái)。 由于由于TG3導(dǎo)通、導(dǎo)通、TG4截止，主觸發(fā)器的狀態(tài)通過(guò)截止，主觸發(fā)器的狀態(tài)通過(guò)TG3和和G3、G4送到了輸出端，使送到了輸出端，使Q*=Q1=D( (CLK上升沿到達(dá)時(shí)上升沿到達(dá)時(shí)D的狀態(tài)的狀態(tài)) )。 輸出狀態(tài)轉(zhuǎn)換發(fā)

49、生在輸出狀態(tài)轉(zhuǎn)換發(fā)生在CLK上升沿，而且觸發(fā)器上升沿，而且觸發(fā)器所保存下來(lái)的狀態(tài)僅僅取決于所保存下來(lái)的狀態(tài)僅僅取決于CLK上升沿到達(dá)時(shí)的上升沿到達(dá)時(shí)的輸入狀態(tài)，而與以前和以后輸入狀態(tài)，而與以前和以后D端的狀態(tài)無(wú)關(guān)。因此端的狀態(tài)無(wú)關(guān)。因此稱(chēng)此觸發(fā)器為稱(chēng)此觸發(fā)器為上升沿觸發(fā)的邊沿觸發(fā)器上升沿觸發(fā)的邊沿觸發(fā)器。因輸入信。因輸入信號(hào)是以單端號(hào)是以單端D給出的，所以也叫做給出的，所以也叫做D觸發(fā)器觸發(fā)器。5. 動(dòng)作特點(diǎn)：動(dòng)作特點(diǎn)：6. 6. 圖形符號(hào)及特性表：圖形符號(hào)及特性表： 在圖形符號(hào)中，用在圖形符號(hào)中，用CLK輸入框處的輸入框處的“”表示觸發(fā)器表示觸發(fā)器為為邊沿觸發(fā)方式邊沿觸發(fā)方式 。在特性表中，

50、則用。在特性表中，則用CLK一欄里的一欄里的“”表示邊沿觸發(fā)方式，而且是上升沿觸發(fā)。表示邊沿觸發(fā)方式，而且是上升沿觸發(fā)。(如果是下降如果是下降沿觸發(fā)，則應(yīng)在沿觸發(fā)，則應(yīng)在CLK輸入端加畫(huà)小圓圈，并在特性表中輸入端加畫(huà)小圓圈，并在特性表中以以“”表示。表示。)(1)(1)在互補(bǔ)在互補(bǔ)CLK作用下，使主、從觸發(fā)器一通一止，作用下，使主、從觸發(fā)器一通一止， 無(wú)空翻。無(wú)空翻。說(shuō)明：說(shuō)明：(2)將傳輸門(mén)的將傳輸門(mén)的C、C互換，可實(shí)現(xiàn)互換，可實(shí)現(xiàn)下降沿下降沿觸發(fā)。觸發(fā)。(3)可有異步置可有異步置1、清、清0輸入端輸入端SD、RD。非門(mén)須改成。非門(mén)須改成或非門(mén)?；蚍情T(mén)。集成邊沿集成邊沿D觸發(fā)器觸發(fā)器：CC4

51、013的異步輸入端RD和SD為高電平有效。CLK上升沿觸發(fā)集成邊沿JK觸發(fā)器特性表CLKJKQQ*Q00000011100110110100011011011110集成邊沿集成邊沿JK觸發(fā)器觸發(fā)器74LS112為CLK下降沿觸發(fā)，且其異步輸入端RD和SD為低電平有效。CC4027為CLK上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。邊沿觸發(fā)器的共同動(dòng)作特點(diǎn) 觸發(fā)器的次態(tài)僅取決于CLK信號(hào)的上升沿或下降沿到達(dá)時(shí)輸入端的邏輯狀態(tài)。 在這之前或之后，輸入信號(hào)的變化對(duì)觸發(fā)器輸出的狀態(tài)沒(méi)有影響。 這個(gè)特點(diǎn)有效的提高了觸發(fā)器的抗干擾能力，提高了電路的工作可靠性。 例: 圖中的CMOS邊沿觸發(fā)器中，D和

52、CLK的電壓波形如圖，求Q端的電壓波形。設(shè)初態(tài)Q=0。解：由邊沿觸發(fā)器的動(dòng)作特點(diǎn)可知，觸發(fā)器的次態(tài)僅解：由邊沿觸發(fā)器的動(dòng)作特點(diǎn)可知，觸發(fā)器的次態(tài)僅取決于取決于CLK上升沿上升沿到達(dá)時(shí)刻到達(dá)時(shí)刻D端的狀態(tài)，即：端的狀態(tài)，即： D=1 1，Q*=1 1；D=0 0，Q*=0 0。5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 按照觸發(fā)器邏輯功能的不同特點(diǎn)，通常將時(shí)鐘控制的觸發(fā)器分為SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和D觸發(fā)器等幾種類(lèi)型。 由于每種觸發(fā)器電路的信號(hào)輸入方式不同(有單端輸入的，也有雙端輸入的)，觸發(fā)器的次態(tài)與輸入信號(hào)邏輯狀態(tài)間的關(guān)系也不同，所以它們的邏輯功能也不完全一樣

53、。5.6.1 概述概述 定義：凡在時(shí)鐘信號(hào)作用下邏輯功能符合下表所規(guī)定的邏輯功能者，無(wú)論觸發(fā)方式如何，均稱(chēng)為SR觸發(fā)器。 脈沖觸發(fā)SR觸發(fā)器、主從SR觸發(fā)器、維持阻塞SR觸發(fā)器都屬于SR觸發(fā)器。5.6.2 SR觸發(fā)器觸發(fā)器0 0 0 00 0 0 00 0 1 10 0 1 10 1 0 00 1 0 00 1 1 0 0 1 1 0 1 0 0 11 0 0 11 0 1 11 0 1 11 1 0 1 1 0 不定不定1 1 1 1 1 1 不定不定QSR*Q SR鎖存器因沒(méi)有時(shí)鐘控制信號(hào)，故不屬于SR觸發(fā)器。 把特性表中所規(guī)定的邏輯關(guān)系寫(xiě)成邏輯函數(shù)式，則得到*0QS R QSR QSR

54、QSR利用約束條件，化簡(jiǎn)*0QSR QSR 這個(gè)方程稱(chēng)為SR觸發(fā)器的特性方程。 RQS00 011110010100110 0 0 00 0 0 00 0 1 10 0 1 10 1 0 00 1 0 00 1 1 0 0 1 1 0 1 0 0 11 0 0 11 0 1 11 0 1 1 1 0 1 0 不定不定1 1 1 1 1 1 不定不定QSR*Q狀態(tài)轉(zhuǎn)換圖 狀態(tài)轉(zhuǎn)換圖可以形象地表示SR觸發(fā)器的邏輯功能。以?xún)蓚€(gè)圓圈分別代表觸發(fā)器的兩個(gè)狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，同時(shí)在箭頭旁注明轉(zhuǎn)換條件。(三要素)0 0 0 00 0 0 00 0 1 10 0 1 10 1 0 00 1 0 0

55、0 1 1 0 0 1 1 0 1 0 0 11 0 0 11 0 1 11 0 1 1 1 0 1 0 不定不定1 1 1 1 1 1 不定不定QSR*Q 因此在描述觸發(fā)器的邏輯功因此在描述觸發(fā)器的邏輯功能時(shí)就有了特性表、特性方程能時(shí)就有了特性表、特性方程和狀態(tài)轉(zhuǎn)換圖三種方法。和狀態(tài)轉(zhuǎn)換圖三種方法。 凡在時(shí)鐘信號(hào)作用下邏輯功能符合下表所規(guī)定的邏輯功能者，無(wú)論其觸發(fā)方式如何，均稱(chēng)為JK觸發(fā)器。 主從JK觸發(fā)器、維持阻塞JK觸發(fā)器都屬于JK觸發(fā)器。5.6.3 JK觸發(fā)器觸發(fā)器JKQQ*00000011010001101001101111011110把特性表中所規(guī)定的邏輯關(guān)系寫(xiě)成邏輯函數(shù)式，則得到

56、*QJ K QJK QJK QJKQ*QJQK Q得到特性方程為0 0 0 00 0 0 00 0 1 10 0 1 10 1 0 00 1 0 00 1 1 0 0 1 1 0 1 0 0 11 0 0 11 0 1 11 0 1 11 1 0 1 1 1 0 1 1 1 1 01 1 1 0nQJK1nQ1 111 10110010010110100010010010110100 KQJ狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖 某些場(chǎng)合需要這樣一種邏輯功能的觸發(fā)器，在控制信號(hào)T=1時(shí)，每來(lái)一個(gè)CLK信號(hào)輸出狀態(tài)就翻轉(zhuǎn)一次，當(dāng)T=0時(shí)，輸出狀態(tài)保持不變，這種邏輯功能的觸發(fā)器稱(chēng)為T(mén)觸發(fā)器。*QTQT Q 特性方程

57、為T(mén)觸發(fā)器特性表01 110 111 000 0Q*QCLK T5.6.4 T 觸發(fā)器觸發(fā)器T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 事實(shí)上，只要將JK觸發(fā)器兩個(gè)輸入端連在一起作為T(mén)端，就可以構(gòu)成T觸發(fā)器。因此觸發(fā)器的定型產(chǎn)品中通常沒(méi)有T觸發(fā)器。 時(shí)時(shí)序序圖圖 T觸發(fā)器：T端固定接高電平，即恒為1時(shí)，觸發(fā)器在每個(gè)CLK作用下翻轉(zhuǎn)。 T是T觸發(fā)器的特例。5.6.5 T觸發(fā)器觸發(fā)器特性表特性表邏輯符號(hào)邏輯符號(hào)時(shí)時(shí)序序圖圖狀狀態(tài)態(tài)圖圖DQQ*000010101111*QD 凡在時(shí)鐘信號(hào)作用下邏輯功能符合下表所規(guī)定的邏輯功能者，為D觸發(fā)器。 電平觸發(fā)D觸發(fā)器、主從D觸發(fā)器、維持阻塞D觸發(fā)器都屬于D觸發(fā)器。特性方程為D觸發(fā)器特性表5.6.6 D觸發(fā)器觸發(fā)器狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖 觸發(fā)器的邏輯功能和電路結(jié)構(gòu)形式是不同的兩個(gè)概念。 邏輯功能是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入信號(hào)之間在穩(wěn)態(tài)下的邏輯關(guān)系。 這種邏輯關(guān)系可以用特性表、特性方程或狀態(tài)轉(zhuǎn)換圖給出。 根據(jù)邏輯功能的不同把觸發(fā)器分為：SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器5.6.7觸發(fā)器的電路結(jié)構(gòu)和邏輯功能、觸發(fā)方式的關(guān)系一、電路結(jié)構(gòu)和邏輯