1、4.4 若干典型的組合邏輯電路若干典型的組合邏輯電路4.4.1 編碼器編碼器4.4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器4.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器4.4.4 數(shù)值比較器數(shù)值比較器4.4.5 算術(shù)運算電路算術(shù)運算電路1、編碼器、編碼器 (Encoder)的定義與分類的定義與分類編碼：賦予二進制代碼特定含義的過程稱為編碼。編碼：賦予二進制代碼特定含義的過程稱為編碼。如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8如：如：ASCII碼中，用碼中，用1000001表示字母表示字母A等等編碼器：具有編碼功能的邏輯電路。編碼器：具有編碼功能的邏輯電路。4.4.1 編碼器編碼器4.4

2、 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。 如如8線線-3線編碼器：將線編碼器：將8個輸入的信號分別編成個輸入的信號分別編成 8個個3位二進位二進制數(shù)碼制數(shù)碼輸出。輸出。如如BCD編碼器：將編碼器：將10個編碼輸入信號分別編成個編碼輸入信號分別編成10個個4位碼位碼輸出。輸出。編碼器的邏輯功能編碼器的邏輯功能：1、編碼器、編碼器 (Encoder)的定義與分類的定義與分類編碼器的分類：普通編碼器和優(yōu)先編碼器。編碼器的分類：普通編碼器和優(yōu)先編碼器。普通編碼器：任何時候只允許輸入一個

3、有效編碼信號，否則普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。輸出就會發(fā)生混亂。優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當(dāng)同優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當(dāng)同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。1、編碼器、編碼器 (Encoder)的定義與分類的定義與分類二進制編碼器的結(jié)構(gòu)框圖二進制編碼器的結(jié)構(gòu)框圖普通二進制編碼器普通二進制編碼器2、編碼器的工作原理、編碼器的工作原理 I0 I1 Yn-1 Y

4、0 Y1 1n2 - -I二進制二進制 編碼器編碼器 2n個個 輸入輸入 n位二進位二進制碼輸出制碼輸出 (1) 4線線2線普通二進制編碼器線普通二進制編碼器 (設(shè)計設(shè)計)1000010000100001Y0Y1I3I2I1I0 （2）邏輯功能表）邏輯功能表編碼器的輸入為高電平有效。編碼器的輸入為高電平有效。 Y0 Y1 I0 I1 I2 I3 （a）邏輯框圖）邏輯框圖4輸輸入入二進制碼輸二進制碼輸出出110110002、編碼器的工作原理、編碼器的工作原理321032100321032101IIIIIIIIYIIIIIIIIY 該表達(dá)式是否可以再簡化？該表達(dá)式是否可以再簡化？上述是將輸入的其它

5、上述是將輸入的其它12種組合對應(yīng)的輸出看做種組合對應(yīng)的輸出看做0。如果看。如果看做無關(guān)項，則表達(dá)式為做無關(guān)項，則表達(dá)式為310321IIYIIY當(dāng)只有當(dāng)只有I3為為1時，時，Y1Y0 = ？Y1Y0 = 11無法輸出有效編碼。無法輸出有效編碼。結(jié)論：普通編碼器不能同時輸入兩個以上的有效編碼信號結(jié)論：普通編碼器不能同時輸入兩個以上的有效編碼信號I1= I2 = 1 , I0= I1= 0時，時，Y1Y0 = ？Y1Y0 = 11若有若有2個以上的輸入為有效信號？個以上的輸入為有效信號？(2.) 鍵盤輸入鍵盤輸入8421BCD碼編碼器（分析）碼編碼器（分析）代碼輸出代碼輸出使能標(biāo)志使能標(biāo)志 編碼輸

6、入編碼輸入 輸輸 入入輸輸 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 該編碼器為輸入低電平有效，輸出高電平有效，該編碼器為輸入低電平有效，輸出高電平有效，GS為標(biāo)志位。為標(biāo)志位。2. 鍵盤輸入鍵盤輸入8421BCD碼編碼器碼編碼器功

7、能表功能表 3. 3. 優(yōu)先編碼器優(yōu)先編碼器 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 實際應(yīng)用中，經(jīng)常有兩實際應(yīng)用中，經(jīng)常有兩個或更多輸入編碼信號個或更多輸入編碼信號同時有效。同時有效。 必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次 序，即優(yōu)先級別。序，即優(yōu)先級別。 識別多個編碼請求信號的優(yōu)先級別，并進行相應(yīng)編碼的邏識別多個編碼請求信號的優(yōu)先級別，并進行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。輯部件稱為優(yōu)先編碼器。(2)優(yōu)先編碼器線優(yōu)先編碼器線(42 線優(yōu)先編碼器線優(yōu)先編碼器)（設(shè)計）（設(shè)計）（1）列出功能表）列出功能表輸輸 入入輸輸 出出I0I1I

8、2I3Y1Y0100000100011010111高高低低（2）寫出邏輯表達(dá)式）寫出邏輯表達(dá)式（3）畫出邏輯電路（略）畫出邏輯電路（略）輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優(yōu)先級從高到低為輸入編碼信號優(yōu)先級從高到低為I0I3輸入為編碼信號輸入為編碼信號I3 I0 輸出為輸出為Y1 Y03321IIIY+=33210IIIIY+=優(yōu)先編碼器優(yōu)先編碼器CD4532的示意框圖的示意框圖2 典型編碼器電路典型編碼器電路 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 優(yōu)先編碼器優(yōu)先編碼器CD453

9、2功能表功能表輸輸 入入輸輸 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO00000010000000000001111111010111010100110110100011001010000101110100000101010100000010011010000000100010為什么要設(shè)計為什么要設(shè)計GS、EO輸出信號？輸出信號？用二片用二片CD4532構(gòu)成構(gòu)成1616線線-4-4線優(yōu)先編碼器線優(yōu)先編碼器, ,其邏輯圖如下其邏輯圖如下圖所示，試分析其工作原理。圖所示，試分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y

10、2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 00 0 0 0 0 0當(dāng)使能端當(dāng)使能端EI=0EI=0時，無編碼輸出。時，無編碼輸出。0。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I

11、7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 110 0 0 00若無有效電平輸入若無有效電平輸入 0 1 1 1哪塊芯片的優(yōu)先級高？哪塊芯片的優(yōu)先級高？1若有效電平輸入若有效電平輸入。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS

12、 EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 10 1 0 0 00若有效電平輸入若有效電平輸入 1 1 1 1譯碼器的分類：譯碼器的分類： 譯碼譯碼：譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某一特定含義的信號一特定含義的信號.(.(即電路的某種狀態(tài)即電路的某種狀態(tài)) )1 1 譯碼器的定義與分類譯碼器的定義與分類譯碼器譯碼器：具有譯碼功能的邏輯電路稱為譯碼器具有譯碼功能的邏輯電路

13、稱為譯碼器。唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號。將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號。 將一種代碼轉(zhuǎn)換成另一種代碼。將一種代碼轉(zhuǎn)換成另一種代碼。 二進制譯碼器二進制譯碼器 二二十進制譯碼器十進制譯碼器顯示譯碼器顯示譯碼器常見的唯一地址譯碼器：常見的唯一地址譯碼器： 4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器（1） 二進制譯碼器二進制譯碼器 x0 x1 xn-1 y0 y1 1- -ny EI 使能輸入使能輸入 二進制二進制譯碼器譯碼器 n 個輸個輸入端入端使能輸使能輸入端入端2n個輸個輸出端出端設(shè)輸入端的個數(shù)為設(shè)輸入端的個數(shù)為n

14、，輸出端的個數(shù)為，輸出端的個數(shù)為M則有則有 M=2n2. 典型譯碼器電路及應(yīng)用典型譯碼器電路及應(yīng)用2 2線線 - 4- 4線譯碼器的邏輯電路線譯碼器的邏輯電路( (分析）分析） 011111010110101101100111000011111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表010AAEY 011AAEY 012AAEY 013AAEY -邏輯符號說明邏輯符號說明邏輯符號框外部的邏輯符號框外部的符號，表示外部輸入或輸出信號符號，表示外部輸入或輸出信號名稱，字母名稱，字母上面的上面的“”號說明該輸入或輸出是低電平有效。符號框內(nèi)部號說明該輸入或輸出是低電平有效。符號框內(nèi)部的

15、輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達(dá)式的過的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達(dá)式的過程中，如果低有效的輸入或輸出變量程中，如果低有效的輸入或輸出變量( (如如) )上面的上面的“”號參與號參與運算運算( (如如E E變?yōu)樽優(yōu)镋 E ) )，則在畫邏輯圖或驗證真值表時，注意將其還，則在畫邏輯圖或驗證真值表時，注意將其還原為低有效符號原為低有效符號。 E Y1 Y2 Y3 A1 A0 Y0 Y1 Y0 Y3 Y2 E Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (a) 2線線-4線譯碼器（線譯碼器（74HC139） (

16、b) 3線線-8線線譯碼器（譯碼器（74HC138）邏輯符號邏輯符號 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 E3 0Y 1Y 1 2Y 3Y 4Y 5Y 6Y 7Y 2E 1E A0 A1 A2 E 邏輯圖邏輯圖 3線線-8線譯碼器（線譯碼器（74HC138）功能表）功能表2E1E0Y1Y2Y3Y4Y5Y6Y7Y0111111111100110111111011001110111111010011110111100100111110111110001111110110100011111110110000111111110000001

17、111111110111111111X111111111A2E3輸輸 出出輸輸 入入A1A00120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 2E1E0Y1Y2Y3Y4Y5Y6Y7Y0111111111100110111111011001110111111010011110111100100111110111110001111110110100011111110110000111111110000001111111110111111111X111111111A2E3輸輸 出出輸輸 入入A1A0 74H

18、 C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III)

19、1、譯碼器的擴展譯碼器的擴展用用74X139和和74X138構(gòu)成構(gòu)成5線線-32線譯碼器線譯碼器3 3線線88線譯碼器的線譯碼器的 含三變量函數(shù)的全部最小項。含三變量函數(shù)的全部最小項。Y Y0 0Y Y7 7基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)?；谶@一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。2、用譯碼器實現(xiàn)邏輯函數(shù)。、用譯碼器實現(xiàn)邏輯函數(shù)。0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCA

20、Y .當(dāng)當(dāng)E3 =1 ，E2 = E1 = 0時時7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 用一片用一片74HC138實現(xiàn)函數(shù)實現(xiàn)函數(shù)首先將函數(shù)式變換為最小項之和的形式首先將函數(shù)式變換為最小項之和的形式在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數(shù)邏輯函數(shù). +5V A B C L 7620YYYY ABCCABCBACBAL 十進十進制數(shù)制數(shù)BCD輸入輸入輸輸 出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000

21、0111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110對于對于BCD代碼以外的偽碼（代碼以外的偽碼（10101111這這6個代碼）個代碼）Y0 Y9 均均為高電平。為高電平。 （2） 二二十進制譯碼器的真值表十進制譯碼器的真值表功能：將功能：將8421BCD碼譯成為碼譯成為10個狀態(tài)輸出。個狀態(tài)輸出。 （3）顯示譯碼器顯示譯碼器 脈脈沖沖信信號號 計計數(shù)數(shù)器器

22、譯譯碼碼器器 驅(qū)驅(qū)動動器器 顯顯示示器器 KHz 1. 1. 七段顯示譯碼器七段顯示譯碼器（1 1）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。 a b c d e f g 共陽極顯示器共陽極顯示器 a b c d e f g 共陰極顯示器共陰極顯示器abcdfge顯示器分段布局圖顯示器分段布局圖常用的集成七段顯示譯碼器常用的集成七段顯示譯碼器 -CMOS七段顯示譯碼器七段顯示譯碼器74HC4511 顯示譯碼器與顯示器的連接方式顯示譯碼器與顯示器的連接方式 LT1101111100111091111111000111080000111111

23、01107111110001101106110110110101105110011000101104100111111001103101101101001102000011010001101011111100001100gfedcba字形字形輸輸 出出輸輸 入入十進十進制或功制或功能能D3D2D1D0BLLECMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表*111鎖鎖 存存熄滅熄滅000000010滅滅 燈燈11111110燈燈 測測 試試熄滅熄滅0000000111111015熄滅熄滅0000000011111014熄滅熄滅0000000101111013熄滅熄滅000000

24、0001111012熄滅熄滅0000000110111011熄滅熄滅 0000000010111010LTgfedcba 字形字形輸輸 出出 輸輸 入入十進十進制或功能制或功能 BLLED3D2D1D0CMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表(續(xù)續(xù))例例 由譯碼器、顯示譯碼及由譯碼器、顯示譯碼及4個七段顯示器構(gòu)成的個七段顯示器構(gòu)成的4位動態(tài)顯示位動態(tài)顯示電路如圖所示，試分析工作原理。電路如圖所示，試分析工作原理。 顯示數(shù)據(jù) Y3 Y2 Y1 Y0 E A1 A0 74HC139 A1 A0 位選擇信號 顯示器4 （0） （1） （2） （3） 74HC4511 +5V

25、LE BL LT D3 D2 D1 D0 D3 D2 D1 D0 ag 位選擇信號位選擇信號A1、A0控制控制 依次產(chǎn)生低電平依次產(chǎn)生低電平 ，使，使4個顯個顯示器輪流顯示。要顯示的數(shù)據(jù)組依次送到示器輪流顯示。要顯示的數(shù)據(jù)組依次送到D3D2D1D0 分別在分別在4個個顯示器上顯示。利用人的視覺暫留時間，可以看到穩(wěn)定的數(shù)字。顯示器上顯示。利用人的視覺暫留時間，可以看到穩(wěn)定的數(shù)字。03YYHz100Hz25C f數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是將公共數(shù)數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開關(guān)，是將公共數(shù)據(jù)線上的數(shù)據(jù)按需要送到不同的通道上去的邏輯電路。據(jù)線上的數(shù)據(jù)按需要送到不同的通道上去的邏

26、輯電路。數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 數(shù)數(shù)據(jù)據(jù)輸輸入入 通通道道選選擇擇信信號號 Y0 Y1 Y7 用用74HC138組成數(shù)據(jù)分配器組成數(shù)據(jù)分配器用譯碼器實現(xiàn)數(shù)據(jù)分配器用譯碼器實現(xiàn)數(shù)據(jù)分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V D= E2 E1 Y2 010YCBADEEY232 當(dāng)當(dāng)ABC = 010 時，時，Y2=DCBA輸輸 入入輸輸 出出E3E E2 2E E1 1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700XXXX1111111110D000D111111110D0011D11111110D0101

27、1D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111H11D74HC138譯碼器作為數(shù)據(jù)分配器時的功能表譯碼器作為數(shù)據(jù)分配器時的功能表 例例: 試用門電路設(shè)計一個具有低電平使能控制的試用門電路設(shè)計一個具有低電平使能控制的1線線4線數(shù)線數(shù)據(jù)分配器，使能信號無效時，電路所有的輸出為高阻態(tài)。當(dāng)據(jù)分配器，使能信號無效時，電路所有的輸出為高阻態(tài)。當(dāng)通道選擇信號將通道選擇信號將1路輸入信號連接到其中路輸入信號連接到其中1路輸出端時，其他路輸出端時，其他輸出端為高阻狀態(tài)。輸出端為高阻狀態(tài)。輸輸 入入輸輸 出出ES1

28、S0Y3Y2Y1Y0000zzzIn001zzInz010zInzz011Inzzz1xxzzzz1. 列真值表列真值表輸出端有輸出端有3種狀態(tài)種狀態(tài)（0、1、z），輸出），輸出級是級是4個三態(tài)門組成。個三態(tài)門組成。其控制信號由其控制信號由E、S1、S0共同作用產(chǎn)生。共同作用產(chǎn)生。 010SSEC011SSEC012SSEC013SSEC2. 寫出寫出4個三態(tài)門控制端的邏輯表達(dá)式個三態(tài)門控制端的邏輯表達(dá)式3. 畫邏輯電路畫邏輯電路 C3 C2 C1 C0 Y3 Y2 Y1 Y0 In G3 G2 G1 G0 E S0 S1 C3 C2 C1 C0 Y3 Y2 Y1 Y0 In G3 G2 G1

29、 G0 4.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 1、數(shù)據(jù)選擇器的定義與功能、數(shù)據(jù)選擇器的定義與功能 數(shù)據(jù)選擇的功能：在通道選數(shù)據(jù)選擇的功能：在通道選擇信號的作用下，將多個通擇信號的作用下，將多個通道的數(shù)據(jù)分時傳送到公共的道的數(shù)據(jù)分時傳送到公共的數(shù)據(jù)通道上去的。數(shù)據(jù)通道上去的。數(shù)據(jù)選擇器：能實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用數(shù)據(jù)選擇器：能實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個輸入的單刀多擲開關(guān)，相當(dāng)于多個輸入的單刀多擲開關(guān)，又稱又稱“多路開關(guān)多路開關(guān)” ” 。 通通道道選選擇擇數(shù)數(shù)據(jù)據(jù)輸輸出出 I0 I1 12- -nI 2選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 1位地址碼位地址碼輸入端輸入端邏輯符

30、號邏輯符號1 1路數(shù)據(jù)輸路數(shù)據(jù)輸出端出端數(shù)數(shù)據(jù)據(jù)輸輸入入端端4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器2 2 位地址位地址碼輸入端碼輸入端邏輯符號邏輯符號1 1路數(shù)據(jù)路數(shù)據(jù)輸出端輸出端數(shù)數(shù)據(jù)據(jù)輸輸入入端端（1）邏輯電路）邏輯電路由由3個個2選選1數(shù)據(jù)選擇器構(gòu)成數(shù)據(jù)選擇器構(gòu)成4選選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。（2 2）工作原理及邏輯功能）工作原理及邏輯功能301201101001DSSDSSDSSDSSY 33221100mDmDmDmDY 真值表真值表 00 01 10 11 Y D0 D1 D2 D3 S0 S1 選擇輸入輸 出S1S0Y00D001D110D211D3（3 3）數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)）數(shù)據(jù)

31、選擇器實現(xiàn)邏輯函數(shù)301201101001DSSDSSDSSDSSY 00 01 10 11 L0 0 1 1 0 B A 例例4.4.8 4.4.8 試用數(shù)據(jù)選擇器實現(xiàn)下列邏輯函數(shù)試用數(shù)據(jù)選擇器實現(xiàn)下列邏輯函數(shù) 用用4 4選選1 1數(shù)據(jù)選擇器實現(xiàn)數(shù)據(jù)選擇器實現(xiàn) 用用2 2選選1 1數(shù)據(jù)選擇器和必要的邏輯門實現(xiàn)數(shù)據(jù)選擇器和必要的邏輯門實現(xiàn)BABAL0BCCAABL11 , 0 , , 213021 DDDDBSAS當(dāng)2 2選選1 1數(shù)據(jù)選擇器只有數(shù)據(jù)選擇器只有1 1個選通端接輸入個選通端接輸入A A，表達(dá)式有，表達(dá)式有3 3個變量。個變量。因此數(shù)據(jù)端需要輸入因此數(shù)據(jù)端需要輸入2 2個變量?？疾?/p>

32、真值表個變量?？疾煺嬷当鞡 B、C C與與L L1 1的關(guān)系。的關(guān)系。 用用2 2選選1 1數(shù)據(jù)選擇器和必要的邏輯門實現(xiàn)數(shù)據(jù)選擇器和必要的邏輯門實現(xiàn)BCCAABL1輸輸 入入輸輸 出出ABCL10000L1=BC0010010001111001101011011111CBL1 0 1 A B C (c) L1 利用數(shù)據(jù)選擇器實現(xiàn)函數(shù)的一般步驟利用數(shù)據(jù)選擇器實現(xiàn)函數(shù)的一般步驟: :（變量數(shù)（變量數(shù)= =選通端數(shù)）選通端數(shù)）a a、將函數(shù)變換成最小項表達(dá)式、將函數(shù)變換成最小項表達(dá)式b b、地址、地址信號信號S2、 S1 、 S0 作為函數(shù)的輸入變量作為函數(shù)的輸入變量c c、處理數(shù)據(jù)輸入、處理數(shù)據(jù)輸

33、入D0D7信號電平。邏輯表達(dá)式中有信號電平。邏輯表達(dá)式中有mi ,則相應(yīng)則相應(yīng)Di =1，其他的數(shù)據(jù)輸入端均為，其他的數(shù)據(jù)輸入端均為0。總結(jié)總結(jié): :當(dāng)變量數(shù)當(dāng)變量數(shù) 選通端數(shù)，考慮如何將某些變量接入數(shù)據(jù)端。選通端數(shù)，考慮如何將某些變量接入數(shù)據(jù)端。（4 4）數(shù)據(jù)選擇器構(gòu)成查找表）數(shù)據(jù)選擇器構(gòu)成查找表LUTLUT構(gòu)成構(gòu)成FPGAFPGA基本單元的邏輯塊主要是查找表基本單元的邏輯塊主要是查找表LUTLUT。LUTLUT實質(zhì)是一實質(zhì)是一個小規(guī)模的存儲器，以真值表的形式實現(xiàn)給定的邏輯函數(shù)。個小規(guī)模的存儲器，以真值表的形式實現(xiàn)給定的邏輯函數(shù)。3 3輸輸入入LUTLUT的結(jié)構(gòu)及邏輯符號如圖。的結(jié)構(gòu)及邏輯符

34、號如圖。 0 1 Y 0 1 S1 S0 Y S0 S1 0 1 0 1 0 1 0 1 0 1 S2 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 S2 LUT (a) 結(jié)構(gòu) (b)符號 存放存放0 0或或1 1的存儲的存儲單元單元 0 1 Y 0 1 S1 S0 0 1 0 1 0 1 0 1 0 1 S2 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 0 / 1 用查找表用查找表LUTLUT實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)用用LUTLUT實現(xiàn)邏輯函數(shù)，變量實現(xiàn)邏輯函數(shù)，變量A A、B B、C C接選擇輸入端，

35、對存儲單接選擇輸入端，對存儲單元進行編程。元進行編程。根據(jù)前面例題已知根據(jù)前面例題已知 BCCAABL 11 0 76435210 DDDDDDDD )7 , 6 , 4 , 3( 1mBCCAABL（5）數(shù)據(jù)選擇器、數(shù)據(jù)分配器與總線的連接）數(shù)據(jù)選擇器、數(shù)據(jù)分配器與總線的連接這種信息傳輸?shù)幕驹碓谕ㄐ畔到y(tǒng)、計算機網(wǎng)絡(luò)系統(tǒng)、以及這種信息傳輸?shù)幕驹碓谕ㄐ畔到y(tǒng)、計算機網(wǎng)絡(luò)系統(tǒng)、以及計算機內(nèi)部各功能部件之間的信息轉(zhuǎn)送等等都有廣泛的應(yīng)用。計算機內(nèi)部各功能部件之間的信息轉(zhuǎn)送等等都有廣泛的應(yīng)用。74HC151邏輯符號邏輯符號D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S0（6

36、）集成電路數(shù)據(jù)選擇器）集成電路數(shù)據(jù)選擇器8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151輸輸 入入輸輸 出出使使 能能選選 擇擇YYES2S1S01XXXLH0000D00001D10010D20011D30100D40101D50110D60111D774HC151的功能表的功能表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70當(dāng)當(dāng)E=1時，時，Y=1 。 當(dāng)當(dāng)E=0時時用兩片用兩片74151組成二位八選一的數(shù)據(jù)選擇器組成二位八選一的數(shù)據(jù)選擇器 數(shù)據(jù)選擇器的擴展數(shù)據(jù)

37、選擇器的擴展位的擴展位的擴展 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 字的擴展字的擴展 將將兩片兩片74LS151連接成一個連接成一個16選選1的數(shù)據(jù)選擇器，的數(shù)據(jù)選擇器， 1. 1位數(shù)值比較器位數(shù)值比較器(設(shè)計設(shè)計) 數(shù)值比較器：對兩個數(shù)值比較器：對兩個1位數(shù)

38、字進行比較（位數(shù)字進行比較（A、B），以），以判斷其大小的邏輯電路。判斷其大小的邏輯電路。輸入：兩個一位二進制數(shù)輸入：兩個一位二進制數(shù) A、B。 輸出：輸出： FBA=1，表示，表示A大于大于BFBABA=FBAABBA+=FBA=一位數(shù)值比較器真值表一位數(shù)值比較器真值表10011001010101010000FA=BFABBA輸輸 出出輸輸 入入2、2 位數(shù)值比較器：位數(shù)值比較器：輸入：兩個輸入：兩個2 2位二進制數(shù)位二進制數(shù) A=A1 A0 、B=B1 B0能否用能否用1 1位數(shù)值比較器設(shè)計兩位數(shù)值比較器位數(shù)值比較器設(shè)計兩位數(shù)值比較器? ? 比較兩個比較兩個2 2 位二進制數(shù)的大小的電路位

39、二進制數(shù)的大小的電路當(dāng)高位當(dāng)高位（A1、B1）不相等時，無需比較低位（）不相等時，無需比較低位（A0、B0），高），高位比較的結(jié)果就是兩個數(shù)的比較結(jié)果。位比較的結(jié)果就是兩個數(shù)的比較結(jié)果。當(dāng)高位相等時，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。當(dāng)高位相等時，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。用一位數(shù)值比較器設(shè)計多位數(shù)值比較器的原則用一位數(shù)值比較器設(shè)計多位數(shù)值比較器的原則 真值表真值表001010100A0 B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B1010A1 B1FA=BFABA0 B0A1 B1輸輸 出出輸輸 入入FAB = (A1B1) + ( A1=B1)(A0B0

40、)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0BIABFA B3100A3 B2100A3 = B3A2 B1100A3 = B3A2 = B2A1 B0100A3 = B3A2 = B2A1 = B1A0 B0010A3 = B3A2 = B2A1 = B1A0 = B0100100A3 = B3A2 = B2A1 = B1A0 = B0010010A3 = B3A2 = B2A1 = B1A0 = B0

41、1001A3 = B3A2 = B2A1 = B1A0 = B0110000A3 = B3A2 = B2A1 = B1A0 = B00001104 4位數(shù)值比較器位數(shù)值比較器74HC85的功能的功能表表用兩用兩片片74HC85組成組成8位數(shù)值比較器（串聯(lián)位數(shù)值比較器（串聯(lián)擴展方式）。擴展方式）。4 4、集成數(shù)值比較器的位數(shù)擴展、集成數(shù)值比較器的位數(shù)擴展輸入輸入: A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0輸出輸出:FBA FBA FBA 高位片高位片輸出輸出低位片低位片 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A

42、7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 0 1 0 FAB FA=B FAB B3A3B0A0B7A7B4A4用兩用兩片片74HC85組成組成16位數(shù)值比較器（串聯(lián)位數(shù)值比較器（串聯(lián)擴展方式）。擴展方式）。 A8 B8 A9 B9 A10 B10 A11 B11 A12 B12 A13 B13 A14 B14 A15 B15 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3

43、B3 IAB IAB IA=B FAB FA=B FAB C2 IAB IAB IA=B FAB FA=B FAB C3 FAB FA=B FAB 高位片高位片 輸出輸出低位片低位片B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12 0 1 0 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 采用串聯(lián)擴展方式采用

44、串聯(lián)擴展方式數(shù)值比較器數(shù)值比較器問題：如果每一片延遲時間為問題：如果每一片延遲時間為10ns10ns，1616位串行比較器延遲時間？位串行比較器延遲時間？用用7 74HC85組成組成1616位數(shù)值比較器的并聯(lián)擴展方式。位數(shù)值比較器的并聯(lián)擴展方式。 A0 B0 IAB IA=B IAB FAB FAB C3 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA=B IAB FAB FAB C2 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA=B IAB FAB FAB C1 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA=B IAB FAB FAB C0 A1

45、 B1 A2 B2 A3 B3 B0 A1 B1 A2 B2 A3 B3 A0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 FAB FAB FA=B C4 IAB IA=B IAB FAB FAB FA=B B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12輸出輸出問題：如果每一片延遲時間為問題：如果每一片延遲時間為10ns10ns，1616位并行比較器延遲時間？位并行比較器延遲時間？4.4.5 算術(shù)運算電路算術(shù)運算電路 A B S C CO CO Ai Bi Ci Co Si CI 兩個兩個1 1位二進制數(shù)相加時，不考慮低位來的進位的加法位二進制數(shù)相

46、加時，不考慮低位來的進位的加法 -半加半加 在兩個在兩個1 1位二進制數(shù)相加時，考慮低位進位的加法位二進制數(shù)相加時，考慮低位進位的加法 -全加全加 加法器分為半加器和全加器兩種。加法器分為半加器和全加器兩種。半加器半加器全加器全加器1 1、半加器和全加器、半加器和全加器（1 1） 1 1位半加器（位半加器（Half Adder） 不考慮低位進位，將兩個不考慮低位進位，將兩個1 1位二進制數(shù)位二進制數(shù)A、B相加的器件。相加的器件。 半加器的真值表半加器的真值表 邏輯表達(dá)式邏輯表達(dá)式1000C011110101000SBA 半加器的真值表半加器的真值表BABAS 如用與非門實現(xiàn)最少要幾個門如用與非

47、門實現(xiàn)最少要幾個門? ?C = AB邏輯圖邏輯圖 A B C=AB BAS （2 2） 全加器（全加器（Full Adder） 1110100110010100全加器真值表全加器真值表 全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，并根據(jù)求和結(jié)果給出該位的進位信號。并根據(jù)求和結(jié)果給出該位的進位信號。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 111011101001110010100000CSCBA 你能用你能用7415174138設(shè)計設(shè)計全加器嗎全加器嗎? ? 用這

48、兩種器件組成邏輯函數(shù)產(chǎn)生電路用這兩種器件組成邏輯函數(shù)產(chǎn)生電路, ,有什么不同有什么不同? ?iiiii CBAABCCBACBACBASiiio)( CBAABBCACBAABC S A B Ci Co BA iCBA AB i)(CBA CO CO 于是可得全加器的邏輯表達(dá)式為于是可得全加器的邏輯表達(dá)式為加法器的應(yīng)用加法器的應(yīng)用1110100110010100全加器真值表全加器真值表 111011101001110010100000CSCBAABC有奇數(shù)個有奇數(shù)個1時時S為為1；ABC有偶數(shù)個有偶數(shù)個1和全為和全為0時時S為為0。-用全加器組成三位二進制代碼用全加器組成三位二進制代碼奇偶校驗

49、器奇偶校驗器用全加器組成八位二進制代碼用全加器組成八位二進制代碼奇偶校驗器，電路應(yīng)如何連接？奇偶校驗器，電路應(yīng)如何連接？（1 1）串行進位加法器）串行進位加法器如何用如何用1 1位全加器實現(xiàn)兩個四位二進制數(shù)相加？位全加器實現(xiàn)兩個四位二進制數(shù)相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?低位的進位信號送給鄰近高位作為輸入信號，采用串行進位低位的進位信號送給鄰近高位作為輸入信號，采用串行進位加法器運算速度不高。加法器運算速度不高。2 2、多位數(shù)加法器、多位數(shù)加法器 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C3 C0 C1 C2 CI CO CI CO CI CO CI CO 0 0定義兩個中間變量定義兩個中間變量Gi和和Pi ： Gi= AiBi （2 2）超前進位加法器）超前進位加法器 提高運算速度的基本思想：設(shè)計進位信號產(chǎn)生電路，在輸入每位提高運算速度的基本思想：設(shè)計進位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進位信號，而無需等待最的加數(shù)和被加數(shù)時，同時獲得該位全加的進位信號，而無需等待最低位的進位