1、會計(jì)學(xué)1數(shù)字電子數(shù)字電子(dinz)技術(shù)基礎(chǔ)課件閻石主編技術(shù)基礎(chǔ)課件閻石主編第一頁，共114頁。 組合邏輯電路在電路結(jié)構(gòu)上不包含(bohn)存儲單元，僅僅是由各種門電路組成，第2頁/共114頁第二頁，共114頁。4.2 組合(zh)邏輯電路的分析和設(shè)計(jì)方法4.2.1 組合(zh)邏輯電路的分析方法組合邏輯電路圖寫出邏輯表達(dá)式分析方法步驟(bzhu)：化簡說明功能列真值表已知邏輯電路說明邏輯功能分 析第3頁/共114頁第三頁，共114頁。邏輯圖邏輯(lu j)表達(dá)式 1 1 最簡與或表達(dá)式化簡 2 )(1 ABY)(2 BCY)(3 CAYY 2 CABCABY從輸入(shr)到輸出逐級寫出)(

2、)()()(321 CABCABYYYY第4頁/共114頁第四頁，共114頁。最簡與或表達(dá)式 3 真值表CABCABY 3 4 電路的邏輯(lu j)功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要(zhyo)有2票或3票同意，表決就通過。 4 00010111第5頁/共114頁第五頁，共114頁。ABCD)(DBA)(DC)(ACD)(BCD)(CBD)(BD)(CD)()( DCDBA)()()( CBDBCDACD)()( CDBD第6頁/共114頁第六頁，共114頁。解：DCDBADCDBAY )()(2CBDBC

3、DACDCBDBCDACDY )()()(1CDBDCDBDY )()(0第7頁/共114頁第七頁，共114頁。 由真值表知：該電路可用來判別(pnbi)輸入的4位二進(jìn)制數(shù)數(shù)值的范圍。第8頁/共114頁第八頁，共114頁。BACIBA)(CIBA)(ABCIBASABCIBACO)(第9頁/共114頁第九頁，共114頁。這是一個(gè)(y )全加器電路CIBASABCIBACO)(第10頁/共114頁第十頁，共114頁。形式變換寫出表達(dá)式并簡化4.2.2 組合邏輯電路的設(shè)計(jì)(shj)方法根據(jù)實(shí)際邏輯問題最簡單邏輯電路設(shè) 計(jì)步驟(bzhu)：確定輸入、輸出列出真值表分析題意，將設(shè)計(jì) 要求轉(zhuǎn)化為邏輯關(guān)系

4、，這一步為設(shè)計(jì)組合邏輯電路的關(guān)鍵根據(jù)設(shè)計(jì)要求根據(jù)設(shè)計(jì)所用芯片要求畫邏輯電路圖選擇所需門電路第11頁/共114頁第十一頁，共114頁。例1：設(shè)計(jì)(shj)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。用與非門實(shí)現(xiàn).解:1.首先指明邏輯符號(fho)取“0”、“1”的含義。三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出量為 L，多數(shù)贊成時(shí)是“1”，否則是“0”。第12頁/共114頁第十二頁，共114頁。2.根據(jù)(gnj)題意列出真值表A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1

5、0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.畫出卡諾圖化簡：ABC000011111011110000ABBCACL= AC + BC + AB第13頁/共114頁第十三頁，共114頁。4、用與非門實(shí)現(xiàn)(shxin)邏輯電路)()()()( BCACABBCACABLABCL第14頁/共114頁第十四頁，共114頁。例4.2.2：解:取紅、黃、綠三盞燈分別用R、A、G表示(biosh)，設(shè)燈亮為“1”，不亮為“0”；故障信號為輸出變量用Z表示(biosh)，規(guī)定正常為“0”，不正常為“1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1

6、0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1、列真值表2、寫邏輯(lu j)函數(shù)式RAGGRAGARAGRGARZ第15頁/共114頁第十五頁，共114頁。3、化簡RAG000011111011111000RGRAAGGARRARGAGGARZ第16頁/共114頁第十六頁，共114頁。4、畫邏輯圖RARGAGGARZ第17頁/共114頁第十七頁，共114頁。用與非門實(shí)現(xiàn)(shxin)()()()()( RARGAGGARRARGAGGARZ第18頁/共114頁第十八頁，共114頁。用與或非門實(shí)現(xiàn)(shxin)RAG000011111011111000)(GARGARGARZ第

7、19頁/共114頁第十九頁，共114頁。 4.3 若干常用(chn yn)的組合邏輯電路4.3.1 編碼器編碼：用二進(jìn)制代碼來表示(biosh)某一信息（文字、數(shù)字、符號）的過程。 實(shí)現(xiàn)編碼操作的電路稱為編碼器。編碼器高？低？碼？第20頁/共114頁第二十頁，共114頁。普通(ptng)編碼器3位二進(jìn)制（8線3線）編碼器真值表任何時(shí)刻只允許輸入(shr)一個(gè)編碼信號，否則輸出將發(fā)生混亂。一、二進(jìn)制編碼器輸入(shr)端：2n輸出端：n高電平有效第21頁/共114頁第二十一頁，共114頁。753107632176542IIIIYIIIIYIIIIY圖4.3.2第22頁/共114頁第二十二頁，共1

8、14頁。優(yōu)先(yuxin)編碼器 在優(yōu)先編碼器電路(dinl)中，允許同時(shí)輸入兩個(gè)以上編碼信號。編碼時(shí)只對優(yōu)先權(quán)最高的進(jìn)行編碼。8線3線優(yōu)先(yuxin)編碼器74LS148邏輯圖（圖4.3.3）。選通輸入端選通輸出端擴(kuò)展端第23頁/共114頁第二十三頁，共114頁。輸入(shr)：邏輯0(低電平）有效輸出：邏輯(lu j)0(低電平）有效低電平表示(biosh)“電路工作，但無編碼輸入”低電平表示“電路工作，且有編碼輸入”第24頁/共114頁第二十四頁，共114頁。例4.3.1：試用兩片74LS148組成(z chn)16線4線優(yōu)先編碼器。優(yōu)先權(quán)最高 均無信號時(shí)，才允許對 輸入信號編碼。7A

9、0A15A8A第25頁/共114頁第二十五頁，共114頁。00101111111001111101(1)片處于編碼狀態(tài)(zhungti),(2)片被封鎖。第26頁/共114頁第二十六頁，共114頁。1111111110(2)片處于(chy)編碼狀態(tài)111010010101110101第27頁/共114頁第二十七頁，共114頁。二、二十進(jìn)制編碼器輸入(shr)端10 個(gè)，輸出端4個(gè)，也稱10線4線編碼器。集成(j chn)10線-4線優(yōu)先編碼器輸入輸出均低電平有效(yuxio)。功能表見表4.3.3第28頁/共114頁第二十八頁，共114頁。4.3.2 譯碼器譯碼：將二進(jìn)制代碼翻譯成對應(yīng)的輸出信

10、號(xnho)的過程。譯碼是編碼的逆過程。 實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。 常用的譯碼器有:二進(jìn)制譯碼器、二十進(jìn)制譯碼器、顯示(xinsh)譯碼器三類。第29頁/共114頁第二十九頁，共114頁。一、二進(jìn)制譯碼器 輸入(shr)端：n 輸出端：2n 二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)(y )為1（或?yàn)?），其余全為0（或?yàn)?）。第30頁/共114頁第三十頁，共114頁。 2 線 4線譯碼器74LS139 （輸出(shch)低電平有效） 真值表 )(010 AAY)(011 AAY)(012AAY)(013AAY0 0 1 1 1 0

11、0 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 A1A03Y2Y1Y0Y畫關(guān)于 的卡諾圖A1A0011111000Y第31頁/共114頁第三十一頁，共114頁。 3位二進(jìn)制譯碼器(3線-8線譯碼器)輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號(xnho)（高電平有效）第32頁/共114頁第三十二頁，共114頁。74HC138集成(j chn)譯碼器S=1,譯碼器正常(zhngchng)工作100片選輸入(shr)端（使能端）輸出低電平有效地址輸入端第33頁/共114頁第三十三頁，共114頁。3線8線譯碼器74HC138功能表第34頁/共114頁第三十四頁，共114頁。00120

12、)(mAAAY當(dāng)S1=1, =0, =0（即S=1）時(shí)，可得輸出2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY第35頁/共114頁第三十五頁，共114頁。第36頁/共114頁第三十六頁，共114頁。例4.3.2：試用(shyng)兩片3線8線譯碼器74HC138組成4線16線譯碼器。第37頁/共114頁第三十七頁，共114頁。(1)片工作(gngzu)，(2)片禁止。若輸入D3D2D1D0=0100時(shí)，譯碼器_輸出_。000（1）11110111第38頁/共114頁

13、第三十八頁，共114頁。(2)片工作(gngzu)，(1)片禁止。若輸入D3D2D1D0=1101時(shí)，譯碼器_輸出_。111（2）11111011第39頁/共114頁第三十九頁，共114頁。二、二十進(jìn)制譯碼器輸入(shr)端：4 輸出端：10二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號(xnho)，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。第40頁/共114頁第四十頁，共114頁。集成(j chn)8421 BCD碼譯碼器74LS42第41頁/共1

14、14頁第四十一頁，共114頁。三、顯示(xinsh)譯碼器 用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字(wnz)、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)字、文字、符號代碼譯碼器顯示器第42頁/共114頁第四十二頁，共114頁。 半導(dǎo)體數(shù)碼管顯示器件： 常用的是七段顯示器件abcdefg第43頁/共114頁第四十三頁，共114頁。abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh第44頁/共114頁第四十四頁，共114頁。abcdefg510YaYbYgabg510

15、510發(fā)光二極管Ya-Yg: 控制信號(xnho)高電平時(shí),對應(yīng)的LED亮低電平時(shí),對應(yīng)的LED滅第45頁/共114頁第四十五頁，共114頁。abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e第46頁/共114頁第四十六頁，共114頁。 BCD七段顯示(xinsh)譯碼器A3-A0: 輸入(shr)數(shù)據(jù)要設(shè)計(jì)的七段顯示譯碼器aYaYbYcYdYeYfYg譯 碼 器A3A2A1A0bcdefg第47頁/共114頁第四十七頁，共114頁。十進(jìn)制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示(xinsh)字形

16、0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 第48頁/共114頁第四十八頁，共114頁。A3A2A1A00011010010

17、0111101111111000000001Ya先設(shè)計(jì)輸出Ya的邏輯(lu j)表示式及電路圖)(02130123AAAAAAAAYa第49頁/共114頁第四十九頁，共114頁。七段顯示(xinsh)譯碼器7448引腳排列圖燈測試(csh)輸入滅零輸入(shr)滅燈輸入滅零輸出第50頁/共114頁第五十頁，共114頁。圖4.3.18 用7448驅(qū)動(dòng)(q dn)BS201的連接方法第51頁/共114頁第五十一頁，共114頁。RBI和RBO配合使用(shyng)，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的0不顯示0 0 0 6 7 . 9 0 0第52頁/共114頁第五十二頁，共114頁。四、譯

18、碼器的應(yīng)用(yngyng) 例4.3.3：試用3線8線譯碼器74HC138設(shè)計(jì)(shj)一個(gè)多輸出的組合邏輯電路。輸出邏輯函數(shù)式為ABCCBCBAZCBABAZCBABCZCBABCACAZ4321第53頁/共114頁第五十三頁，共114頁。解：化為最小項(xiàng)之和的形式(xngsh)：ABCCBACBACBAZCBACBABCAZCBABCAABCZCBABCACBACABZ4321第54頁/共114頁第五十四頁，共114頁。當(dāng)S1=1, S2=S3=0時(shí),令A(yù)2=A, A1=B, A0=C ,則 )()()()(74207420473273237317312654365431mmmmmmmmZm

19、mmmmmZmmmmmmZmmmmmmmmZ第55頁/共114頁第五十五頁，共114頁。畫電路圖第56頁/共114頁第五十六頁，共114頁。例：分析下圖電路邏輯(lu j)功能。第57頁/共114頁第五十七頁，共114頁。解：ABCIICBAIBCACIBAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ 01201201201201201201201274211)()()()()(ABCIIABCCIBABCIAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ 01201201201201201201201276532)()()()()(第58頁/共114頁第五十八頁，共

20、114頁。ABCIICBAIBCACIBAZ1ABCIIABCCIBABCIAZ2這是一個(gè)(y )全加器電路第59頁/共114頁第五十九頁，共114頁。4.3.3 數(shù)據(jù)(shj)分配器與數(shù)據(jù)(shj)選擇器定義：將公共數(shù)據(jù)線上的信號根據(jù)需要送到多個(gè)(du ) 不同通道上去的邏輯電路。 一、數(shù)據(jù)(shj)分配器框圖：輸入端:1個(gè)輸出端:2n個(gè)第60頁/共114頁第六十頁，共114頁。由74HC138構(gòu)成(guchng)的1路-8路數(shù)據(jù)分配器數(shù)據(jù)輸入端地址輸入端數(shù)據(jù)輸出端第61頁/共114頁第六十一頁，共114頁。二、數(shù)據(jù)(shj)選擇器 定義(dngy)：根據(jù)需要將多路信號中選擇一路送到公共數(shù)據(jù)

21、線上的邏輯電路(又稱多路開關(guān)).n位通道選擇信號數(shù)據(jù)選擇器D0D1D2D2n-1Y輸入(shr)端：2n個(gè)輸出端：1個(gè)第62頁/共114頁第六十二頁，共114頁。1、2選1數(shù)據(jù)(shj)選擇器 A F 0 D0 1 D1集成化 D0D1FA10ADDAF1&D0D1A1F輸入數(shù)據(jù)輸出數(shù) 據(jù)控制信號 第63頁/共114頁第六十三頁，共114頁。輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3真值表地址(dzh)變量輸入(shr)數(shù)據(jù)由地址碼決定從路輸入中選擇(xunz)哪路輸出。2、4選1數(shù)據(jù)選擇器第64頁/共114頁第六十四頁，共

22、114頁。A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0A0D3D2D1A1Y即：301201101001DAADAADAADAAY第65頁/共114頁第六十五頁，共114頁。型號(xngho):74HC153 雙4選1數(shù)據(jù)選擇器集成電路(jchng-dinl)數(shù)據(jù)選擇器 選通控制端S為低電平有效，即S=0時(shí)芯片被選中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，Y0。輸出輸入A1A0Y1100 0 00 1 01 0 01 1 0D10D11D12D131()()()(SDAADAADAADAA/p>

23、)()()()(SDAADAADAADAAY第66頁/共114頁第六十六頁，共114頁。集成(j chn)8選1數(shù)據(jù)選擇器74HC15170126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY0S第67頁/共114頁第六十七頁，共114頁。74HC151的真值表第68頁/共114頁第六十八頁，共114頁。擴(kuò)展(kuzhn):例4.3.4用雙4選1數(shù)據(jù)(shj)選擇器構(gòu)成8選1數(shù)據(jù)(shj)選擇器.A2=0時(shí)，上邊(shng bin)一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D0D3選擇一路輸出；A2=1時(shí)，

24、下邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D4D7選擇一路輸出。第69頁/共114頁第六十九頁，共114頁。2片8選1數(shù)據(jù)(shj)選擇器74LS151構(gòu)成16選1的數(shù)據(jù)(shj)選擇器第70頁/共114頁第七十頁，共114頁。用數(shù)據(jù)(shj)選擇器設(shè)計(jì)組合邏輯電路步驟：1.列出所求邏輯函數(shù)的真值表，寫出其最小項(xiàng)表達(dá)式。2.根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。3.對照(duzho)比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式確定選擇器輸入變量的表達(dá)式或取值。4.按照求出的表達(dá)式或取值連接電路，畫電路連線圖。第71頁/共114頁第七十一頁，共114頁。確定(qudng)數(shù)據(jù)選擇器確定地址(dzh)變量 2

25、 1 ABCBACBALn個(gè)地址變量(binling)的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n1個(gè)變量(binling)的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A1=A、A0=B邏輯函數(shù) 1 選用74HC153 2 74HC153有兩個(gè)地址變量。第72頁/共114頁第七十二頁，共114頁。求Di 3 （1）公式(gngsh)法函數(shù)(hnsh)的標(biāo)準(zhǔn)與或表達(dá)式：1001010101 AAAACAACAAABCBACBAL4選1數(shù)據(jù)(shj)選擇器輸出信號的表達(dá)式：301201101001DAADAADAADAAY比較L和Y，得：103210DDCDCD、 3 第73頁/共114頁第七十三頁，

26、共114頁。畫連線(lin xin)圖 4 4 第74頁/共114頁第七十四頁，共114頁。求Di的方法(fngf)（2）真值表法miA B CLm00 0 00 0 101m10 1 00 1 110m21 0 01 0 100m31 1 01 1 111C=1時(shí)L=1，故D0=CL=0，故D2=0L=1，故D3=1C=0時(shí)L=1，故D1=CABCBACBAL第75頁/共114頁第七十五頁，共114頁。求Di的方法(fngf)（3）圖形(txng)法 AB C000111100011011010D0D1D3D2103210DDCDCD、ABCBACBAL第76頁/共114頁第七十六頁，共11

27、4頁。解：BCAACCBAZ例4.3.6BCAABCCBACBABCAACCBAZ對照(duzho)74HC151輸出表達(dá)式，求Di寫出最小項(xiàng)表達(dá)式 選用(xunyng)8選1數(shù)據(jù)選擇器74HC151，當(dāng)S=0時(shí)， 令A(yù)2=A、A1=B 、A0=C,代入上式得：012012012012AAAAAAAAAAAAZ70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY第77頁/共114頁第七十七頁，共114頁。比較(bjio)L和Y，得：1010100176543210DDDDDDDD、畫連

28、線(lin xin)圖第78頁/共114頁第七十八頁，共114頁。另解:寫出最小項(xiàng)表達(dá)式選用雙4選1數(shù)據(jù)選擇器74HC153其中(qzhng)的一半，當(dāng)S1=0時(shí)，令A(yù)1=A、A0=B,代入上式得：CAACAACAACAAZ01010101對照(duzho)74HC153輸出表達(dá)式，求Di可得：D10C D11C D12=C D13=C BCAABCCBACBABCAACCBA()()()(SDAADAADAADAAY第79頁/共114頁第七十九頁，共114頁。畫連線(lin xin)圖第80頁/共114頁第八十頁，共114頁。例4.3.5（例4.2.2

29、交通燈監(jiān)視(jinsh)電 路）：解:取紅、黃、綠三盞燈分別用R、A、G表示，設(shè)燈亮為“1”，不亮為“0”；故障信號為輸出變量(binling)用Z表示，規(guī)定正常為“0”，不正常為“1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表 寫邏輯(lu j)函數(shù)式RAGGRAGARAGRGARZ第81頁/共114頁第八十一頁，共114頁。GAAGAAGAAGAAGAAZ0101010101 選2個(gè)地址輸入端的4選1數(shù)據(jù)選擇器(74HC153）當(dāng)S1=0時(shí)，令A(yù)1=R、A0=A,代入上式得：對照

30、(duzho)74HC153輸出表達(dá)式，求Di可得：D10G D11G D12=G D13=1()()()(SDAADAADAADAAY第82頁/共114頁第八十二頁，共114頁。畫連線(lin xin)圖第83頁/共114頁第八十三頁，共114頁。例：分析(fnx)下圖電路邏輯功能。第84頁/共114頁第八十四頁，共114頁。解:S1=S2=074HC153正常(zhngchng)工作，且A1=A,A0=BABCIICBAIBCACIBADAADAADAADAAZ13011201110110011ABCIBABCIAABCIBABCIABADAADAA

31、DAADAAZ 1023012201210120012第85頁/共114頁第八十五頁，共114頁。ABCIICBAIBCACIBAZ1ABCIBABCIAZ2這是一個(gè)(y )全加器電路第86頁/共114頁第八十六頁，共114頁。數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成(guchng)數(shù)據(jù)分時(shí)傳送系統(tǒng)第87頁/共114頁第八十七頁，共114頁。4.3.4 加法器舉例(j l)：A=1101, B=1001, 計(jì)算A+B1 1 0 11 0 0 1+011010011第88頁/共114頁第八十八頁，共114頁。加法運(yùn)算(yn sun)的基本規(guī)則：（1）逢二進(jìn)一。（2）最低位是兩個(gè)(lin )數(shù)最低位的相加，

32、不需考慮進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括(boku)加數(shù)、被加數(shù)和低位來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。第89頁/共114頁第八十九頁，共114頁。（1）半加器：半加運(yùn)算(yn sun)不考慮從低位來的進(jìn)位A-加數(shù)(ji sh);B-被加數(shù)(ji sh);S-本位和;Co-進(jìn)位。真值表BABABASABCo 1位加法器第90頁/共114頁第九十頁，共114頁。邏輯圖邏輯(lu j)符號2個(gè)輸入(shr)端2個(gè)輸出(shch)端第91頁/共114頁第九十一頁，共114頁。（2）全加器：A-加數(shù)；B-被加數(shù)；Ci-低位的進(jìn)位(jnwi)；S-本位和；Co-進(jìn)位

33、(jnwi)。邏輯(lu j)狀態(tài)表見下頁 相加過程中，既考慮(kol)加數(shù)、被加數(shù)又考慮(kol)低位的進(jìn)位。第92頁/共114頁第九十二頁，共114頁。BACABCBACBACBACSiiiii)(BACABABCABCBACABCCiiiiio第93頁/共114頁第九十三頁，共114頁。課本上采用(ciyng)了圈0的方法3個(gè)輸入(shr)端2個(gè)輸出(shch)端雙全加器74LS183第94頁/共114頁第九十四頁，共114頁。（1）串行進(jìn)位(jnwi)加法器如圖：用全加器實(shí)現(xiàn)(shxin)4位二進(jìn)制數(shù)相加。低位全加器進(jìn)位輸出 高位全加器進(jìn)位輸入注意(zh y)：CI0=0和進(jìn)位多位加法器（2）超前進(jìn)位加法器第95頁/共114頁第九十五頁，共114頁。例4.3.7解：BCD碼+0011=余3碼設(shè)輸入8421碼用變量DCBA表示(biosh)，輸出余三碼用變量Y3Y2Y1Y0表示(biosh)。則有Y3Y2Y1Y0 DCBA+0011第96頁/共114頁第九十六頁，共114頁。解：設(shè)輸入余三碼用變量(binling)DCBA表示，輸出8421碼用變量(binling)Y3Y2Y1Y0表示。則有Y3Y2Y1Y0 DCBA+0011補(bǔ)DCBA+1101用一片(y pin)74LS283將余三碼轉(zhuǎn)換成8421BCD碼。余3碼0011=BCD碼第97頁