1、（2-1）第第5章章 門電路和組合邏輯電路門電路和組合邏輯電路5.1 概述概述5.2 半導(dǎo)體二極管和三級管的開關(guān)作用半導(dǎo)體二極管和三級管的開關(guān)作用5.3 基本邏輯門電路基本邏輯門電路5.4 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)5.5 常用的組合邏輯電路常用的組合邏輯電路5.6 組合邏輯電路中的競爭組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象（2-2） 用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路通稱為門電路。通稱為門電路。 基本邏輯門電路基本邏輯門電路與門、或門、非門與門、或門、非門 常用門電路常用門電路與門、或門、非門與門、或門、非門與非門、

2、或非門、與或非門、異或、同或與非門、或非門、與或非門、異或、同或在電子電路中，用高、低電平分別表示在電子電路中，用高、低電平分別表示1 1和和0 0兩種兩種邏輯狀態(tài)。邏輯狀態(tài)。5.1 概述概述（2-3）正邏輯與負(fù)邏輯正邏輯與負(fù)邏輯正邏輯：用高電平表示邏輯正邏輯：用高電平表示邏輯1，用低電平表示邏輯，用低電平表示邏輯0負(fù)邏輯：用低電平表示邏輯負(fù)邏輯：用低電平表示邏輯1，用高電平表示邏輯，用高電平表示邏輯0正負(fù)邏輯之間存在著簡單的對偶關(guān)系，例如正邏輯與門等同于正負(fù)邏輯之間存在著簡單的對偶關(guān)系，例如正邏輯與門等同于負(fù)邏輯或門等。（負(fù)邏輯或門等。（1表示條件滿足、結(jié)果發(fā)生）表示條件滿足、結(jié)果發(fā)生）A

3、B Y00 001 010 011 1A B Y111101011000正與門正與門負(fù)或門負(fù)或門VAVBVY0V0V0V0V3V0V3V0V0V3V3V3V用正邏輯用正邏輯用負(fù)邏輯用負(fù)邏輯（2-4） 在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用NPNNPN晶體管和晶體管和NMOSNMOS管管, ,電電源電壓是正值，一般采用正邏輯。源電壓是正值，一般采用正邏輯。 若采用的是若采用的是PNPPNP管和管和PMOSPMOS管，電源電壓為負(fù)值，則采用負(fù)管，電源電壓為負(fù)值，則采用負(fù)邏輯比較方便。邏輯比較方便。 今后除非特別說明，一律采用正邏輯。今后除非特別說明，一律采用正邏輯。 邏輯電平

4、邏輯電平高電平高電平V VH H：大于給定電平值的電壓范圍（：大于給定電平值的電壓范圍（2V2V5V5V） 輸入高電平輸入高電平V VIHIH 輸出高電平輸出高電平V VOHOH 低電平低電平V VL L：小于給定電平值的電壓范圍（：小于給定電平值的電壓范圍（0V0V0.8V0.8V） 輸入低電平輸入低電平V VILIL 輸出低電平輸出低電平V VOLOL（2-5） 高電平和低電平都是對應(yīng)的一段電壓范圍，因此在高電平和低電平都是對應(yīng)的一段電壓范圍，因此在數(shù)字電路中，對數(shù)字電路中，對電子元件、器件參數(shù)精度的要求及其電電子元件、器件參數(shù)精度的要求及其電源的穩(wěn)定度的要求比模擬電路要低。源的穩(wěn)定度的要

5、求比模擬電路要低。正邏輯正邏輯015V2V0.8V 0V負(fù)邏輯負(fù)邏輯015V2V0.8V 0V（2-6）VI控制開關(guān)控制開關(guān)S的通、斷。的通、斷。S斷開，斷開，VO為高電平；為高電平；S接通，接通，VO為低電平。為低電平。 用來獲得高、低輸出電平的基本開關(guān)電路用來獲得高、低輸出電平的基本開關(guān)電路：缺點(diǎn)：功耗比較大。缺點(diǎn)：功耗比較大。S接通，輸出為接通，輸出為VOL時(shí)，功耗時(shí)，功耗 RVCC/2改進(jìn)：采用互補(bǔ)開關(guān)電路。改進(jìn)：采用互補(bǔ)開關(guān)電路。VI同時(shí)控制開關(guān)同時(shí)控制開關(guān)S的通、斷。的通、斷。S2斷開斷開, S1接通接通, VO為高電平為高電平;S1斷開斷開, S2接通接通,VO為低電平。為低電平

6、。 靜態(tài)功耗靜態(tài)功耗0 0互補(bǔ)開關(guān)電路互補(bǔ)開關(guān)電路在數(shù)字集成電在數(shù)字集成電路中廣泛應(yīng)用路中廣泛應(yīng)用（2-7）VISVIS理想開關(guān)：理想開關(guān)：開關(guān)閉合時(shí)：R=0 V=0開關(guān)斷開時(shí)：R= I=0開關(guān)時(shí)間：t=0 實(shí)際使用的開關(guān)為晶體二極管、三極管以及場效應(yīng)管實(shí)際使用的開關(guān)為晶體二極管、三極管以及場效應(yīng)管等電子器件。等電子器件。 （2-8）5.2 半導(dǎo)體二極管和三極管的開關(guān)作用半導(dǎo)體二極管和三極管的開關(guān)作用5.2.1 半導(dǎo)體二極管的開關(guān)作用半導(dǎo)體二極管的開關(guān)作用二極管的單向?qū)щ娦远O管的單向?qū)щ娦?，即外加正向電壓時(shí)二極管導(dǎo)，即外加正向電壓時(shí)二極管導(dǎo)通，外加反向電壓時(shí)二極管截止。通，外加反向電壓時(shí)二極

7、管截止。相當(dāng)于一個(gè)相當(dāng)于一個(gè)受外加電壓極性控制的開關(guān)。受外加電壓極性控制的開關(guān)。EDSRRII)(a)(bEiu（2-9）5.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性5.2.1 半導(dǎo)體二極管的開關(guān)作用半導(dǎo)體二極管的開關(guān)作用二極管的單向?qū)щ娦远O管的單向?qū)щ娦?，即外加正向電壓時(shí)二極管導(dǎo)，即外加正向電壓時(shí)二極管導(dǎo)通，外加反向電壓時(shí)二極管截止。通，外加反向電壓時(shí)二極管截止。相當(dāng)于一個(gè)相當(dāng)于一個(gè)受外加電壓極性控制的開關(guān)。受外加電壓極性控制的開關(guān)。DSRRIIEEiu（2-10）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40

8、A60 A80 A100 AQCCCRUUCC1 1、放大狀態(tài)、放大狀態(tài)發(fā)射結(jié)正偏，集電結(jié)反偏。發(fā)射結(jié)正偏，集電結(jié)反偏。BCII5.2.2 晶體管的開關(guān)作用晶體管的開關(guān)作用（2-11）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1靜態(tài)工作點(diǎn)靜態(tài)工作點(diǎn)Q Q上升，上升到上升，上升到Q Q1 1時(shí)，晶體管進(jìn)入飽和狀態(tài)。時(shí)，晶體管進(jìn)入飽和狀態(tài)。晶體管失去了電流放大作用。晶體管失去了電流放大作用。BCII ，IB2 2、飽和狀態(tài)、飽和狀態(tài)5.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2

9、-12）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ10.3VUUIIIICE(sat)CEC(sat)CCB2 2、飽和狀態(tài)、飽和狀態(tài)集電結(jié)正向偏置集電結(jié)正向偏置5.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-13）RBEBRCTIBICUCE+UCC飽和狀態(tài)的特征飽和狀態(tài)的特征：飽和條件 、II1)C(sat)B向偏置； 發(fā)射結(jié)和集電結(jié)都正 、2)CCCCCE(sat)CCC(sat)RURUUI3) 、0U 4)CE(sat)晶體管飽和狀態(tài)的開關(guān)作用晶體管飽和狀態(tài)的開關(guān)

10、作用：當(dāng)晶體管飽和時(shí)，當(dāng)晶體管飽和時(shí)，U UCE(sat)CE(sat)00，發(fā)射極與集電極，發(fā)射極與集電極之間如同一個(gè)之間如同一個(gè)開關(guān)接通開關(guān)接通，其間電阻很小。，其間電阻很小。5.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-14）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1。 0，U 可靠截止 保證 。為 0，I 0IBECB靜態(tài)工作點(diǎn)靜態(tài)工作點(diǎn)Q Q下降，下降到下降，下降到Q Q2 2時(shí)，晶體管進(jìn)入截止?fàn)顟B(tài)。時(shí)，晶體管進(jìn)入截止?fàn)顟B(tài)。，B I3 3、截止?fàn)顟B(tài)、截止?fàn)顟B(tài)Q

11、25.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-15）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1Q2晶體管截止?fàn)顟B(tài)的開關(guān)作用晶體管截止?fàn)顟B(tài)的開關(guān)作用：當(dāng)晶體管截止時(shí)，當(dāng)晶體管截止時(shí)，I IC C00，發(fā)射極與集電極之間，發(fā)射極與集電極之間如同一個(gè)如同一個(gè)開關(guān)斷開開關(guān)斷開，其間電阻很大。，其間電阻很大。5.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-16）R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性：三極管的開關(guān)特性：5.2.2 半導(dǎo)體三

12、極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-17）總結(jié)總結(jié)：數(shù)字電路就是利用晶體管的開關(guān)作用進(jìn)行數(shù)字電路就是利用晶體管的開關(guān)作用進(jìn)行工作的。晶體管時(shí)而從截止躍變到飽和，工作的。晶體管時(shí)而從截止躍變到飽和，時(shí)而從飽和躍變到截止；不是工作在飽和時(shí)而從飽和躍變到截止；不是工作在飽和狀態(tài)，就是工作在截止?fàn)顟B(tài)，只是在飽和狀態(tài)，就是工作在截止?fàn)顟B(tài)，只是在飽和和截止兩種工作狀態(tài)轉(zhuǎn)換的瞬間才經(jīng)過放和截止兩種工作狀態(tài)轉(zhuǎn)換的瞬間才經(jīng)過放大狀態(tài)。大狀態(tài)。5.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-18）目前，采用目前，采用MOS管的邏輯集成電路主要有三類：以管的邏輯集成電路主要有三類：以N溝道增溝道

13、增強(qiáng)型管構(gòu)成的強(qiáng)型管構(gòu)成的NMOS電路，以電路，以P溝道增強(qiáng)型管構(gòu)成的溝道增強(qiáng)型管構(gòu)成的PMOS電路電路以及以及用用PMOS和和NMOS兩種管子構(gòu)成互補(bǔ)的兩種管子構(gòu)成互補(bǔ)的CMOS電路電路。5.3.3MOS管的基本開關(guān)電路管的基本開關(guān)電路NMOS反相器反相器OFFDONONOFFRRRKRR 1,109（2-19）DDONDONOVRRRV 設(shè)：設(shè)：VDD=12V，VGS(th)=2V，VIL=0V，VIH=12VNMOS反相器反相器OFFDONONOFFRRRKRR 1,109當(dāng)當(dāng)Vi=ViL=0V時(shí)，時(shí)，VGS=ViL VGS(th) ，MOS管導(dǎo)通，合理管導(dǎo)通，合理選擇選擇VDD和和RD

14、，輸出，輸出VO=VOL為得到足夠低的為得到足夠低的VOL，要求，要求RD很大。在實(shí)很大。在實(shí)際電路中，常用另一個(gè)際電路中，常用另一個(gè)MOS管來做負(fù)載。管來做負(fù)載。（2-20）5.3 基本邏輯門電路基本邏輯門電路在電子電路中，邏輯門電路是由半導(dǎo)體二極管在電子電路中，邏輯門電路是由半導(dǎo)體二極管或三極管實(shí)現(xiàn)的，在邏輯門電路中，有分立元或三極管實(shí)現(xiàn)的，在邏輯門電路中，有分立元件電路，也有集成門電路。件電路，也有集成門電路。（2-21） 5.3.1分立元件門電路分立元件門電路0V3VYABVCC=+5VD13kRD2&ABY=ABVAVBVY0V0V0V3V3V0V3V3VABY00011011電壓功

15、能表真值表0.7V0.7V0.7V3.7V00011.二極管與門二極管與門（2-22）2.二極管或門二極管或門0V3VABYDD12R3kABY=A+B1電壓功能表VAVBVY0V0V0V3V3V0V3V3V真值表ABY000110110V2.3V2.3V2.3V0111（2-23）3 三極管非門三極管非門+Vcc+-T123cbeRcRbViIBICVO電壓功能表VIVO0V5V5V0.3V真值表AY0110AY=A1符號符號（2-24）CBAL4.分立元件復(fù)合門電路分立元件復(fù)合門電路工作原理：工作原理： （1）當(dāng)）當(dāng)A、B、C全接高電平全接高電平5V時(shí)，二極管時(shí)，二極管D1D3都截止，而都

16、截止，而D4、D5和和T導(dǎo)通，且導(dǎo)通，且T為為飽和飽和導(dǎo)通導(dǎo)通， VL=0.3V=0.3V，即輸出低電平。，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平中只要有一個(gè)為低電平0.3V時(shí)，則時(shí)，則VP1V，從而使，從而使D4、D5和和T都截止，都截止，VL=VCC=5V，即輸出高電平。，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：所以該電路滿足與非邏輯關(guān)系，即：ABCL+VDDD123DD1R23CC（ +5V）R1RcT45P3k1k4.7k（2-25）R1R2Y+12V晶體管晶體管“非非” 門門“或非或非” 門門BAY全全“0”出出“1”有有“1”出出“0”“或非或非”門圖形門圖形符號

17、符號A1BY二極管或門二極管或門YD1D2AB0V或非門電路或非門電路（2-26）1、體積大、工作不可靠。、體積大、工作不可靠。2、需要不同電源。、需要不同電源。3、各種門的輸入、輸出電平不匹配。、各種門的輸入、輸出電平不匹配。（2-27）數(shù)字集成電路：數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線。使用時(shí)接：電源、輸入和輸輯電路所需要的全部元件和連線。使用時(shí)接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價(jià)格出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價(jià)格便宜的特點(diǎn)。便宜的特點(diǎn)。 TTL型電路：型電

18、路：輸入端和輸出端都采用了三極管結(jié)構(gòu)，稱之輸入端和輸出端都采用了三極管結(jié)構(gòu)，稱之為為: 三極管三極管-三極管邏輯電路（三極管邏輯電路（Transistor Transistor Logic），簡稱為），簡稱為TTL電路。電路。5.3.2 TTL集成門電路集成門電路 按照集成度的高低，將集成電路分為以下幾類：按照集成度的高低，將集成電路分為以下幾類：小規(guī)模小規(guī)模集成電路：集成電路：100個(gè)以下個(gè)以下(元件和連線）元件和連線）( Small Scale Integration :SSI ) 中規(guī)模中規(guī)模集成電路：幾百個(gè)（集成電路：幾百個(gè)（Medium Scale Integration :MSI

19、)大規(guī)模大規(guī)模集成電路：幾千個(gè)集成電路：幾千個(gè) （ Large Scale Integration :LSI )超大規(guī)模超大規(guī)模集成電路：一萬個(gè)以上（集成電路：一萬個(gè)以上（Very Large Scale Integration VLSI ） （2-28）1、TTL “與非與非” 門電路門電路多發(fā)射極多發(fā)射極晶體管晶體管二極管二極管“與與”門門CBAYABYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V（2-29）1、任一輸入為低電平、任一輸入為低電平“0”（0.3V）時(shí)）時(shí)“0”不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通發(fā)射結(jié)發(fā)射結(jié) 正向偏置正向偏置1V+5

20、VYR4R2R1T2R3R5T3T4T1T5B1C1ABC三個(gè)三個(gè)PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V1、TTL “與非與非” 門電路門電路（2-30）+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCuo1、任一輸入為低電平、任一輸入為低電平“0”（0.3V）時(shí)）時(shí)“0”1Vuo=5-uR2-ube3-ube4 3.4V 高電平高電平“1”！1、TTL “與非與非” 門電路門電路（2-31）“1”高電位高電位“1”全反偏全反偏 1V2、輸入全為高電平、輸入全為高電平“1”（3.4V）時(shí)）時(shí)+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC截止截止全導(dǎo)通全導(dǎo)通1、TTL “與非

21、與非” 門電路門電路（2-32）“1”全反偏全反偏 1V2、輸入全為高電平、輸入全為高電平“1”（3.4V）時(shí)）時(shí)+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC全導(dǎo)通全導(dǎo)通飽和飽和VY=0.3V低電平低電平“0”高電位高電位“1”1、TTL “與非與非” 門電路門電路（2-33）TTL與非門電路與非門電路F=A B C & &A AB BY Y符號：符號：C C（2-34）1）電壓傳輸特性）電壓傳輸特性2、TTL “與非與非” 門電路的特性門電路的特性電壓傳輸特性是指與非門的輸出電壓與輸入電壓之間的對應(yīng)關(guān)電壓傳輸特性是指與非門的輸出電壓與輸入電壓之間的對應(yīng)關(guān)系，即，它反映了電路

22、的靜態(tài)特性。圖系，即，它反映了電路的靜態(tài)特性。圖(a)(a)是電壓傳輸特性的是電壓傳輸特性的實(shí)驗(yàn)電路，圖實(shí)驗(yàn)電路，圖(b)(b)給出了給出了TTLTTL與非門的電壓傳輸特性曲線。與非門的電壓傳輸特性曲線。 ABCDEV4 . 2V4 . 05 . 00 . 15 . 10 . 25 . 20 . 35 . 30 . 45 . 00 . 15 . 10 . 25 . 20 . 35 . 30 . 4(b) 特性曲線)(VUo)(VUi(min)OHU(max)OLUOFFUONUV6 . 3VV(a) 實(shí)驗(yàn)電路iUoU（2-35）AB段段: 當(dāng)當(dāng)Vi0.7v時(shí)，時(shí)，Vb20.7v，T2和和T5管

23、截止，管截止，T4導(dǎo)通，輸出為高電平導(dǎo)通，輸出為高電平VoH=VccVd2Vbe4 3.6v，故故AB段稱為截止區(qū)段稱為截止區(qū)R3R2R1Vcc= + 5v(Vo)123123D212313R4130A(VI)T1T5T4T24kYVC2Ve21.6k1k0.9V0.2V5V0.2VBC段段: 當(dāng)當(dāng)0.7Vi1.3v時(shí)，時(shí)，T2管的發(fā)射極電管的發(fā)射極電阻阻R3直接接地，故直接接地，故T2管開始導(dǎo)通并處于放大管開始導(dǎo)通并處于放大狀態(tài)，所以狀態(tài)，所以Vc2和和Vo隨隨Vi的增高而線性地降低。的增高而線性地降低。但但T5管仍截止。故管仍截止。故BC段稱為線性區(qū)。段稱為線性區(qū)。ABCVOVI01233

24、211.4V0.7V5V0.7V2.1V1.4V1.0V1.4V（2-36）CD段段:當(dāng)當(dāng)1.3vVi 1.4V2.1V1.4V0.7V1VDEDE段段: Vi大于大于1.4v以以后，后，Vb1被箝位在被箝位在2.1v，T2和和T5管均飽和，管均飽和，Vo=Vces5=0.1v,故故DE段段稱為飽和區(qū)。稱為飽和區(qū)。AVOVI0123321BC（2-37）（1）輸出高電平電壓VOH在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)

25、定輸出低電壓的最大值VOL（max）=0.4V。（3）關(guān)門電平電壓VOFF是指輸出電壓下降到VOH（min）時(shí)對應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）表示。規(guī)定VIL（max）=0.8V。（4）開門電平電壓VON是指輸出電壓下降到VOL（max）時(shí)對應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用VIH（min）表示。規(guī)定VIH（min）=2V。幾個(gè)重要參數(shù)幾個(gè)重要參數(shù)（2-38）（5）閾值電壓）閾值電壓VTH電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決

26、定輸出高、低電壓的分即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。界線。VTH又常被形象化地稱為門檻電壓。其值為又常被形象化地稱為門檻電壓。其值為1.3V1.VVOH（min）=2.4VVOL（max）=0.4VVIL（max）=VOFF=0.8VVIH（min）=VON=2VVTH1.VABCDEVOVI0123321VOHVOH(min)VOLVTHVOffVIL(max)VONVIH(min)VOL（max）（2-39）2）噪聲容限電壓噪聲容限電壓 2、TTL “與非與非” 門電路的特性門電路的特性由由TTLTTL門電路的輸門電路的輸出特性曲線可知，出特性曲線可知，TTL

27、TTL門電路的輸出門電路的輸出高低電平不是一高低電平不是一個(gè)值，而是一個(gè)個(gè)值，而是一個(gè)范圍。同樣，它范圍。同樣，它的輸入高低電平的輸入高低電平也有一個(gè)范圍，也有一個(gè)范圍，即它的輸入信號即它的輸入信號允許一定的容差，允許一定的容差，稱為噪聲容限。稱為噪聲容限?！陛敵觥?”輸出“0”輸入“1”輸入“000.4V2.4V3.6V3.6V2.0V0.8V0OUiUOUiU 噪聲容限示意圖ONUOFFU(min)OHUNHU(max)OLUNLU（2-40）輸入低電平噪聲容限：輸入低電平噪聲容限：VNL=VOff VOLmax=0.8V-0.4V=0.4V輸入高電平噪聲容限：輸入高電平噪聲容限：VNH=

28、VOHmin-VON=2.4V-2V=0.4V（2-41）3）TTLTTL門電路的扇出系數(shù)門電路的扇出系數(shù) N NO O 2、TTL “與非與非” 門電路的特性門電路的特性門電路根據(jù)不同的需要通常都帶有不同的負(fù)載，門電路輸出端典型的負(fù)門電路根據(jù)不同的需要通常都帶有不同的負(fù)載，門電路輸出端典型的負(fù)載也是門電路，描述門電路輸出端最多所能帶的門電路的個(gè)數(shù)稱為門電載也是門電路，描述門電路輸出端最多所能帶的門電路的個(gè)數(shù)稱為門電路的扇出系數(shù)，它表示門電路的帶負(fù)載能力。對于路的扇出系數(shù)，它表示門電路的帶負(fù)載能力。對于TTLTTL與非門，與非門，N NO O 8 8。4）TTLTTL與非門傳輸延遲時(shí)間與非門傳

29、輸延遲時(shí)間t tpdpd TTL與非門傳輸延遲時(shí)間示意圖iUOU1pdt2pdt導(dǎo)通延遲時(shí)間導(dǎo)通延遲時(shí)間t tpd1pd1 從輸入從輸入波形上升沿的中點(diǎn)到輸出波波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。間。 截止延遲時(shí)間截止延遲時(shí)間t tpd2pd2從輸入從輸入波形下降沿的中點(diǎn)到輸出波波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。間。 傳輸延遲時(shí)間傳輸延遲時(shí)間t tpdpd是是t tpd1pd1和和t tpd2pd2的平均值。的平均值。即即 221pdpdpdttt（2-42）在工程實(shí)踐中，有時(shí)需要將幾在工程實(shí)踐中，有時(shí)需要將幾個(gè)

30、門的輸出端并聯(lián)使用，個(gè)門的輸出端并聯(lián)使用， 以實(shí)現(xiàn)以實(shí)現(xiàn)與邏輯，稱為線與。與邏輯，稱為線與。3、其他類型的、其他類型的TTL門電路門電路BA&DC&YY1Y2普通的普通的TTL門電路不能進(jìn)行線與，門電路不能進(jìn)行線與，為此，專門生產(chǎn)了一種可以進(jìn)行線為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路：集電極開路門與的門電路：集電極開路門Y1Y2Y000110110001（2-43）+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC一般一般TTL “與非與非”門電門電路路1）集電極開路）集電極開路“與非與非”門電路（門電路（OC門）門）（2-44）+5VYR2R1T2R3T1T5B1C1ABCOC

31、門電路門電路無無T3、T4晶體管晶體管T5集電極集電極開路開路！1）集電極開路）集電極開路“與非與非”門電路（門電路（OC門）門）ABCY（2-45）+VCC=5VY12312313ABT11.6K4K1KR1T2T5R2R3AYB&集電極開路門（集電極開路門（ OC門）門）注意：注意：OC門必須外接門必須外接合適的負(fù)載電阻和電合適的負(fù)載電阻和電源才能正常工作。源才能正常工作。RLVCC ABY001011101110VO=VCC VO=VCes5 （2-46）+5VYR2R1T2R3T1T5B1C1ABCOC門電路門電路工作時(shí)工作時(shí)，T5的集電極的集電極（輸出端）外接電源（輸出端）外接電源U

32、和電阻和電阻RL，作為，作為OC門門的有源負(fù)載。的有源負(fù)載。RLUCC集電極開路集電極開路“與非與非”門電路（門電路（OC門）門）（2-47）（1 1）實(shí)現(xiàn)線與。）實(shí)現(xiàn)線與。 電路如右圖所示，邏輯關(guān)系為電路如右圖所示，邏輯關(guān)系為: :OC門主要有以下幾方面的應(yīng)用：門主要有以下幾方面的應(yīng)用：（2 2）實(shí)現(xiàn)電平轉(zhuǎn)換。）實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平如圖示，可使輸出高電平變?yōu)樽優(yōu)?010V。（3 3）用做驅(qū)動(dòng)器。）用做驅(qū)動(dòng)器。如圖是用來驅(qū)動(dòng)發(fā)光二極管如圖是用來驅(qū)動(dòng)發(fā)光二極管的電路。的電路。+10V&OV+5V&270+VBA&DC&RLCCYY1Y2CDABCDABYYY21（2-48）2）三

33、態(tài)輸出）三態(tài)輸出“與非與非”門電門電路路D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE特點(diǎn)：它的輸出除出現(xiàn)高電特點(diǎn)：它的輸出除出現(xiàn)高電平和低電平外，還可平和低電平外，還可以出現(xiàn)高阻狀態(tài)。以出現(xiàn)高阻狀態(tài)。 E 控制端控制端A、B 輸輸入端入端3、其他類型的其他類型的TTLTTL門電路門電路 （2-49）D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE當(dāng)控制端當(dāng)控制端 E=“1”時(shí)：時(shí)：D截止截止BAY電路處于工作狀態(tài)。電路處于工作狀態(tài)。三態(tài)輸出三態(tài)輸出“與非與非”門電門電路路（2-50）D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE當(dāng)控制端當(dāng)控

34、制端 E=“0”時(shí)：時(shí)：D導(dǎo)通導(dǎo)通輸出端處于開路狀態(tài)。輸出端處于開路狀態(tài)。高阻態(tài)高阻態(tài)截止截止截止截止三態(tài)輸出三態(tài)輸出“與非與非”門電門電路路（2-51）符號符號功能表功能表&ABYE三態(tài)輸出三態(tài)輸出“與非與非”門的圖形符號及功門的圖形符號及功能能說明說明：由于電路結(jié)構(gòu)不同，也有當(dāng)控制端為高電平：由于電路結(jié)構(gòu)不同，也有當(dāng)控制端為高電平時(shí)出現(xiàn)高阻態(tài)，為低電平時(shí)處于工作狀態(tài)。時(shí)出現(xiàn)高阻態(tài)，為低電平時(shí)處于工作狀態(tài)。三態(tài)輸出三態(tài)輸出“與非與非”門電門電路路（2-52）三態(tài)門主要作為三態(tài)門主要作為TTL電路與電路與總線總線間間的的接口電路接口電路用途：用途：結(jié)論結(jié)論：E E1 1、E E2 2、E E3

35、 3分時(shí)接入分時(shí)接入高電平高電平，總線就會(huì)，總線就會(huì)輪流接受各個(gè)三態(tài)輪流接受各個(gè)三態(tài)門的輸出。門的輸出。公用總線公用總線&E1&E2&E3（2-53）574LS系列為低功耗肖特基系列。674AS系列為改進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。774ALS系列為改進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。TTL集成邏輯門電路系列簡介集成邏輯門電路系列簡介1 17474系列系列為為TTL集成電路的早期產(chǎn)品，屬中速集成電路的早期產(chǎn)品，屬中速TTL器件。器件。2 27474L系列系列為低功耗為低功耗TTL系列，又稱系列，又稱LTTL系列。系列。3 37474H系列系列為高速為高速TTL系列。系列。

36、4 47474S系列系列為肖特基為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。系列，進(jìn)一步提高了速度。如圖示。becbec（2-54）（2-55）TTL與非門舉例與非門舉例74LS0074LS0074LS0074LS00是一種典型的是一種典型的TTL與非門器件，內(nèi)部含有與非門器件，內(nèi)部含有4 4個(gè)個(gè)2 2輸入端與非門，共有輸入端與非門，共有1414個(gè)引腳。引腳排列圖如圖所示。個(gè)引腳。引腳排列圖如圖所示。邏輯功能：邏輯功能：BAY（2-56）MOSMOS邏輯門電路是繼邏輯門電路是繼TTLTTL之后發(fā)展起來的之后發(fā)展起來的另一種應(yīng)用廣泛的數(shù)字集成電路。由于它功另一種應(yīng)用廣泛的數(shù)字集成電路。由于它功

37、耗低，抗干擾能力強(qiáng)，工藝簡單，幾乎所有耗低，抗干擾能力強(qiáng)，工藝簡單，幾乎所有的大規(guī)模、超大規(guī)模數(shù)字集成器件都采用的大規(guī)模、超大規(guī)模數(shù)字集成器件都采用MOSMOS工藝。就其發(fā)展趨勢看，工藝。就其發(fā)展趨勢看，MOSMOS電路特別是電路特別是CMOSCMOS電路有可能超越電路有可能超越TTLTTL成為占統(tǒng)治地位的成為占統(tǒng)治地位的邏輯器件。邏輯器件。CMOSCMOS邏輯門電路是由邏輯門電路是由N N溝道增強(qiáng)型溝道增強(qiáng)型MOSMOS管管和和P P溝道增強(qiáng)型溝道增強(qiáng)型MOSMOS管互補(bǔ)而成，通常稱為互管互補(bǔ)而成，通常稱為互補(bǔ)型補(bǔ)型MOSMOS邏輯電路，簡稱邏輯電路，簡稱CMOSCMOS邏輯電路。邏輯電路。

38、 5.3.3 CMOS門電路門電路（2-57）一、一、 CMOS反向器反向器VGSN=0V-0V=0VVTN，TN導(dǎo)通，VGSP=10V-10V=0V,TP截止,ID0;輸出VO0V。N溝道溝道P溝道溝道1、CMOS反相器的電路結(jié)構(gòu)和工作原理反相器的電路結(jié)構(gòu)和工作原理由由N溝道增強(qiáng)型和溝道增強(qiáng)型和P溝道增強(qiáng)型溝道增強(qiáng)型MOS互補(bǔ)而成互補(bǔ)而成（2-58）（4 4）當(dāng)）當(dāng)5 5VVi8 8V， TP逐漸變?yōu)榻刂?，逐漸變?yōu)榻刂梗?TN導(dǎo)通導(dǎo)通（5 5）當(dāng)）當(dāng)Vi8 8V，TP截止，截止，TN導(dǎo)通，輸出導(dǎo)通，輸出Vo=0=0V。 2、電壓傳輸特性、電壓傳輸特性：（設(shè)：（設(shè): VDD=10V， VGS(

39、th)N =| VGS(th) P|=2V）（1 1）當(dāng)）當(dāng)V Vi i2V,T2V,TN N截止截止,T,TP P導(dǎo)通導(dǎo)通, ,輸出輸出V VooV VDDDD=10V=10V（2 2）當(dāng)）當(dāng)2V2VV Vi i5V5V，T TN N開始導(dǎo)通，開始導(dǎo)通，T TP P導(dǎo)通導(dǎo)通（3）當(dāng)）當(dāng)Vi=5V，兩管都導(dǎo)通，兩管都導(dǎo)通，Vo=（VDD/2）=5V。CMOS門電路的閾值門電路的閾值電壓電壓 VTH=VDD/2N溝道溝道P溝道溝道（2-59）3、輸入噪聲容限、輸入噪聲容限保證輸出高、低電平基本不變（在允許的范圍內(nèi)）的條件保證輸出高、低電平基本不變（在允許的范圍內(nèi)）的條件下，而允許的輸入信號的波動(dòng)

40、范圍稱為輸入端噪聲容限下，而允許的輸入信號的波動(dòng)范圍稱為輸入端噪聲容限輸入低電平噪聲容限：輸入低電平噪聲容限：VNL=VILmax VOLmax =0.8V-0.3V =0.5V輸入高電平噪聲容限：輸入高電平噪聲容限：VNH=VOHmin-VIHmin =11V-8V =3V0.3V 0V12V11V0.8V 0V12V 8V（2-60）ABVP1VP2VN1VN2+VDDF1、CMOSCMOS與非門與非門VP1 與與VP2并聯(lián)，并聯(lián)，VN1 與與VN2串聯(lián)；串聯(lián)；當(dāng)當(dāng)AB都是高電平時(shí)都是高電平時(shí)VN1 與與VN2同時(shí)導(dǎo)通同時(shí)導(dǎo)通VP1 與與VP2同時(shí)截止；同時(shí)截止；輸出輸出F為低電平。為低電

41、平。當(dāng)當(dāng)AB中有一個(gè)是低中有一個(gè)是低電平時(shí)，電平時(shí)，VN1 與與VN2中有一個(gè)截止，中有一個(gè)截止，VP1 與與VP2中有一個(gè)導(dǎo)通，中有一個(gè)導(dǎo)通，輸出輸出F為高電平。為高電平。U GS（th）：）：NMOS為正，為正，PMOS為負(fù)。為負(fù)。二、其他形式的二、其他形式的CMOSCMOS門電路門電路（2-61）2、 CMOS或非門或非門BVP1VP2VN1VN2+VDDAF當(dāng)當(dāng)AB中有一個(gè)是高電平，中有一個(gè)是高電平，VN1 與與VN2中有一個(gè)導(dǎo)通，中有一個(gè)導(dǎo)通，VP1 與與VP2中有一個(gè)截止，中有一個(gè)截止，輸出輸出F為低電平。為低電平。當(dāng)當(dāng)AB都是低電平時(shí)，都是低電平時(shí)，VN1 與與VN2同時(shí)截止，同

42、時(shí)截止，VP1 與與VP2同時(shí)導(dǎo)通；同時(shí)導(dǎo)通；輸出輸出F為高電平。為高電平。U GS（th）：）：NMOS為正，為正，PMOS為負(fù)。為負(fù)。VP1 與與VP2串聯(lián)，串聯(lián)，VN1 與與VN2并聯(lián)；并聯(lián)；（2-62）結(jié)構(gòu)特點(diǎn)：結(jié)構(gòu)特點(diǎn)：組合邏輯電路僅僅由門電路組成，電路中無記組合邏輯電路僅僅由門電路組成，電路中無記憶元件，輸入與輸出之間無反饋。憶元件，輸入與輸出之間無反饋。 時(shí)序邏輯電路電路中有記憶元件，輸入與輸出時(shí)序邏輯電路電路中有記憶元件，輸入與輸出之間有反饋。之間有反饋。5.4 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)數(shù)字電路按其完成邏輯功能的不同特點(diǎn)，可劃分為組合邏數(shù)字電路按其完成邏

43、輯功能的不同特點(diǎn)，可劃分為組合邏輯電路和時(shí)序邏輯電路兩大類。輯電路和時(shí)序邏輯電路兩大類。5.4.1 組合邏輯電路特點(diǎn)組合邏輯電路特點(diǎn)組合邏輯電路（功能特點(diǎn)）：組合邏輯電路（功能特點(diǎn)）：該電路在任一時(shí)刻輸出的該電路在任一時(shí)刻輸出的穩(wěn)定狀態(tài)，僅取決于該時(shí)刻的輸入信號，而穩(wěn)定狀態(tài)，僅取決于該時(shí)刻的輸入信號，而與輸入信號作用前電路所處的狀態(tài)無關(guān)。與輸入信號作用前電路所處的狀態(tài)無關(guān)。時(shí)序邏輯電路（功能特點(diǎn)）：時(shí)序邏輯電路（功能特點(diǎn)）：任一時(shí)刻的輸出信號不但任一時(shí)刻的輸出信號不但取決于當(dāng)時(shí)的輸入信號，而且還取決于電路取決于當(dāng)時(shí)的輸入信號，而且還取決于電路原來所處的狀態(tài)。原來所處的狀態(tài)。（2-63）5.4.

44、1 組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)5.4 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路.2AnA.1Y2Y1A 組合邏輯電路框圖mY圖中表示圖中表示A A1 1A An n表示表示輸入變量，輸入變量，Y Y1 1Y Ym m表示輸出變量。輸出變表示輸出變量。輸出變量與輸入變量之間的邏輯關(guān)量與輸入變量之間的邏輯關(guān)系可以用邏輯函數(shù)表示：系可以用邏輯函數(shù)表示： ).A(.).A().A(2121222111nmmnnAAfFAAfFAAfF，（2-64）=1=1ABSCOCI&11BAICBASBACBACIOICBAABCI輸出信號輸出信號S、CO僅僅與輸入信號有關(guān)系。僅僅與

45、輸入信號有關(guān)系。例如例如：（2-65）組合邏輯電路邏輯功能的描述：組合邏輯電路邏輯功能的描述：真值表、邏輯函數(shù)式、邏輯圖、卡諾圖真值表、邏輯函數(shù)式、邏輯圖、卡諾圖如上例：邏輯函數(shù)式、邏輯圖如上例：邏輯函數(shù)式、邏輯圖真值表真值表ABCISCO0000000110010100110110010101011100111111功能功能全加器全加器（2-66）5.4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法和設(shè)計(jì)方法 分析組合邏輯電路分析組合邏輯電路,一般是根據(jù)已知的邏輯電路一般是根據(jù)已知的邏輯電路,找出其邏找出其邏輯函數(shù)表達(dá)式輯函數(shù)表達(dá)式,或?qū)懗銎湔嬷当砘驅(qū)懗銎湔嬷当?從而了解其電路

46、的邏輯功能從而了解其電路的邏輯功能 有時(shí)分析的目的在于檢驗(yàn)所設(shè)計(jì)的邏輯電路是否能實(shí)現(xiàn)預(yù)有時(shí)分析的目的在于檢驗(yàn)所設(shè)計(jì)的邏輯電路是否能實(shí)現(xiàn)預(yù)定的邏輯功能。定的邏輯功能。分析過程一般包含分析過程一般包含4個(gè)步驟個(gè)步驟：1、組合邏輯電路的分析方法、組合邏輯電路的分析方法電路電路電路的邏輯功能電路的邏輯功能(真值表真值表)（2-67）例例1 1：組合電路如圖所示，分析該電路的邏輯功能。組合電路如圖所示，分析該電路的邏輯功能。解：（解：（1）由邏輯圖逐級寫出邏輯表達(dá)式。為了寫表達(dá)式方）由邏輯圖逐級寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量便，借助中間變量P。ABCAPBPCPABCP CPBPAPYP

47、CBAABCCBA（2-68）（2）化簡與變換：）化簡與變換：（3）由表達(dá)式列出真值表。）由表達(dá)式列出真值表。（4 4）分析邏輯功能）分析邏輯功能 ： 當(dāng)當(dāng)A A、B B、C C三個(gè)變量不一致三個(gè)變量不一致時(shí)，電路輸出為時(shí)，電路輸出為“1”1”，所以，所以這個(gè)電路稱為這個(gè)電路稱為“不一致電不一致電路路”。ABCY000001010011100101110111ABCCBAYABCCBAABCCBAABCCBA00111111（2-69） 分析組合邏輯電路的一般步驟：分析組合邏輯電路的一般步驟：用文字或符號標(biāo)出各個(gè)門的輸入或輸出。用文字或符號標(biāo)出各個(gè)門的輸入或輸出。從輸入端到輸出端逐級寫出輸出函

48、數(shù)對輸入變量的邏輯從輸入端到輸出端逐級寫出輸出函數(shù)對輸入變量的邏輯函數(shù)表達(dá)式，也可由輸出端向輸入端逐級推導(dǎo)，最后得函數(shù)表達(dá)式，也可由輸出端向輸入端逐級推導(dǎo)，最后得到以輸入變量表示的輸出邏輯函數(shù)表達(dá)式。到以輸入變量表示的輸出邏輯函數(shù)表達(dá)式。用邏輯代數(shù)或卡諾圖化簡或變換各邏輯函數(shù)表達(dá)式，或用邏輯代數(shù)或卡諾圖化簡或變換各邏輯函數(shù)表達(dá)式，或列列 出真值表。出真值表。根據(jù)真值表或邏輯函數(shù)表達(dá)式確定電路的邏輯功能。根據(jù)真值表或邏輯函數(shù)表達(dá)式確定電路的邏輯功能。（2-70）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 1、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式方法：從輸入端到輸出端，依次寫出各個(gè)門的邏

49、輯式，方法：從輸入端到輸出端，依次寫出各個(gè)門的邏輯式，最后寫出輸出變量最后寫出輸出變量Y的邏輯式。的邏輯式。ABY&G1&G2&G3&G4XY1Y2（2-71）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式ABX G1門：門：ABAAXY1G2門：門：ABBBXY2G3門：門：ABBABAYYY21G4門：門：對邏輯式進(jìn)對邏輯式進(jìn)行化簡！行化簡！（2-72）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式ABBABAYYY

50、21ABBABAABBABA)BAB()BAA(BBABBAAAABBA反演律！反演律！（2-73）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 1（2-74）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 11（2-75）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&

51、G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 11其余填其余填“0”！00（2-76）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y23、分析邏輯功能、分析邏輯功能ABBAYA B Y 0 0 0 1 1 0 1 1 11：當(dāng)輸入：當(dāng)輸入A A、B B不同時(shí)，不同時(shí)，輸出為輸出為“1”1”；當(dāng)輸入當(dāng)輸入A A、B B相同時(shí)相同時(shí)，輸出為，輸出為“0”0”。“異或異或”門電路門電路00BA=1（2-77）例例3：分析下圖的邏輯功能。分析下圖的邏輯功能。 ABABBABABABABA

52、FBABABABA&ABF11G1G2G3G4G5A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表同或門電路同或門電路BAF（2-78）5.85.8（2-79）任務(wù)要求任務(wù)要求實(shí)現(xiàn)邏輯功能的實(shí)現(xiàn)邏輯功能的最簡單的邏輯電路最簡單的邏輯電路分析步驟：分析步驟：5.4.3 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)b、定義輸入和輸出變量的邏輯狀態(tài)（、定義輸入和輸出變量的邏輯狀態(tài)（1和和0）。）。3、選擇組成邏輯圖的器件類型。、選擇組成邏輯圖的器件類型?？蛇x用可選用小規(guī)模集成門電小規(guī)模集成門電路路組成相應(yīng)的邏輯電路，也可選用組成相應(yīng)的邏輯電路，也可選用中規(guī)模集成的常用邏輯器件中規(guī)模集

53、成的常用邏輯器件或或可編程邏輯器件可編程邏輯器件等構(gòu)成相應(yīng)的邏輯電路。等構(gòu)成相應(yīng)的邏輯電路。2、根據(jù)邏輯狀態(tài)表寫出邏輯表達(dá)式；、根據(jù)邏輯狀態(tài)表寫出邏輯表達(dá)式；1、進(jìn)行邏輯抽象。、進(jìn)行邏輯抽象。a、確定輸入變量和輸出變量。、確定輸入變量和輸出變量。事件的原因?yàn)檩斎胱兪录脑驗(yàn)檩斎胱兞?，事件的結(jié)果為輸出變量。量，事件的結(jié)果為輸出變量。c、根據(jù)邏輯要求，列邏輯狀態(tài)表；、根據(jù)邏輯要求，列邏輯狀態(tài)表；邏輯器件的數(shù)目、種類、器件之間的連線都最少。邏輯器件的數(shù)目、種類、器件之間的連線都最少。（2-80）任務(wù)要求任務(wù)要求最簡單的邏輯電路最簡單的邏輯電路b、使用中規(guī)模集成的常用組合邏輯電路時(shí)，需要將邏、使用中

54、規(guī)模集成的常用組合邏輯電路時(shí)，需要將邏輯函數(shù)變換為適當(dāng)?shù)男问?，以便能用最少的器件輯函?shù)變換為適當(dāng)?shù)男问?，以便能用最少的器件和最簡單的連線接成所要求的邏輯電路。和最簡單的連線接成所要求的邏輯電路。分析步驟：分析步驟：5、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯圖。、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯圖。4、將邏輯函數(shù)化簡成適當(dāng)?shù)男问?。、將邏輯函?shù)化簡成適當(dāng)?shù)男问?。a、使用小規(guī)模集成的門電路進(jìn)行設(shè)計(jì)時(shí)，需要將邏、使用小規(guī)模集成的門電路進(jìn)行設(shè)計(jì)時(shí)，需要將邏輯函數(shù)化簡成最簡形式；輯函數(shù)化簡成最簡形式；3.2.2 組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)方法（2-81）：設(shè)計(jì)三人表決電路（：設(shè)計(jì)三人表

55、決電路（A、B、C）。每人）。每人有一個(gè)按鍵，如果同意則按下，不同意有一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。時(shí)指示燈亮，否則不亮。1、首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義的含義。三個(gè)按鍵三個(gè)按鍵A、B、C按下時(shí)為按下時(shí)為“1”，不按時(shí)，不按時(shí)為為“0”。輸出是。輸出是Y，指示燈亮是，指示燈亮是“1”，否，否則是則是“0”。2、根據(jù)題意列出邏輯狀態(tài)表、邏輯式、最根據(jù)題意列出邏輯狀態(tài)表、邏輯式、最終畫出邏輯圖終畫出邏輯圖。（2-82）：設(shè)計(jì)三人表決電路（：設(shè)計(jì)三人表決電路（A、B、C）。每人）。

56、每人有一個(gè)按鍵，如果同意則按下，不同意有一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。時(shí)指示燈亮，否則不亮。A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 邏輯狀態(tài)表邏輯狀態(tài)表1）、根據(jù)要求列出邏輯狀態(tài)表）、根據(jù)要求列出邏輯狀態(tài)表（2-83）：設(shè)計(jì)三人表決電路（：設(shè)計(jì)三人表決電路（A、B、C）。每人）。每人有一個(gè)按鍵，如果同意則按下，不同意有一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示

57、燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。時(shí)指示燈亮，否則不亮。2）、根據(jù)邏輯狀態(tài)表寫出邏輯表達(dá)式）、根據(jù)邏輯狀態(tài)表寫出邏輯表達(dá)式ABCCABCBABCAYA B C Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 邏輯狀態(tài)表邏輯狀態(tài)表（2-84）：設(shè)計(jì)三人表決電路（：設(shè)計(jì)三人表決電路（A、B、C）。每人）。每人有一個(gè)按鍵，如果同意則按下，不同意有一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。時(shí)指示燈亮，否則不亮。3）、將邏輯表達(dá)式化成最簡

58、式）、將邏輯表達(dá)式化成最簡式ABCCABCBABCAY用卡諾圖化簡用卡諾圖化簡ABC000111100100100111ABBCCABCABYAC（2-85）4）、根據(jù)邏輯表達(dá)式畫出邏輯圖。）、根據(jù)邏輯表達(dá)式畫出邏輯圖。CABCABYB&AB 1Y&C&（2-86）CABCAB CABCAB &AB&C&YCABCABY若用與非門實(shí)現(xiàn)若用與非門實(shí)現(xiàn)（2-87）解：設(shè)紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。 結(jié)果用Y表示，出故障Y=1，正常Y=0。例例2：設(shè)計(jì)一個(gè)監(jiān)視交通信號燈工作狀態(tài)的電路。正常工作狀態(tài)：設(shè)計(jì)一個(gè)監(jiān)視交通信號燈工作狀態(tài)的電路。正常工作狀態(tài)下，紅、綠、黃燈必須有一

59、盞、而且只允許有一盞燈點(diǎn)亮。下，紅、綠、黃燈必須有一盞、而且只允許有一盞燈點(diǎn)亮。ABCY00010010010001111000101111011111真值表真值表 BC A000111100101010111卡諾圖卡諾圖表達(dá)式表達(dá)式ACBCABCBAY&1111ABCY（2-88）ACBCABCBAY與非與非表達(dá)式與非與非表達(dá)式111ABCY&ACBCABCBAYACBCABCBA與或非表達(dá)式與或非表達(dá)式 BC A000111100101010111CBACBACBAYCBACBACBAY111ABC&1Y（2-89）在各種數(shù)字系統(tǒng)中，有些邏輯電路（編在各種數(shù)字系統(tǒng)中，有些邏輯電路（編碼器、

60、譯碼器、數(shù)據(jù)選擇器、計(jì)數(shù)器、加碼器、譯碼器、數(shù)據(jù)選擇器、計(jì)數(shù)器、加法器等等）經(jīng)常大量出現(xiàn)，為了使用方便，法器等等）經(jīng)常大量出現(xiàn)，為了使用方便，已經(jīng)把這些邏輯電路制成了已經(jīng)把這些邏輯電路制成了中、小規(guī)模集中、小規(guī)模集成的標(biāo)準(zhǔn)化集成電路產(chǎn)品成的標(biāo)準(zhǔn)化集成電路產(chǎn)品，可以直接使用，可以直接使用，而不用重復(fù)設(shè)計(jì)這些邏輯電路。而不用重復(fù)設(shè)計(jì)這些邏輯電路。下面分別介紹它們的工作原理和使用方下面分別介紹它們的工作原理和使用方法。法。5.5 常用的組合邏輯電路常用的組合邏輯電路（2-90）5.5.1 加法器加法器兩個(gè)二進(jìn)制數(shù)之間的算術(shù)運(yùn)算無論是加、兩個(gè)二進(jìn)制數(shù)之間的算術(shù)運(yùn)算無論是加、減、乘、除，目前在數(shù)字計(jì)算機(jī)