1、3.1 微處理器體系結構及功能模塊簡介微處理器體系結構及功能模塊簡介1.處理器的主要功能處理器的主要功能2.處理器的基本結構處理器的基本結構3.一個簡化的處理器模型結構示例一個簡化的處理器模型結構示例3.2 處理器設計處理器設計1. 指令系統(tǒng)指令系統(tǒng)2. 數(shù)據(jù)通路數(shù)據(jù)通路3. 控制流程控制流程4. 時序部件時序部件5. 控制邏輯控制邏輯3.3 指令指令系統(tǒng)設計系統(tǒng)設計3.4 指令流水線技指令流水線技術術3.5 典型微處理體系結構簡介典型微處理體系結構簡介2022-7-3數(shù)據(jù)類型、指令功能、指令格式、尋址方式數(shù)據(jù)類型、指令功能、指令格式、尋址方式ALU、Reg、總線、總線寬度、周期寬度、周期程序

2、、指令、微操作程序、指令、微操作時鐘周期、工作周期、指令周期時鐘周期、工作周期、指令周期隨機邏輯隨機邏輯、微程序微程序(微碼微碼)幾個概念幾個概念1.中央處理單元中央處理單元l Central Processing Unit, CPU2.微處理器微處理器l Micro Processing Unit, MPU3.微控制單元微控制單元l Micro Control Unit, MCU4.單片機單片機5.計算機計算機單單片片芯芯片片控制器、運算器、寄存器控制器、運算器、寄存器CPU、少量存儲器及、少量存儲器及I/O接口接口CPU+存儲器存儲器+總線總線/接口接口+外設外設*3/864微處理器的主要

3、功能微處理器的主要功能l計算機系統(tǒng)設計師認為：處理器是指一種能夠計算機系統(tǒng)設計師認為：處理器是指一種能夠經過多個步驟執(zhí)行經過多個步驟執(zhí)行計算計算任務的任務的數(shù)字數(shù)字設備。設備。l從本質上講，處理器的作用是協(xié)調和控制計算從本質上講，處理器的作用是協(xié)調和控制計算機的各個部件，并機的各個部件，并執(zhí)行程序執(zhí)行程序的指令序列。的指令序列。l處理器的處理器的5個主要功能：個主要功能：l 指令控制指令控制：控制指令按程序邏輯順序執(zhí)行。：控制指令按程序邏輯順序執(zhí)行。l 操作控制操作控制：按照指令執(zhí)行過程及指令約定功能的需：按照指令執(zhí)行過程及指令約定功能的需求產生各種操作控制信號。求產生各種操作控制信號。l 時

4、序控制時序控制：能夠在適當?shù)臅r間：能夠在適當?shù)臅r間(時刻時刻)使相應操作控使相應操作控制信號有效，并保持所需的時長。制信號有效，并保持所需的時長。l 數(shù)據(jù)加工數(shù)據(jù)加工：對數(shù)據(jù)進行算術和邏輯運算處理。：對數(shù)據(jù)進行算術和邏輯運算處理。l 中斷處理中斷處理：程序執(zhí)行過程中應能夠及時處理出現(xiàn)的：程序執(zhí)行過程中應能夠及時處理出現(xiàn)的I/O操作請求及異常情況。操作請求及異常情況。CPU最基本的功能最基本的功能CPU的作用是協(xié)調和控制的作用是協(xié)調和控制計算機的各個部件并執(zhí)行程計算機的各個部件并執(zhí)行程序中的指令序列，因此應具序中的指令序列，因此應具有以下基本功能：有以下基本功能：取指令，P C值加1停機?譯碼并

5、執(zhí)行結束YN 取指令：取指令：當程序已在存儲器中時，首先根據(jù)程序入口地當程序已在存儲器中時，首先根據(jù)程序入口地址取出一條程序，需要發(fā)出指令地址及控制信號。址取出一條程序，需要發(fā)出指令地址及控制信號。 分析指令：分析指令：即指令譯碼，是指對當前取得的指令進行分即指令譯碼，是指對當前取得的指令進行分析，指出它要求什么操作，并產生相應的操作控制命令。析，指出它要求什么操作，并產生相應的操作控制命令。 執(zhí)行指令：執(zhí)行指令：根據(jù)分析指令時產生的根據(jù)分析指令時產生的“操作命令操作命令”形成相形成相應的操作控制信號序列，通過運算器、存儲器及輸入應的操作控制信號序列，通過運算器、存儲器及輸入/輸出輸出設備的執(zhí)

6、行，實現(xiàn)每條指令的功能，其中包括對運算結果的設備的執(zhí)行，實現(xiàn)每條指令的功能，其中包括對運算結果的處理以及下條指令地址的形成。處理以及下條指令地址的形成。*5/86微處理器的基本結構微處理器的基本結構馮馮諾依曼機：諾依曼機：5大部件大部件存儲程序存儲程序串行單順序串行單順序數(shù)據(jù)通路數(shù)據(jù)通路CPU的的RTL描述：描述：數(shù)據(jù)通路數(shù)據(jù)通路控制器控制器數(shù)據(jù)通路數(shù)據(jù)通路:ALUReg+內部總線內部總線ALU：運算：運算Reg組：暫存組：暫存內總線：傳輸內總線：傳輸控制器控制器輸入輸入輸出輸出CPU與內存儲器的接口與內存儲器的接口1.對外形成對外形成三總線三總線形式；形式；2.寄存器寄存器MAR和和MBR簡

7、化了簡化了CPU與主存之間的傳送通與主存之間的傳送通路，使其容易控制路，使其容易控制;3.寄存器寄存器MAR和和MBR對用戶對用戶透明透明,即不能編程訪問；即不能編程訪問；微處理器的微處理器的總體結構總體結構l數(shù)據(jù)通道數(shù)據(jù)通道1.組成：組成：ALU+寄存器寄存器+內部總線內部總線2.功能：功能：基本的二進制算術、邏輯及移位運算；基本的二進制算術、邏輯及移位運算； 根據(jù)運算結果設置狀態(tài)標志（進根據(jù)運算結果設置狀態(tài)標志（進/借位、溢出等）；借位、溢出等）； 3.特性：特性：數(shù)據(jù)通路寬度：即字長，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運算并將結果保存的過程。l控制單元（控制器）控制單元

8、（控制器）1.時序控制部件：時序控制部件：指令周期、工作周期、時鐘周期指令周期、工作周期、時鐘周期(工作脈沖工作脈沖)2.指令譯碼邏輯：指令譯碼邏輯：微程序（微程序（CISC ）、硬連邏輯（）、硬連邏輯（RISC ） 、3.3 指令系統(tǒng)設計指令系統(tǒng)設計指令集結構指令集結構(ISA)是體系是體系結構的主要內容之一，其功結構的主要內容之一，其功能設計實際就是確定軟硬件能設計實際就是確定軟硬件的功能分配。的功能分配。l考慮因素考慮因素 速度、成本和靈活性速度、成本和靈活性l實現(xiàn)方式實現(xiàn)方式 硬件、軟件硬件、軟件 l優(yōu)化策略優(yōu)化策略 RISC、CISC；流水線；多核；流水線；多核；l實現(xiàn)內容實現(xiàn)內容

9、數(shù)據(jù)類型數(shù)據(jù)類型、指令功能指令功能、指令格式指令格式、尋址方式尋址方式l實現(xiàn)步驟實現(xiàn)步驟根據(jù)應用初擬出指令的分類和具體的指令；根據(jù)應用初擬出指令的分類和具體的指令；編寫出針對該指令系統(tǒng)的各種高級語言編譯程序；編寫出針對該指令系統(tǒng)的各種高級語言編譯程序；對多種算法程序進行模擬測試，確認指令系統(tǒng)的操作對多種算法程序進行模擬測試，確認指令系統(tǒng)的操作碼和尋址方式的效能是否都比較高；碼和尋址方式的效能是否都比較高；用硬件實現(xiàn)高頻使用的指令，軟件實現(xiàn)低頻使用指令。用硬件實現(xiàn)高頻使用的指令，軟件實現(xiàn)低頻使用指令。機器指令符號表示法機器指令符號表示法 由于直接與機器指令二進制表示法打交道由于直接與機器指令二進

10、制表示法打交道很困難，于是普遍使用的是機器指令符號表很困難，于是普遍使用的是機器指令符號表示法示法(symbol representation)。操作碼可縮寫成操作碼可縮寫成助記符助記符(mnemonic)來表示：來表示：ADD加加SUB減減MUL乘乘DIV除除LOAD由存儲器裝入由存儲器裝入STOR存入存儲器存入存儲器*12/86匯編語言匯編語言指令支持的數(shù)據(jù)類型指令支持的數(shù)據(jù)類型1.確認某種特殊類型的數(shù)據(jù)是否應該得到硬件確認某種特殊類型的數(shù)據(jù)是否應該得到硬件支持支持 數(shù)值型數(shù)據(jù)：無符號整數(shù)、帶符號整數(shù)、浮點數(shù)數(shù)值型數(shù)據(jù)：無符號整數(shù)、帶符號整數(shù)、浮點數(shù) 非數(shù)值數(shù)據(jù)：字符串非數(shù)值數(shù)據(jù)：字符串2

11、.確認字長（對數(shù)據(jù)長度的限制）確認字長（對數(shù)據(jù)長度的限制） 截斷（截斷（truncation）或溢出（）或溢出（overflow）在選擇數(shù)據(jù)格式和長度時需要平衡數(shù)值范圍、程序執(zhí)在選擇數(shù)據(jù)格式和長度時需要平衡數(shù)值范圍、程序執(zhí)行期間發(fā)生溢出的可能性、處理設備和存儲設備行期間發(fā)生溢出的可能性、處理設備和存儲設備的復雜性、以及價格和速度等因素。的復雜性、以及價格和速度等因素。指令類型指令類型l指令按功能可分成以下三種基本類型：指令按功能可分成以下三種基本類型：1. 數(shù)據(jù)傳輸：數(shù)據(jù)傳輸：將數(shù)據(jù)從一個地方（源地址）復制到另一個將數(shù)據(jù)從一個地方（源地址）復制到另一個 地方（目的地址），傳輸結束后源地址中的內

12、容不變。地方（目的地址），傳輸結束后源地址中的內容不變。u 數(shù)據(jù)傳送范圍：數(shù)據(jù)傳送范圍： R-R、R-M、M-R或或M-Mu 數(shù)據(jù)傳送寬度：一般為固定值（如數(shù)據(jù)傳送寬度：一般為固定值（如8、16或或32bit），其），其它寬度的數(shù)據(jù)傳送一般可通過軟件移位和合它寬度的數(shù)據(jù)傳送一般可通過軟件移位和合并操作來實現(xiàn)。并操作來實現(xiàn)。2.數(shù)據(jù)運算數(shù)據(jù)運算：包括算術運算（加、減、乘、除等）和邏輯包括算術運算（加、減、乘、除等）和邏輯 運算（與、或、非、異或等）。運算（與、或、非、異或等）。 該類指令需要明確操作數(shù)的類型和長度。該類指令需要明確操作數(shù)的類型和長度。3.控制類：控制類：用于改變正常的程序執(zhí)行流程

13、，完成程序的跳用于改變正常的程序執(zhí)行流程，完成程序的跳 轉，主要包括轉移指令和過程指令。轉，主要包括轉移指令和過程指令。I/O機器指令要素機器指令要素l操作碼操作碼(operation code，opcode)：需要完成的操作；：需要完成的操作；l源操作數(shù)源操作數(shù) (source operand reference)：操作所需的輸入；：操作所需的輸入；l結果操作數(shù)結果操作數(shù) (result operand reference)：操作產生的結：操作產生的結果；果；l下一條指令下一條指令 (next instruction reference)：告訴：告訴CPU到哪到哪里取下一條指令。里取下一條指

14、令。 *指令格式指令格式l 在計算機內部，指令由一個位串來表示。相應于指令在計算機內部，指令由一個位串來表示。相應于指令的各要素，這些位串劃分成幾個的各要素，這些位串劃分成幾個字段字段：操作碼字段操作碼字段：說明說明CPU應進行的操作應進行的操作按操作類型分組：同類操作要求同樣或類似的控制信號，按操作類型分組：同類操作要求同樣或類似的控制信號，因此編碼也類似（有盡可能多的公共位）因此編碼也類似（有盡可能多的公共位）操作數(shù)字段操作數(shù)字段/地址字段地址字段：說明源操作數(shù)和目的操作數(shù)存放的位置信息說明源操作數(shù)和目的操作數(shù)存放的位置信息(R、M或或I/O);說明源操作數(shù)和目的操作數(shù)的數(shù)據(jù)類型說明源操作

15、數(shù)和目的操作數(shù)的數(shù)據(jù)類型;下一條指令地址字段下一條指令地址字段： 如緊跟當前指令，在主存或虛存中，則不需顯示引用；如緊跟當前指令，在主存或虛存中，則不需顯示引用； 如可能產生跳轉，則需要顯示給出存儲地址；如可能產生跳轉，則需要顯示給出存儲地址；操作碼字段操作碼字段常見指令字段分配常見指令字段分配擴展操作碼擴展操作碼操作數(shù)字段操作數(shù)字段l 二元操作二元操作(binary operation)是一種基本操作類是一種基本操作類型，這樣的指令通常包含型，這樣的指令通常包含三個操作數(shù)地址三個操作數(shù)地址：兩個源：兩個源操作數(shù)和一個目的操作數(shù)和一個目的(結果結果)操作數(shù)。為了縮短指令長操作數(shù)。為了縮短指令長

16、度，可以采用以下方法：度，可以采用以下方法：l只有一個地址指定給存儲器中的操作數(shù)，而其只有一個地址指定給存儲器中的操作數(shù)，而其余地址都指定給余地址都指定給寄存器寄存器，可以在指令格式中明確地，可以在指令格式中明確地指定其寄存器號。指定其寄存器號。l把一個、兩個或三個操作數(shù)的地址在指令格式把一個、兩個或三個操作數(shù)的地址在指令格式中變成中變成隱含隱含的地址。隱含的地址可以指定給專用寄的地址。隱含的地址可以指定給專用寄存器，而這些寄存器的名字隱含在指令格式的操作存器，而這些寄存器的名字隱含在指令格式的操作碼中。碼中。尋址方式尋址方式l操作數(shù)實際存放位置：操作數(shù)實際存放位置：l尋址方式：尋址方式：1在

17、指令碼中指定操作數(shù)：在指令碼中指定操作數(shù)：立即數(shù)尋址立即數(shù)尋址2在寄存器中指定操作數(shù)：在寄存器中指定操作數(shù)：寄存器（直接）尋址寄存器（直接）尋址3在存儲器中指定操作數(shù)：在存儲器中指定操作數(shù)：存儲器直接尋址存儲器直接尋址、存儲器間接尋存儲器間接尋址址4在匯編程序中指定操作數(shù)：在匯編程序中指定操作數(shù)： 相對尋址相對尋址5操作數(shù)在操作數(shù)在I/O接口中：接口中： 存儲器尋址（存儲器映像編址）或端口尋址（獨立編址）存儲器尋址（存儲器映像編址）或端口尋址（獨立編址）ABDB控控制制器器運運算算器器寄寄存存器器CPU存存儲儲器器00000HFFFFFHI/O接接口口0000HFFFFHI/O外外設設CB立即

18、數(shù)尋址立即數(shù)尋址immediate addressing mode寄存器直接尋址方式寄存器直接尋址方式register direct addressing model 指令的地址字段給出指令的地址字段給出寄存器號（名）寄存器號（名） ，而被，而被指定的寄存器的內容就指定的寄存器的內容就是操作數(shù)。是操作數(shù)。 存儲器直接尋址存儲器直接尋址memory direct addressing model指令的地址字段指令的地址字段直接給定一個直接給定一個立即立即數(shù)數(shù)作為存儲單元的作為存儲單元的地址地址。寄存器直接尋址 存儲器間接尋址存儲器間接尋址memory indirect addressing mo

19、del(1) 寄存器間接尋址方式寄存器間接尋址方式l(2) 存儲器間接尋址方式存儲器間接尋址方式l(3) 位移量尋址方式位移量尋址方式l(4) 變址尋址方式變址尋址方式l(5) 比例尺尋址方式比例尺尋址方式用于加強編寫與位置無關的匯編語言程序用于加強編寫與位置無關的匯編語言程序 寄存器間接尋址方式寄存器間接尋址方式register indirect addressing model 將存儲器地址指定將存儲器地址指定在寄存器中，即讓在寄存器中，即讓寄存器內容指向寄存器內容指向一一個可訪問到操作數(shù)個可訪問到操作數(shù)的存儲器單元。的存儲器單元。*24/86存儲器間接尋址方式存儲器間接尋址方式 memo

20、ry indirect addressing mode 多級多級間接尋址；間接尋址； 通常用于訪問存儲器中通常用于訪問存儲器中的的“跳轉表跳轉表”：跳轉表首址：跳轉表首址指定在指定在寄存器寄存器中，該表中的中，該表中的每個表項指向一個可訪問到每個表項指向一個可訪問到操作數(shù)的存儲器單元。操作數(shù)的存儲器單元。 位移量尋址方式位移量尋址方式displacement addressing model 通常用于數(shù)組、矩通常用于數(shù)組、矩陣類向量數(shù)據(jù)的存取陣類向量數(shù)據(jù)的存取立即數(shù)立即數(shù)值指定數(shù)組首值指定數(shù)組首址，址，寄存器寄存器指定組內指定組內偏移偏移；指數(shù)尋址方式指數(shù)尋址方式indexed address

21、ing mode 通常用于數(shù)組、通常用于數(shù)組、矩陣類向量數(shù)據(jù)的矩陣類向量數(shù)據(jù)的存?。捍嫒。杭拇嫫骷拇嫫鱎s值值指定數(shù)組首址，指定數(shù)組首址，寄寄存器存器Rx指定組內偏指定組內偏移；移；比例尺尋址方式比例尺尋址方式scaled addressing mode用字節(jié)表示的操用字節(jié)表示的操作數(shù)的長度作數(shù)的長度PC相對尋址方式相對尋址方式Program Counter-related addressing mode 主要用在主要用在轉移和跳轉轉移和跳轉指令，指定匯編語言程序指令，指定匯編語言程序碼的內部位置作為碼的內部位置作為目的地址偏移量目的地址偏移量操作數(shù)。操作數(shù)。指令：JMP Lable 操作：

22、PC (PC)updated +immSign_ext指令集設計示例指令集設計示例假設某機器的字長是假設某機器的字長是8位位，支持常見的簡單指令：，支持常見的簡單指令：指令是指令是雙地址指令雙地址指令，源操作數(shù)采用，源操作數(shù)采用2種尋址方式種尋址方式寄寄存器尋址存器尋址(R0R1)和立即尋址和立即尋址；目標操作數(shù)可采用；目標操作數(shù)可采用2種種尋址方式尋址方式寄存器尋址和存儲器直接尋址寄存器尋址和存儲器直接尋址。請為下述。請為下述九條機器指令設計可行的代碼方案。九條機器指令設計可行的代碼方案。若采用定長編碼（若采用定長編碼（8bit）方案，可定義指令格式如下：）方案，可定義指令格式如下：7654

23、3210=0000=0000表示表示ADDADD=0001=0001表示表示SUBSUB=0010=0010表示表示MOVMOV=0011=0011表示表示ININ=0100=0100表示表示OUTOUT=0101=0101表示表示RRRR目的操作數(shù)尋址方式：目的操作數(shù)尋址方式：0 0直接尋址直接尋址 1 1寄存器尋址寄存器尋址目標寄存目標寄存器編號器編號源操作數(shù)尋址方式：源操作數(shù)尋址方式：0 0立即尋址立即尋址 1 1寄存器尋址寄存器尋址源寄存器源寄存器編號編號操操 作作 碼碼機器指令集機器指令集3.4 流水線技術的特點流水線技術的特點 單個操作延遲增加；單個操作延遲增加；整體吞吐量增加；整

24、體吞吐量增加；延遲延遲320ps吞吐量吞吐量 1 / 320ps 3.125GIPS延遲延遲360ps吞吐量吞吐量1/120ps 8.33GIPS流水線時序過程流水線時序過程流水線的局限性流水線的局限性 各階段性能差異各階段性能差異會會導致流水線性能下降導致流水線性能下降 寄存器延遲開銷寄存器延遲開銷導導致流水線性能下降致流水線性能下降硬件空閑硬件空閑延遲延遲?ps吞吐量吞吐量?GIPS延遲延遲360ps吞吐量吞吐量5.88GIPS指令流水線設計指令流水線設計一一基本要求基本要求流水線各個段的操作相互獨立流水線各個段的操作相互獨立流水線各個段的操作同步流水線各個段的操作同步二二性能指標性能指標

25、吞吐率吞吐率(Throughput Rate)加速比加速比(Speedup Ratio)效率效率(Efficiency)三三相關及處理相關及處理 結構相關、數(shù)據(jù)相關和控制相關結構相關、數(shù)據(jù)相關和控制相關理想流水線：理想流水線： 各級延時時間相各級延時時間相等；等； 無等待時間；無等待時間； 大量代碼不斷流；大量代碼不斷流；吞吐率吞吐率(Throughput Rate)吞吐率吞吐率Tp：指單位時間內能完成的作業(yè)量。：指單位時間內能完成的作業(yè)量。最大吞吐率最大吞吐率Tpmax：流水線達到穩(wěn)定狀態(tài)后的吞流水線達到穩(wěn)定狀態(tài)后的吞吐率吐率。用于用于描述流水線執(zhí)行各種運算的描述流水線執(zhí)行各種運算的速率速率

26、，通常表示通常表示為每秒執(zhí)行的運算數(shù)或每周期執(zhí)行的運算數(shù)為每秒執(zhí)行的運算數(shù)或每周期執(zhí)行的運算數(shù)。1(1)1(1) / pnnTTm tntmnt 流水若一個m級線性流水線各級時長(即拍長)均為t，則連續(xù)處理n條指令時的實際吞吐率Tp為：可以看出，當n時，最大吞吐率Tpmax1/ t加速比加速比(Speedup Ratio)非流水線執(zhí)行時間相對流水線執(zhí)非流水線執(zhí)行時間相對流水線執(zhí)行時間之比。行時間之比。 若一個m級線性流水線各級時長(即拍長)均為t，則連續(xù)處理n條指令時的加速比Sp為:(1)11(1)/pTn m tnmmSTm tntmnmn 串行流水可以看出，當 n時，Spm，即最大加速比等

27、于流水線的段數(shù)m。效率效率(Efficiency)一定時段內，流水線所有段處一定時段內，流水線所有段處于工作狀態(tài)的比率于工作狀態(tài)的比率。t 若一個m級線性流水線各級時長(即拍長)均為t，則連續(xù)處理n條指令時的效率E為:E =指令完成時間內占用的時空區(qū) /指令總時空區(qū)可以看出，當 n時，E1，即流過流水線的指令越多，流水線效率越高。 1(1)1(1)/n m tm m tntmn 3.2 處理器設計處理器設計l數(shù)據(jù)通道數(shù)據(jù)通道1.組成：組成：ALU+寄存器寄存器+內部總線內部總線2.功能：功能：基本的二進制算術、邏輯及移位運算；基本的二進制算術、邏輯及移位運算； 根據(jù)運算結果設置狀態(tài)標志（進根據(jù)

28、運算結果設置狀態(tài)標志（進/借位、溢出等）；借位、溢出等）； 3.特性：特性：數(shù)據(jù)通路寬度數(shù)據(jù)通路寬度：即字長，即字長，CPU單次傳送和處理數(shù)據(jù)的能力單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期數(shù)據(jù)通路周期：ALU運算并保存結果的過程。運算并保存結果的過程。l控制單元（控制器）控制單元（控制器）1.時序控制部件時序控制部件2.指令譯碼邏輯指令譯碼邏輯微處理器設計微處理器設計1、擬定指令系統(tǒng)、擬定指令系統(tǒng)：需要完成哪些操作。：需要完成哪些操作。2、確定總體結構、確定總體結構：寄存器設置、運算部件、控制：寄存器設置、運算部件、控制部件的設計部件的設計3、安排時序、安排時序：時序控制信號的產生（控制器完成時

29、序控制信號的產生（控制器完成具體產生）具體產生）4、擬定指令流程、擬定指令流程：指令執(zhí)行過程中的每一步傳送：指令執(zhí)行過程中的每一步傳送操作的流程。操作的流程。 5、形成控制邏輯、形成控制邏輯：根據(jù)指令流程形成最終的控制：根據(jù)指令流程形成最終的控制邏輯。邏輯。 程序、指令、微操作程序、指令、微操作3.2.4 時序控制部件時序控制部件 時序控制部件：用以產生各種系統(tǒng)所需的、滿足時時序控制部件：用以產生各種系統(tǒng)所需的、滿足時序要求的控制信號。序要求的控制信號。 l指令周期指令周期 讀取并執(zhí)行一條指令所需的時間讀取并執(zhí)行一條指令所需的時間l工作周期工作周期 指令周期中的不同工作階段指令周期中的不同工作

30、階段l時鐘周期時鐘周期 系統(tǒng)中最小的基本時間分段系統(tǒng)中最小的基本時間分段CPU中的多級時序中的多級時序 一個指令周期中的多個工作周期一個指令周期中的多個工作周期 現(xiàn)代控制器設計趨勢現(xiàn)代控制器設計趨勢: 采用非集中控制模式采用非集中控制模式，I/O和和存儲器存儲器擁有各自的控制器，擁有各自的控制器，從而變?yōu)樽灾鞯墓δ懿考亩優(yōu)樽灾鞯墓δ懿考?I/O和和存儲器存儲器采用異步控制。采用異步控制。按照微控制命令的形成方式，控制器可分為按照微控制命令的形成方式，控制器可分為隨機隨機邏邏輯輯控制控制和和微微程序程序控制控制兩種基本類型兩種基本類型。3.2.5 控制器的設計控制器的設計 控制器控制器根

31、據(jù)指令根據(jù)指令譯碼結果和當前狀態(tài)譯碼結果和當前狀態(tài)決定在什么時間、決定在什么時間、根據(jù)什么條件、發(fā)出什么命令、做什么操作根據(jù)什么條件、發(fā)出什么命令、做什么操作： 生成時序控制信號生成時序控制信號 生成指令執(zhí)行所需的控制信號生成指令執(zhí)行所需的控制信號 響應各響應各種種中斷或異常事件請求中斷或異常事件請求隨機邏輯隨機邏輯CPU的結構的結構隨機邏輯隨機邏輯(硬連邏輯硬連邏輯)體系結構用體系結構用布爾邏輯函布爾邏輯函數(shù)數(shù)來表示來表示控制單元控制單元的輸入和輸出之間的關系。的輸入和輸出之間的關系。時序部件時序部件指令預處理指令預處理隨機邏輯體系結構隨機邏輯體系結構 1.需求背景：銷售量很大需求背景：銷售

32、量很大(性能要求不是很高性能要求不是很高)2.目標：減少制造費用目標：減少制造費用3.方法：減少使用的門電路總數(shù)方法：減少使用的門電路總數(shù)4.用途：支持簡單指令集用途：支持簡單指令集隨機邏輯隨機邏輯CPU的特點的特點優(yōu)點：優(yōu)點： 可通過簡化指令可通過簡化指令減少所使用的門電路減少所使用的門電路總總數(shù)從而減少制造費用。數(shù)從而減少制造費用。缺點：缺點：l指令集結構與硬件邏輯方程之間存在著指令集結構與硬件邏輯方程之間存在著密切聯(lián)系，設計過程復雜。密切聯(lián)系，設計過程復雜。重用性差重用性差，設計成果很少能再利用到以后，設計成果很少能再利用到以后的新的新CPU設計中。設計中。適用于較簡單的指令集結構。適用

33、于較簡單的指令集結構。隨機邏輯控制器隨機邏輯控制器(硬連線邏輯控制器硬連線邏輯控制器)：采用組：采用組合邏輯控制方式的控制器合邏輯控制方式的控制器隨機邏輯隨機邏輯CPU的設計步驟的設計步驟 1. 指令集結構驅動硬件的邏輯方程指令集結構驅動硬件的邏輯方程 定義所需的指令集結構；定義所需的指令集結構； 根據(jù)指令集決定硬件邏輯及狀態(tài)機；根據(jù)指令集決定硬件邏輯及狀態(tài)機；2. 硬件邏輯方程反饋到指令集結構硬件邏輯方程反饋到指令集結構 對指令集結構做必要的修改和優(yōu)化；對指令集結構做必要的修改和優(yōu)化； 最大限度地減少邏輯復雜度；最大限度地減少邏輯復雜度；l最小化邏輯門數(shù)目最小化邏輯門數(shù)目優(yōu)化硬件邏輯、盡可能

34、地少用觸發(fā)器優(yōu)化硬件邏輯、盡可能地少用觸發(fā)器l優(yōu)化硬件時序優(yōu)化硬件時序邏輯門邏輯門級數(shù)最小化級數(shù)最小化；建立并行通路以滿足時序約束建立并行通路以滿足時序約束(增加邏輯增加邏輯)l簡化指令集簡化指令集邏輯簡單、寄存器數(shù)量少邏輯簡單、寄存器數(shù)量少隨機邏輯隨機邏輯CPU的設計要點的設計要點 RISC最重要的目的最重要的目的隨機邏輯隨機邏輯CPU的操作的操作1-取指令取指令 程序計數(shù)器程序計數(shù)器的值經的值經MUX送到存儲器；送到存儲器； 存儲器送回的指令寫入存儲器送回的指令寫入指令寄存器指令寄存器； 程序計數(shù)器加程序計數(shù)器加1后回寫；后回寫；隨機邏輯隨機邏輯CPU的操作的操作2-指令執(zhí)行指令執(zhí)行 寄存

35、器堆中的某個地址寄存器通過寄存器堆中的某個地址寄存器通過MUX尋址存儲器，獲得尋址存儲器，獲得ALU的的一個一個操作數(shù)操作數(shù)； 另一個另一個操作數(shù)操作數(shù)來自于寄存器堆中的數(shù)據(jù)寄存器；來自于寄存器堆中的數(shù)據(jù)寄存器； ALU的的結果結果值被回寫入寄存器堆。值被回寫入寄存器堆。Balancing Operatorsla, b, c, d: 4-bit vectorsout = a * b * c * dXabXcXdzXabout = (a * b) * (c * d)XcdXzUnbalancedBalanced4 x 48 x 412 x 416-bit4 x 44 x 48 x 816-bit

36、Delay through 3 Stages of MultiplyDelay through 2 Stages of Multiply隨機邏輯隨機邏輯CPU的指令集設計的指令集設計l 考慮如何讓邏輯門可以快速而方便地實現(xiàn)考慮如何讓邏輯門可以快速而方便地實現(xiàn) 指令譯碼。指令譯碼。l 在隨機邏輯在隨機邏輯CPU的指令集中，可以使用以下的指令集中，可以使用以下4種種類型的指令：分支指令類型的指令：分支指令(branch instruction) 、存儲存儲器引用指令器引用指令(memory reference instruction)、ALU指令指令(ALU instruction)、設置指令、設

37、置指令(SET instruction)l 一般的設計方法是將指令內部的結構劃分成多個一般的設計方法是將指令內部的結構劃分成多個指令字段指令字段(field)。同時還要求這些指令字段在各指令。同時還要求這些指令字段在各指令中所放的位置盡可能一樣。這樣，中所放的位置盡可能一樣。這樣，在在CPU中可以減中可以減少指令譯碼所需的邏輯數(shù)量少指令譯碼所需的邏輯數(shù)量。52/86指令的簡化示例指令的簡化示例l如果限制在機器內部只用一個累加器，則指令集就會被限如果限制在機器內部只用一個累加器，則指令集就會被限制在如下范圍內：制在如下范圍內：l 使用單目操作數(shù)的指令，可以將累加器作為一個源操使用單目操作數(shù)的指令

38、，可以將累加器作為一個源操作數(shù)，同時可作為一個目的操作數(shù)。作數(shù)，同時可作為一個目的操作數(shù)。l 使用雙目操作數(shù)的指令，可以將累加器作為一個源操作使用雙目操作數(shù)的指令，可以將累加器作為一個源操作數(shù)，以存儲器作為另一個源操作數(shù)，累加器同時也可作為數(shù)，以存儲器作為另一個源操作數(shù)，累加器同時也可作為目的操作數(shù)。目的操作數(shù)。二.二.如果只用一個索引寄存器，則尋址模式將局限于以下兩種如果只用一個索引寄存器，則尋址模式將局限于以下兩種方式：方式：l 當進行直接存儲器尋址時，存儲器地址由指令中的部當進行直接存儲器尋址時，存儲器地址由指令中的部分字段提供。分字段提供。l 當進行指數(shù)尋址時，目標地址一部分來自指令的

39、存儲器當進行指數(shù)尋址時，目標地址一部分來自指令的存儲器地址，與指數(shù)寄存器相加之后，形成目標操作數(shù)的地址。地址，與指數(shù)寄存器相加之后，形成目標操作數(shù)的地址。微碼微碼CPU的結構的結構l在微碼結構中，在微碼結構中，控制單元控制單元的輸入和輸出之間的輸入和輸出之間的關系被視為一個的關系被視為一個存儲系統(tǒng)存儲系統(tǒng)。時序部件時序部件指令預處理指令預處理 工作原理工作原理 微程序控制微程序控制(存儲控制存儲控制) 組成組成微碼控制器微碼控制器+微代碼微代碼微碼微碼CPU的特點的特點優(yōu)點：優(yōu)點：1.可以通過減少取指令次數(shù)的方法來可以通過減少取指令次數(shù)的方法來降低存儲器總訪問降低存儲器總訪問時間時間從而提高系

40、統(tǒng)性能；從而提高系統(tǒng)性能；2.簡化硬件設計簡化硬件設計，可使其成品機器幾乎沒有設計上的錯，可使其成品機器幾乎沒有設計上的錯誤；誤；3.建立或改動微代碼比建立或改動電路省時、不易出錯建立或改動微代碼比建立或改動電路省時、不易出錯，因此更易于，因此更易于創(chuàng)建新的創(chuàng)建新的CPU版本版本；缺點：缺點： 同樣功能微代碼比硬連邏輯實現(xiàn)的同樣功能微代碼比硬連邏輯實現(xiàn)的開銷大開銷大；yyyy-M-d55/86微碼結構與隨機邏輯結構的比較微碼結構與隨機邏輯結構的比較l硬件設計開銷硬件設計開銷隨機邏輯隨機邏輯CPU的硬件和指令集必須同步進行設計和優(yōu)化，因此比的硬件和指令集必須同步進行設計和優(yōu)化，因此比較復雜。較復

41、雜。微碼微碼CPU的指令集設計并不直接影響現(xiàn)有硬件，修改指令集并不的指令集設計并不直接影響現(xiàn)有硬件，修改指令集并不需要重新設計新的硬件。需要重新設計新的硬件。l性能性能如果采用相同指令集，則隨機邏輯如果采用相同指令集，則隨機邏輯CPU操作會更快。操作會更快。如果執(zhí)行相同的計算任務，微碼如果執(zhí)行相同的計算任務，微碼CPU能夠通過使用更少能夠通過使用更少(但更復但更復雜雜)的指令達到更高性能。的指令達到更高性能。當系統(tǒng)整體性能受限于存儲器的速度時，微碼當系統(tǒng)整體性能受限于存儲器的速度時，微碼CPU對性能提高的對性能提高的優(yōu)勢更為明顯。優(yōu)勢更為明顯。yyyy-M-d56/86微碼微碼CPU的設計步驟

42、的設計步驟 建立建立硬件體系結構硬件體系結構， 保證其具備執(zhí)保證其具備執(zhí)行必要行必要基本功能基本功能步驟的功能。步驟的功能。 將指令分割成許多微步驟，轉寫成將指令分割成許多微步驟，轉寫成微程序微程序并寫入并寫入控制存儲器控制存儲器。微指令微指令Micro-instruction微程序微程序Micro-program（固件（固件fireware）指令指令instruction微碼微碼CPU的操作的操作1-指令譯碼與執(zhí)行指令譯碼與執(zhí)行1.控制邏輯對控制邏輯對IR中的指令中的指令譯碼，確定對應微碼程譯碼，確定對應微碼程序地址并寫入序地址并寫入 PC；2. PC向微碼向微碼ROM提供提供 地址，返回的

43、微碼寫入地址，返回的微碼寫入 IR；3. IR譯碼后產生相應的譯碼后產生相應的控制信號；控制信號；4. PC地址加地址加1后獲取下一后獲取下一條微指令地址，直到完條微指令地址，直到完成整個微碼程序成整個微碼程序微碼微碼CPU的操作的操作2-讀寫數(shù)據(jù)讀寫數(shù)據(jù)l 數(shù)據(jù)通路一般應有如下三個基本的時鐘周期：數(shù)據(jù)通路一般應有如下三個基本的時鐘周期：1.從存儲器讀數(shù)據(jù)后：從存儲器讀數(shù)據(jù)后：寫入寄存器堆寫入寄存器堆(Register File)；寫入指令寄存器寫入指令寄存器(IR)；寫入臨時寄存器寫入臨時寄存器(TempIn)； 作為作為ALU的一個輸入；的一個輸入；2.從從寄存器讀數(shù)據(jù)后：寄存器讀數(shù)據(jù)后：

44、寫入存儲器地址寄存器寫入存儲器地址寄存器MAR；寫入臨時寄存器作為寫入臨時寄存器作為ALU的的 一個輸入；一個輸入；存入存儲器；存入存儲器；3.將將Result寄存器內容寫入寄存器組，或存入存儲器；寄存器內容寫入寄存器組，或存入存儲器；3.5 ARM體系結構體系結構1。RISC指令集，指令集，內核小，功耗低、內核小，功耗低、成本低成本低2。哈佛結構。哈佛結構3。運算器操作。運算器操作數(shù)只能從寄存器數(shù)只能從寄存器輸入輸入/輸出輸出4。采用桶式移。采用桶式移位器處理位器處理ALU輸輸入，靈活高速入，靈活高速ARM指令系統(tǒng)特點指令系統(tǒng)特點1、RISC指令規(guī)則，適合流水設計指令規(guī)則，適合流水設計2、尋址方式靈活簡單，執(zhí)行效率高、尋址方式靈活簡單，執(zhí)行效率高3、所有指令的條件執(zhí)行實現(xiàn)最快速的代碼執(zhí)行、所有指令的條件執(zhí)行實現(xiàn)最快速的代碼執(zhí)行4、支持、支持Thumb（16 位）位）/ARM（32 位）雙指令集，位）雙指令集，能很好的兼容能很好的兼容8 位位/16 位器件位器件3.5 8086體系結構體系結構1、馮式結構、馮式結構2、運算器操作數(shù)可以從寄存器、存儲器或、運算器操作數(shù)可以從寄存器、存儲器或I/O端口獲得端口獲得3、分成兩大功能部件、分成兩大功能部件EU、BIU8086指令系統(tǒng)特點指令系統(tǒng)特點1。為保持兼容性采用變長的、高度不規(guī)則的。為保持兼容性