1、第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口AVR第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口2.1.1 ATmega8的特點(diǎn)(Features)2.1 ATmega8的總體結(jié)構(gòu)High-performance, Low-power AVR 8-bit MicrocontrollerAdvanced RISC Architecture 130 Powerful In

2、structions Most Single-clock Cycle Execution 32 x 8 General Purpose Working Registers Up to 16 MIPS Throughput at 16 MHz On-chip 2-cycle Multiplier2.1.1 ATmega8的特點(diǎn)(Features)Nonvolatile Program and Data Memories 8K Bytes of In-System Self-Programmable Flash, Endurance: 10,000 Write/Erase Cycles Optio

3、nal Boot Code Section with Independent Lock Bits 512 Bytes EEPROM, Endurance: 100,000 Write/Erase Cycles 1K Byte Internal SRAM Programming Lock for Software Security2.1.1 ATmega8的特點(diǎn)(Features)Peripheral Features Two 8-bit Timer/Counters with Prescaler, one Compare Mode One 16-bit Timer/Counter with P

4、rescaler, Compare Mode, and Capture Mode Real Time Counter with Separate Oscillator Three PWM Channels 8-channel ADC in TQFP and MLF package (Six Channels 10-bit Accuracy, Two Channels 8-bit Accuracy)2.1.1 ATmega8的特點(diǎn)(Features)Peripheral Features 6-channel ADC in PDIP package (Four Channels 10-bit Ac

5、curacy, Two Channels 8-bit Accuracy) Programmable Serial USART Master/Slave SPI Serial Interface Byte-oriented Two-wire Serial Interface (TWI) Programmable Watchdog Timer with Separate On-chip Oscillator On-chip Analog Comparator2.1.1 ATmega8的特點(diǎn)(Features)Special Microcontroller Features Power-on Res

6、et and Programmable Brown-out Detection Internal Calibrated RC Oscillator External and Internal Interrupt Sources Five Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down, and StandbyI/O and Packages 23 Programmable I/O Lines 28-lead PDIP, 32-lead TQFP, and 32-pad MLFp.22 圖2-1 (pdf:p.3 Fi

7、gure 1. Block Diagram)2.1.2 ATmega8內(nèi)部結(jié)構(gòu)框圖時(shí)鐘源外部事件信號(hào)BUS時(shí)鐘電路4KB Flash/EPROM128B RAM128B SFR16位2個(gè)定時(shí)/計(jì)數(shù)器64KB總線擴(kuò)展控制器可編程并行口可編程全雙工串行口CPU中斷控制器外中斷8位4個(gè)并行口串行通信總線控制BUS比較：Intel8051內(nèi)部結(jié)構(gòu)方框圖2.1.3 ATmega8的封裝和引腳三種封裝：28腳PDIP, 32腳TQFP, 32腳MLF20腳PDIP40腳PDIP44腳TQFP64腳TQFP2.1.3 ATmega8的封裝和引腳電源線VCC Digital supply voltage.GN

8、D Digital ground.B口I/O端口線（PB7PB0）8條8 位雙向I/O 口同時(shí)用作晶振輸入、 SPI接口、定時(shí)器比較匹配輸出、輸入捕獲輸入引腳C口I/O端口線（PC6PC0）7條7 位雙向I/O 口同時(shí)用作外部復(fù)位輸入PC6、TWI接口、ADC輸入端1.2.4 ATmega8引腳功能和封裝D口I/O端口線（PD7PD0）8條8 位雙向I/O 口同時(shí)用作模擬比較器輸入、 定時(shí)器計(jì)數(shù)輸入端、外部中斷輸入、串行口輸入輸出ADC有關(guān)信號(hào)AVCCA/D轉(zhuǎn)換器的電源，不用ADC時(shí)直接連到VCC，用到ADC時(shí)通過(guò)低通濾波器連到VCCAGND模擬地(Analog ground)AREFA/D轉(zhuǎn)

9、換器的參考電源，2V 與AVCC 之間ADC7和ADC6（2條）10位ADC輸入端（通道7和通道6），PDIP封裝沒(méi)有這兩個(gè)引腳AVR第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口2.2 中央處理器MCU內(nèi)核MCU內(nèi)核的結(jié)構(gòu)框圖 p.25 圖2-3(pdf:p.7 Figure 2. Block Diagram of the AVR MCU Architecture)MCU工作原理PCFlash存儲(chǔ)器IR ID 控制信號(hào)2.2.1 MCU內(nèi)核的主要部件1. 算術(shù)邏輯單元ALU8位A

10、LU，完成各種算術(shù)運(yùn)算和邏輯運(yùn)算數(shù)據(jù)主要來(lái)自通用工作寄存器，結(jié)果通常存到通用工作寄存器，并影響狀態(tài)寄存器2. 狀態(tài)寄存器狀態(tài)寄存器SREG (Status Register)$3F($5F)SREGBit 7 I: Global Interrupt Enable （全局中斷使能位）Bit 6 T: Bit Copy Storage（位復(fù)制存儲(chǔ)位）Bit 5 H: Half-carry Flag （半進(jìn)位標(biāo)志位）Bit 4 S: Sign Bit（符號(hào)位，等于N與V的異或）ITHSVNZC反映運(yùn)算和操作結(jié)果的狀態(tài)2. 狀態(tài)寄存器狀態(tài)寄存器SREG (Status Register)$3F($5F

11、)SREGBit 3 V: 2s Complement Overflow Flag（二進(jìn)制補(bǔ)碼溢出）Bit 2 N: Negative Flag （負(fù)數(shù)標(biāo)志位）Bit 1 Z: Zero Flag （零標(biāo)志位）Bit 0 C: Carry Flag （進(jìn)位標(biāo)志位）ITHSVNZC3. General-purpose Working Registers32個(gè)通用工作寄存器：R0R31Bit7 0AddressR0$00R1$01R16$10R31$1F3. General-purpose Working RegistersX Y Z 寄存器：作為數(shù)據(jù)間接尋址用的地址指針Y寄存器： R29, R2

12、8Z寄存器： R31, R3015 8 7 0X寄存器 7 0 7 0R27R264. 堆棧指針堆棧指針SP (Stack Pointer)指示堆棧在SRAM中的位置（棧頂?shù)刂罚㏒RAM地址超過(guò)8位，SP占用兩個(gè)8位寄存器$3E ($5E)SPHSP15SP14SP13SP12SP11SP10SP9SP8SP7SP6SP5SP4SP3SP2SP1SP0SPL$3D ($5D)SP = ( SPH 8 ) + SPL ;4. 堆棧指針堆棧指針SP (Stack Pointer)復(fù)位后SP初值為0要求SP取值必須大于 $60通常在主程序一開始把SP設(shè)在SRAM的最高處（ATmega8最大值$045

13、F, AT90S8535最大值$025F）2.2.2 指令執(zhí)行時(shí)序MCU內(nèi)核由系統(tǒng)時(shí)鐘CLKCPU驅(qū)動(dòng)指令存取和執(zhí)行的關(guān)系見(jiàn) p.29圖2-6(pdf:p.12 Figure 5. The Parallel Instruction Fetches and Instruction Executions)2.2.3 復(fù)位和中斷處理復(fù)位處理在本章(2.6)學(xué)習(xí)中斷處理在第4章學(xué)習(xí)AVR第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口存儲(chǔ)器的分類程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器(RAM, Random

14、Access Memory)ROMFLASHROMRead Only MemoryPROMProgrammable ROMEPROMErasable Programmable ROMSRAMStatic Random Access MemoryDRAMDynamic.(SDRAM Synchronous)EEPROM2.3 ATmega8 存儲(chǔ)器組織第2章2.3.1 在線可編程Flash存儲(chǔ)器8K Bytes 因?yàn)橹噶顬?6位寬，所以Flash結(jié)構(gòu)為4K16位（地址范圍：$000$FFF）存儲(chǔ)空間分為兩部分地址000開始（低端）為應(yīng)用程序區(qū)高端為引導(dǎo)程序區(qū)2.3.2 內(nèi)部SRAM數(shù)據(jù)存儲(chǔ)器共1

15、120個(gè)數(shù)據(jù)地址前面32個(gè)地址為通用工作寄存器R0R1R2R31地址范圍$0000$0001$0002$001F2.3.2 內(nèi)部SRAM數(shù)據(jù)存儲(chǔ)器共1120個(gè)數(shù)據(jù)地址中間64個(gè)地址為I/O寄存器$00$01$02$3F地址范圍$0020$0021$0022$005F2.3.2 內(nèi)部SRAM數(shù)據(jù)存儲(chǔ)器共1120個(gè)數(shù)據(jù)地址最后1024個(gè)地址為內(nèi)部SRAM內(nèi)部SRAM地址范圍$0060$0061$0062$045F某些型號(hào)：外部SRAM最大容量為64KB哈佛結(jié)構(gòu)Harvard Architecture2.3.3 EEPROM數(shù)據(jù)存儲(chǔ)器ATmega8/90S8535的片內(nèi)EEPROM512 Bytes

16、（地址范圍：$000$1FF ）通過(guò)三組I/O寄存器進(jìn)行訪問(wèn)地址寄存器、數(shù)據(jù)寄存器、控制寄存器其他AVR單片機(jī)的片內(nèi)EEPROMATmega16 1K Bytes ATmega162 1K Bytes ATmega1284K Bytes 2.3.4 I/O寄存器AVR的片內(nèi)I/O操作通過(guò)I/O寄存器進(jìn)行操作指令：IN、OUT、SBI、CBII/O寄存器地址范圍：$00$3F也可以用訪問(wèn)SRAM的指令訪問(wèn)I/O寄存器I/O寄存器$00$3F的對(duì)應(yīng)地址：$20$5F可以訪問(wèn)高檔AVR單片機(jī)的擴(kuò)展I/O寄存器（例如ATmega128的數(shù)據(jù)地址：$60$FF為擴(kuò)展I/O寄存器）2.3.5 熔絲位編程單

17、元AVR的熔絲位用于選擇不同應(yīng)用功能（例如復(fù)位以后執(zhí)行應(yīng)用程序還是引導(dǎo)程序、系統(tǒng)時(shí)鐘源的選擇等等）這些位不能用指令（程序）修改，需要用單片機(jī)開發(fā)工具進(jìn)行設(shè)置通常取默認(rèn)值A(chǔ)VR第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口2.4 系統(tǒng)時(shí)鐘及其分配時(shí)鐘系統(tǒng)結(jié)構(gòu)2.4 系統(tǒng)時(shí)鐘及其分配外部晶振XTAL1反相振蕩放大器的輸入端XTAL2反相振蕩放大器的輸出端2.4 系統(tǒng)時(shí)鐘及其分配外部低頻晶振在XTAL1、XTAL2之間接入32.768kHz石英晶體振蕩器熔絲位CKOPT編程時(shí)，可以省掉外

18、部電容C1、C22.4 系統(tǒng)時(shí)鐘及其分配外部RC振蕩器在要求不高的場(chǎng)合使用熔絲位CKOPT編程時(shí)，可以省掉外部電容C2.4 系統(tǒng)時(shí)鐘及其分配可校準(zhǔn)內(nèi)部RC振蕩器采用內(nèi)部RC振蕩器，頻率1、2、4、8MHz校準(zhǔn)后精度1%默認(rèn)時(shí)鐘源為1MHz的內(nèi)部RC振蕩器2.4 系統(tǒng)時(shí)鐘及其分配外部時(shí)鐘源在系統(tǒng)中已經(jīng)有其他時(shí)鐘信號(hào)的場(chǎng)合使用熔絲位CKOPT編程時(shí)，XTAL1與GND之間的電容有效AVR第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口2.6 ATmega8的系統(tǒng)復(fù)位第2章復(fù)位邏輯復(fù)位源

19、MCU控制與狀態(tài)寄存器 內(nèi)部參考電壓復(fù)位邏輯ATmega8單片機(jī)有4個(gè)復(fù)位源，任何一個(gè)復(fù)位源都可以使單片機(jī)復(fù)位復(fù)位邏輯如圖所示(p.52 圖2-14)上電復(fù)位外部復(fù)位看門狗復(fù)位延時(shí)定時(shí)BOD復(fù)位復(fù)位邏輯復(fù)位過(guò)程I/O寄存器初始化（取默認(rèn)值）當(dāng)熔絲位BOOTRST=1時(shí),PC= $000,復(fù)位后從頭開始執(zhí)行用戶程序當(dāng)熔絲位BOOTRST=0時(shí),PC= 引導(dǎo)程序區(qū)起始地址2.6.1 復(fù)位源ATmega8單片機(jī)有4個(gè)復(fù)位源： 上電復(fù)位、外部復(fù)位、看門狗復(fù)位和電源電壓檢測(cè)復(fù)位（BOD復(fù)位）1. 上電復(fù)位當(dāng)電源電壓上升過(guò)程中達(dá)到上電門限VPOT（典型值1.4V）時(shí)啟動(dòng)復(fù)位延時(shí)VCCVPOT/RESETT

20、IME-OUTtTOUT內(nèi)部復(fù)位上電復(fù)位的應(yīng)用要點(diǎn)簡(jiǎn)單應(yīng)用時(shí)，RESET引腳可以不接任何元件為了提高上電復(fù)位可靠性，可以采用阻容上電復(fù)位電路Vcc10k0.1uFRESET2. 外部復(fù)位當(dāng)/RESET復(fù)位引腳上的低電平超過(guò)50ns 時(shí)開始復(fù)位，達(dá)到復(fù)位門限VRST（典型值0.6VCC）時(shí)啟動(dòng)復(fù)位延時(shí)。VRST/RESETTIME-OUTtTOUT內(nèi)部復(fù)位3. BOD復(fù)位BOD電路檢測(cè)電源電壓Vcc，當(dāng)電壓低于2.7V（BODLEVEL熔絲位未編程默認(rèn)）或4.0V （BODLEVEL熔絲位編程）時(shí)產(chǎn)生復(fù)位。為了避免電源毛刺誤觸發(fā)，電路設(shè)計(jì)了130mV的滯回特性VBOT = 4.0VVBOT- =

21、4.0 0.13/2VBOT+ =4.0 + 0.13/24. 看門狗復(fù)位當(dāng)看門狗定時(shí)器WDT溢出時(shí)，產(chǎn)生1個(gè)晶振周期的復(fù)位脈沖，此脈沖的下降沿啟動(dòng)復(fù)位延時(shí)。VCC1 XTAL cycle/RESETTIME-OUTtTOUT內(nèi)部復(fù)位看門狗定時(shí)輸出2.6.2 MCU控制和狀態(tài)寄存器MCUCSRWDRFBORFEXTRFPORF Bit 7.4 Reserved Bits Bit 3 WDRF: Watchdog Reset Flag看門狗復(fù)位該位置1，上電復(fù)位或?qū)?清0. Bit 2 BORF: Brown-out Reset FlagBOD復(fù)位該位置1，上電復(fù)位或?qū)?清0. 2.6.2 MC

22、U控制和狀態(tài)寄存器MCUCSRWDRFBORFEXTRFPORF Bit 1 EXTRF: External Reset Flag外部復(fù)位該位置1，上電復(fù)位或?qū)?清0. Bit 0 PORF: Power-on Reset FlagThis bit is set if a Power-on Reset occurs. The bit is reset only by writing a logic zero to the flag.2.6.2 MCU控制和狀態(tài)寄存器MCUCSR應(yīng)用提示單片機(jī)復(fù)位以后寄存器MCUCSR能夠提供復(fù)位源信息可以根據(jù)不同復(fù)位情況使程序轉(zhuǎn)向不同程序段判斷完成后把該寄存器

23、清零。2.6.3 內(nèi)部參考電壓源ATmega8內(nèi)部有一個(gè)1.23V的參考電壓，工作在以下三種情況BODEN熔絲位編程時(shí)，允許電源電壓檢測(cè)可以作為模擬比較器的一個(gè)輸入?yún)⒖茧妷海ㄔO(shè)置ACSR寄存器的ACBG位）ADC允許，可以通過(guò)設(shè)置ADMUX寄存器產(chǎn)生2.56V的A/D參考電壓AVR第2章 AVR系統(tǒng)結(jié)構(gòu)概況 中央處理器MCU內(nèi)核 ATmega8 存儲(chǔ)器組織 系統(tǒng)時(shí)鐘及其分配 系統(tǒng)復(fù)位 ATmega8 的總體結(jié)構(gòu) ATmega8 I/O端口2.7 ATmega8的I/O端口單片機(jī)的I/O接口(外圍接口)有很多并行口、串行口、ADCI/O端口通常指并行口單片機(jī)I/O端口的數(shù)量取決于型號(hào)MCS-51

24、系列單片機(jī)有4個(gè)8位I/O端口(P0、P1、P2、P3)共32個(gè)I/O線ATmega8單片機(jī)有3個(gè)I/O端口(PB8位、PC7位、PD8位)共23個(gè)I/O線2.7 ATmega8的I/O端口AT90S8535、ATmega16、ATmega32單片機(jī)有4個(gè)8位I/O端口(PA、PB、PC、PD)共32個(gè)I/O線ATmega64、ATmega128單片機(jī)有6個(gè)8位I/O端口(PA、PB、PC、PD 、PE、PF)和1個(gè)5位I/O端口(PG)共53個(gè)I/O線I/O端口的編址兩種編址方式I/O端口單獨(dú)編址，如Intel 8086和SRAM統(tǒng)一編址，如Intel 80512.7 ATmega8的I/O

25、端口I/O端口的數(shù)據(jù)傳送方式同步傳送（無(wú)條件傳送）主要用于對(duì)于CPU來(lái)講任何時(shí)刻外設(shè)數(shù)據(jù)均處于準(zhǔn)備好狀態(tài)異步傳送（條件傳送、查詢式傳送）CPU和外設(shè)之間通過(guò)狀態(tài)信號(hào)協(xié)調(diào)傳送速度中斷傳送CPU和外設(shè)之間通過(guò)中斷信號(hào)和中斷系統(tǒng)協(xié)調(diào)傳送速度DMA傳送（直接存儲(chǔ)器存?。┩庠O(shè)和內(nèi)存之間直接建立傳輸通道2.7.1 ATmega8的通用I/O端口ATmega8單片機(jī)內(nèi)部有 3個(gè)并行I/O端口分別為端口B (簡(jiǎn)稱B口)、端口C (簡(jiǎn)稱C口)、端口D (簡(jiǎn)稱D口)。每個(gè)端口的每一位可以分別定義為輸入端口線或輸出端口線。學(xué)習(xí)要點(diǎn)要想正確應(yīng)用單片機(jī)的I/O端口，必須搞清楚與I/O端口有關(guān)的I/O寄存器。沒(méi)有必要深入

26、分析內(nèi)部邏輯結(jié)構(gòu)輸出時(shí)設(shè)置輸出數(shù)據(jù)；輸入時(shí)控制輸入方式（1帶上拉電阻/0不帶上拉電阻）復(fù)位初值：$00 (三態(tài)輸入）I/O端口的有關(guān)I/O寄存器1、B口數(shù)據(jù)寄存器PORTB地址：$18 ($38)，可讀可寫R/Wportb7portb6portb5portb4portb3portb2portb1portb0I/O端口的有關(guān)I/O寄存器2、B口數(shù)據(jù)方向寄存器DDRB地址：$17 ($37)DDB7DDB6DDB5DDBDDB3DDB2DDB1DDB0“0”輸入，“1”輸出。復(fù)位初值：$00 (輸入）輸入數(shù)據(jù)，復(fù)位初值：Hi-Z (高阻抗?fàn)顟B(tài)）I/O端口的有關(guān)I/O寄存器3、B口輸入引腳地址PIN

27、B地址：$16 ($36)PINB7PINB6PINB5PINB4PINB3PINB2PINB1PINB0I/O端口的有關(guān)I/O寄存器C口寄存器C口數(shù)據(jù)寄存器PORTC $15 ($35)C口數(shù)據(jù)方向寄存器DDRC $14 ($34)C口輸入引腳地址PINC $13 ($33)D口寄存器D口數(shù)據(jù)寄存器PORTD $12 ($32)D口數(shù)據(jù)方向寄存器DDRD $11 ($31)D口輸入引腳地址PIND $10 ($30)I/O端口的有關(guān)I/O寄存器其他型號(hào)有端口AA口寄存器A口數(shù)據(jù)寄存器PORTA $1B ($3B)A口數(shù)據(jù)方向寄存器DDRA $1A ($3A)A口輸入引腳地址PINA $19 ($39)2.7.3 ATmega8端