1、數(shù)字電子技術(shù)第1章 邏輯代數(shù)基礎(chǔ)第1章 邏輯代數(shù)基礎(chǔ)1.1 概述 1.2 邏輯代數(shù)物理量的分類：數(shù)字量和模擬量。數(shù)字量：是指變化無(wú)論在時(shí)間上還是數(shù)值上都是離散的物理量。模擬量：是指變化無(wú)論在時(shí)間上還是數(shù)值上都是連續(xù)的物理量。數(shù)字信號(hào)：用于表示數(shù)字量的信號(hào)。模擬信號(hào)：用于表示模擬量的信號(hào)。數(shù)字電路：工作在數(shù)字信號(hào)下的電子電路。模擬電路：工作在模擬信號(hào)下的電子電路。本書(shū)主要研究數(shù)字電路的分析方法、設(shè)計(jì)方法及其應(yīng)用1.1 概述1.1.1 數(shù)字電路和模擬電路 1.1.2 數(shù)制和碼制1.數(shù)制數(shù)制：是指多位數(shù)碼中每一位的構(gòu)成方法及低位向相鄰高位的進(jìn)位規(guī)則。(1) 常用進(jìn)制十進(jìn)制：由0、19十個(gè)數(shù)碼組成，進(jìn)

2、位規(guī)則是逢十進(jìn)一，計(jì)數(shù)基數(shù)為10，其按權(quán)展開(kāi)式例如： 二進(jìn)制：由0、1兩個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢二進(jìn)一，計(jì)數(shù)基數(shù)為2，其按權(quán)展開(kāi)式為。例如：八進(jìn)制：由0、17八個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢八進(jìn)一，計(jì)數(shù)基數(shù)為8，其按權(quán)展開(kāi)式為。例如： 十六進(jìn)制：由0、19、A、BF十六個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢十六進(jìn)一，計(jì)數(shù)基數(shù)為16，其按權(quán)展開(kāi)式例如：(2) 常用進(jìn)制之間的轉(zhuǎn)換十進(jìn)制轉(zhuǎn)換成二進(jìn)制的方法：整數(shù)部分除以2，取余數(shù)，讀數(shù)順序從下往上；小數(shù)部分乘以2，取整數(shù)，讀數(shù)順序從上至下。例如：十進(jìn)制轉(zhuǎn)換成八進(jìn)制的方法：整數(shù)部分除以8，取余數(shù)，讀數(shù)順序從下往上；小數(shù)部分乘以8，取整數(shù)，讀數(shù)順序從上至下。例如：十進(jìn)制轉(zhuǎn)換

3、成十六進(jìn)制的方法：整數(shù)部分除以16，取余數(shù)，讀數(shù)順序從下往上；小數(shù)部分乘以8，取整數(shù)，讀數(shù)順序從上至下。例如： 二進(jìn)制轉(zhuǎn)換成十進(jìn)制的方法：將二進(jìn)制數(shù)按權(quán)展開(kāi)后，按十進(jìn)制數(shù)相加。例如： 八進(jìn)制轉(zhuǎn)換成十進(jìn)制的方法：將八進(jìn)制數(shù)按權(quán)展開(kāi)后，按十進(jìn)制數(shù)相加。例如： 十六進(jìn)制轉(zhuǎn)換成十進(jìn)制的方法：將十六進(jìn)制數(shù)按權(quán)展開(kāi)后，按十進(jìn)制數(shù)相加。例如： 二進(jìn)制轉(zhuǎn)換成八進(jìn)制的方法：以小數(shù)點(diǎn)為分界，整數(shù)部分向左、小數(shù)部分向右，每3位為一位，不足3位的補(bǔ)0，然后將每個(gè)三位二進(jìn)制數(shù)都用相應(yīng)的一位八進(jìn)制數(shù)取代。例如：八進(jìn)制轉(zhuǎn)換成二進(jìn)制的方法：以小數(shù)點(diǎn)為分界，將每位八進(jìn)制數(shù)分別用相應(yīng)的三位二進(jìn)制數(shù)取代。例如：二進(jìn)制轉(zhuǎn)換成十六進(jìn)制

4、的方法：以小數(shù)點(diǎn)為分界，整數(shù)部分向左、小數(shù)部分向右，每4位為一位，不足4位的補(bǔ)0，然后將每個(gè)四位二進(jìn)制數(shù)都用相應(yīng)的一位十六進(jìn)制數(shù)取代。例如：十六進(jìn)制轉(zhuǎn)換成二進(jìn)制的方法：以小數(shù)點(diǎn)為分界，將每位十六進(jìn)制數(shù)分別用相應(yīng)的四位二進(jìn)制數(shù)取代。例如： 2.碼制碼制：為了便于記憶和查找，在編制代碼時(shí)所遵循的規(guī)則。二-十進(jìn)制編碼：用四位二進(jìn)制數(shù)中的任意十種組合來(lái)表示一位十進(jìn)制數(shù)，又稱 BCD碼。常用的BCD碼有：8421碼、余3碼、循環(huán)碼、余3循環(huán)碼、2421碼、5421碼和5211碼等等，如表1-1所示：表1-1 常用的BCD碼 1.2 邏輯代數(shù)1.2.1邏輯代數(shù)中的三種基本運(yùn)算1.與、或、非的定義如圖1-1

5、所示，以開(kāi)關(guān)A、B的狀態(tài)作為條件，閉合表示條件具備，斷開(kāi)表示條件不具備 ；以指示燈Z的狀態(tài)作為結(jié)果，燈亮表示結(jié)果發(fā)生，燈不亮表示結(jié)果不發(fā)生。圖1-1 指示燈控制電路 與：只有決定事情發(fā)生的全部條件同時(shí)具備時(shí)，結(jié)果才發(fā)生，又稱邏輯乘?；颍褐灰獩Q定事情發(fā)生的全部條件至少具備一個(gè)時(shí)，結(jié)果就發(fā)生，又稱邏輯加。非：條件具備時(shí)，結(jié)果不發(fā)生，條件不具備時(shí)，結(jié)果一定發(fā)生，又稱邏輯求反。2與、或、非的真值表表1-2 與的真值表表 表1-3 或的真值表表 表1-4非的真值表 3與、或、非的邏輯運(yùn)算符號(hào)與： “ ” 或者省略。如：Z=AB或者Z=AB；或 ：“+” 。如： Z=A+B；非：變量上方的“ ”表示。如：

6、 。4與、或、非的邏輯符號(hào)圖1-2 與、或、非的邏輯符號(hào) 5復(fù)合邏輯運(yùn)算：與非、或非、與或非、異或、同或與非的邏輯運(yùn)算符號(hào) ： 表1-5 與非的真值表 圖1-3 與非的邏輯符號(hào) 或非的邏輯運(yùn)算符號(hào)： 圖1-4 或非的邏輯符號(hào) 表1-6 或非的真值表 與或非的邏輯運(yùn)算符號(hào)是 ：圖1-5 與或非的邏輯符號(hào) 表1-7 與或非的真值表 異或運(yùn)算的定義是輸入相異，輸出為1；輸入相同，輸出為0。其邏輯運(yùn)算符號(hào)是 。表1-8 異或的真值表 圖1-6 異或的邏輯符號(hào)同或運(yùn)算的定義是輸入相同，輸出為1；輸入相異，輸出為0。其邏輯運(yùn)算符號(hào)是 。表1-9 同或的真值表 圖1-7同或的邏輯符號(hào)1.2.2邏輯函數(shù)的表示

7、方法邏輯函數(shù)：當(dāng)輸入變量取值確定之后，輸出變量取值便隨之而定，輸出變量和輸入變量之間是一種函數(shù)關(guān)系。邏輯函數(shù)的表示方法：邏輯真值表、邏輯函數(shù)式、邏輯圖和卡諾圖。1.邏輯函數(shù)的表示方法（1）邏輯真值表：是由輸出變量取值與對(duì)應(yīng)的輸入變量取值所構(gòu)成的表格。列寫(xiě)方法是：a) 找出輸入、輸出變量，并用相應(yīng)的字母表示；b)邏輯賦值。c)列真值表。例如三人表決電路，當(dāng)輸入變量A、B、C中有兩個(gè)或兩個(gè)以上取值為1時(shí)，輸出為1；否則，輸出為0。 表1-10三人表決電路的真值表 （2）邏輯函數(shù)式 邏輯函數(shù)式：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯運(yùn)算符號(hào)連接起來(lái)的式子，又稱函數(shù)式或邏輯式

8、。例如：三人表決電路的邏輯函數(shù)式：（3）邏輯圖邏輯圖：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯符號(hào)表示出來(lái)的圖形。三人表決電路的邏輯圖： 圖1-8 三人表決電路的邏輯圖2邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（1）真值表 函數(shù)式a)找出真值表中使函數(shù)值為1的輸入變量取值；b）每個(gè)輸入變量取值都對(duì)應(yīng)一個(gè)乘積項(xiàng)，變量取值為1，用原變量表示，變量取值為0，用反變量表示。c)將這些乘積項(xiàng)相加即可。 （2）函數(shù)式 真值表首先在表格左側(cè)將個(gè)不同輸入變量取值依次按遞增順序列出來(lái)，然后將每組輸入變量取值代入函數(shù)式，并將得到的函數(shù)值對(duì)應(yīng)地填在表格右側(cè)即可。（3）函數(shù)式 邏輯圖將函數(shù)式轉(zhuǎn)換成邏輯圖

9、的方法：從輸入到輸出分別用相應(yīng)的邏輯符號(hào)取代函數(shù)式中的邏輯運(yùn)算符號(hào)即可。（4）邏輯圖 函數(shù)式將邏輯圖轉(zhuǎn)換成函數(shù)式的方法：從輸入到輸出分別用相應(yīng)的邏輯運(yùn)算符號(hào)取代邏輯圖中的邏輯符號(hào)即可。3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式（1）最小項(xiàng)和的形式最小項(xiàng)：設(shè)m為包含n個(gè)因子的乘積項(xiàng)，且這n個(gè)因子以原變量形式或者反變量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個(gè)最小項(xiàng)。n變量共有個(gè) 最小項(xiàng)。最小項(xiàng)的編號(hào)規(guī)則：使最小項(xiàng)m值為1 的輸入變量取值所對(duì)應(yīng)的十進(jìn)制數(shù)既為該最小項(xiàng)的編號(hào)，記作 。 表1-11 三變量的最小項(xiàng)編號(hào)表最小項(xiàng)的性質(zhì)：a)對(duì)應(yīng)任意一組輸入變量取值，有且只有一個(gè)最小項(xiàng)值為1；b)任意兩個(gè)最小項(xiàng)之積為0；

10、c)全體最小項(xiàng)之和為1；d)具有邏輯相鄰性的兩個(gè)最小項(xiàng)相加，可合并為一項(xiàng)，并消去一個(gè)不同因子。將函數(shù)式化成最小項(xiàng)和的形式的方法為：該函數(shù)式中的每個(gè)乘積項(xiàng)缺哪個(gè)因子，就乘以該因子加上其反變量，展開(kāi)即可。例1-1 將函數(shù)式化成最小項(xiàng)和的形式。解： （2）最大項(xiàng)積的形式最大項(xiàng)：設(shè)M為包含n個(gè)因子的和，且這n個(gè)因子以原變量形式或者反變量形式在M中出現(xiàn)且只出現(xiàn)一次，稱M為n變量的一個(gè)最大項(xiàng)。n變量共有 個(gè)最大項(xiàng)。最大項(xiàng)的編號(hào)規(guī)則：使最大項(xiàng)M值為0 的輸入變量取值所對(duì)應(yīng)的十進(jìn)制數(shù)既是最大項(xiàng)的編號(hào)，記作 。 表1-12 三變量的最大項(xiàng)編號(hào)表最大項(xiàng)的性質(zhì)：a)對(duì)應(yīng)任意一組輸入變量取值，有且只有一個(gè)最大項(xiàng)值為0

11、；b)任意兩個(gè)最大項(xiàng)之和為1；c)全體最大項(xiàng)之積為0；d)具有邏輯相鄰性的兩個(gè)最大項(xiàng)相乘，可合并為一項(xiàng)，并消去一個(gè)不同因子。將函數(shù)式化成最大項(xiàng)積的形式的方法為：首先化成最小項(xiàng)和的形式，然后直接寫(xiě)成除了這些最小項(xiàng)編號(hào)以外的最大項(xiàng)積的形式。例1-2 將函數(shù)式化成最大項(xiàng)積的形式。解： 1.2.3 邏輯代數(shù)的基本公式、常用公式和基本定理 1. 18個(gè)基本公式2. 5個(gè)常用公式3. 3個(gè)基本定理代入定理：在任何一個(gè)含有變量A的邏輯等式中，若以一函數(shù)式取代該等式中所有A的位置，該等式仍然成立。反演定理：在一個(gè)邏輯式 中,若將其中所有的“+”變成“”，“”變成“+”，“ 0”變成“1”， “1”變成“0”，

12、原變量變成反變量，反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反邏輯式，記作： 。注意：a）運(yùn)算的優(yōu)先順序。b）不是單個(gè)變量上的非號(hào)應(yīng)保留不變。例1-3 試用反演定理求函數(shù)式 的反邏輯式。解：對(duì)偶式：在一個(gè)邏輯式 中,若將其中所有的“+”變成“”，“”變成“+”，“ 0”變成“1”， “1”變成“0”，所得函數(shù)式即為原函數(shù)式的對(duì)偶式，記作： 。對(duì)偶定理：若兩個(gè)函數(shù)式相等，那么它們的對(duì)偶式也相等。 例1- 4 試求函數(shù)式 的對(duì)偶式。解： 1.2.4邏輯函數(shù)的公式化簡(jiǎn)法1邏輯函數(shù)式的八種類型與-或式、與非-與非式、或-與非式、或非-或式、與或非式、與非-與式、或-與式、或非-或非式。與或式 與非-與

13、非式：將與或式兩次求反，并用一次德摩根定理即可。例1-5 試將函數(shù)式 轉(zhuǎn)換成與非-與非式。解： 與或式 與或非式：先將與或式化成最小項(xiàng)和的形式，然后直接寫(xiě)成除了這些最小項(xiàng)編號(hào)以外的那些編號(hào)的最小項(xiàng)的或非形式。例1-6 試將函數(shù)式 轉(zhuǎn)換成與或非式。解：3邏輯函數(shù)的公式化簡(jiǎn)法：是指熟練運(yùn)用所學(xué)基本公式和常用公式，將一個(gè)函數(shù)式化成最簡(jiǎn)形式。與或式最簡(jiǎn)形式的標(biāo)準(zhǔn)是：該與或式中包含的乘積項(xiàng)的個(gè)數(shù)不能再減少，且每個(gè)乘積項(xiàng)所包含的因子數(shù)也不能再減少。常用公式化簡(jiǎn)法：并項(xiàng)法、吸收法、消因子法、消項(xiàng)法、配項(xiàng)法。 并項(xiàng)法： 例如：吸收法： 例如：消因子法： 例如： 消項(xiàng)法： 和 。例如：配項(xiàng)法： 或 。例如：1.

14、2.5邏輯函數(shù)的卡諾圖化簡(jiǎn)法1變量的卡諾圖：用個(gè)小方塊表示n變量的全部最小項(xiàng)，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來(lái)，所得圖形稱為n變量的卡諾圖。 圖1-9二變量卡諾圖 圖1-10三變量卡諾圖 圖1-12五變量卡諾圖圖1-11四變量卡諾圖 2邏輯函數(shù)式和卡諾圖之間的相互轉(zhuǎn)換函數(shù)式轉(zhuǎn)換成卡諾圖：首先將該函數(shù)式化成最小項(xiàng)和的形式；然后將該函數(shù)式中包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1，其余位置處填0。 例1-7 試畫(huà)出邏輯函數(shù) 的卡諾圖。解：由卡諾圖寫(xiě)函數(shù)式的方法：將卡諾圖中所有填1的小方塊所表示的最小項(xiàng)相加即可得到相應(yīng)的函數(shù)式。 例1-8 卡諾圖如圖1-13所示，要求寫(xiě)出其函數(shù)式。解

15、： 圖1-13例1-12的卡諾圖 解：3一般邏輯函數(shù)的卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)法：是指利用卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。（1）合并最小項(xiàng)規(guī)則a)具有邏輯相鄰性的2個(gè)最小項(xiàng)相加，可合并為1項(xiàng)，消去1對(duì)不同因子，保留公共因子。 b)具有邏輯相鄰性的4個(gè)最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去2對(duì)不同因子，保留公共因子。c)具有邏輯相鄰性的8個(gè)最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去3對(duì)不同因子，保留公共因子。d)具有邏輯相鄰性的個(gè)最小項(xiàng)相加，且組成矩形組，可合并為一項(xiàng)，消去n對(duì)不同因子，保留公共因子。 卡諾圖化簡(jiǎn)步驟：首先用卡諾圖表示邏輯函數(shù)；然后選擇化簡(jiǎn)后的乘積項(xiàng)。選擇原則為：a)應(yīng)包含該邏輯函

16、數(shù)的全部最小項(xiàng)。b)所選擇的可合并的最小項(xiàng)矩形組數(shù)目應(yīng)盡可能少。c)所選擇的可合并的最小項(xiàng)矩形組應(yīng)包含盡可能多的最小項(xiàng)。例1-9用卡諾圖法化簡(jiǎn)函數(shù) 解：4具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的卡諾圖化簡(jiǎn)無(wú)關(guān)項(xiàng)：約束項(xiàng)和任意項(xiàng)統(tǒng)稱為無(wú)關(guān)項(xiàng)。約束：指具體的邏輯問(wèn)題對(duì)輸入變量取值所加的限制。約束項(xiàng)：不允許出現(xiàn)的輸入變量取值所對(duì)應(yīng)的最小項(xiàng)。例如：一臺(tái)電動(dòng)機(jī)，有三種工作狀態(tài)：正轉(zhuǎn)、反轉(zhuǎn)和停止。如果用表示正轉(zhuǎn)，則表示不正轉(zhuǎn)；如果用表示反轉(zhuǎn)，則表示不反轉(zhuǎn)；如果用表示停止，則表示不停止。當(dāng)A、B、C取值為100、010和001時(shí)，分別表示電動(dòng)機(jī)處于正轉(zhuǎn)、反轉(zhuǎn)和停止?fàn)顟B(tài)；而當(dāng)A、B、C取值為000、011、101、110和11

17、1對(duì)應(yīng)的最小項(xiàng)即為約束項(xiàng)。 約束條件：可以用全部約束項(xiàng)之和等于0表示。任意項(xiàng)：是指在某些輸入變量取值下，函數(shù)值是0還是1都不影響電路的邏輯功能，這些輸入變量取值所對(duì)應(yīng)的最小項(xiàng)稱為任意項(xiàng)。具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的卡諾圖化簡(jiǎn)步驟是：a) 用卡諾圖表示具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)；b) 選擇化簡(jiǎn)后的乘積項(xiàng)。用卡諾圖表示具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的方法是：將函數(shù)式中所包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1，無(wú)關(guān)項(xiàng)位置處填，其余位置處填0。選擇化簡(jiǎn)后的乘積項(xiàng)的原則：有利于化簡(jiǎn)的，當(dāng)作1處理；不利于化簡(jiǎn)的，當(dāng)作0處理。例1-9 試用卡諾圖法化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)： 。解：數(shù)字電子技術(shù)第2章 門電路第2章 門電路2.1 分立

18、元件門電路2.2 TTL集成邏輯門電路2.3 其他類型的TTL門電路2.4 MOS邏輯門2.5 使用邏輯門的幾個(gè)實(shí)際問(wèn)題 2.1 分立元件門電路2.1.1 基本邏輯門電路1.二極管與門 與門：實(shí)現(xiàn)與運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示，只要輸入A、B當(dāng)中有一個(gè)為低電平時(shí)，則其支路中二極管導(dǎo)通，使輸出端F為低電平。只有A、B全為高電平時(shí)，輸出端F才為高電平。當(dāng)A 、B、F為高電平時(shí)用邏輯1表示，低電平時(shí)則用邏輯0表示。真值表為：其邏輯表達(dá)式為 。2.二極管或門或門：實(shí)現(xiàn)或運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示。輸入A、B當(dāng)中只要有一個(gè)為高電平時(shí)，則其支路中二級(jí)管導(dǎo)通，使輸出端F為高電平。只有A、B

19、全為低電平時(shí)，輸出端F才為低電平。 真值表為：邏輯表達(dá)式為： 3.三極管非門電路非門：實(shí)現(xiàn)非運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示。當(dāng)輸入A為低電平時(shí)，三極管截止，輸出F為高電平，輸入A為高電平時(shí)，三極管飽和，輸出F為低電平。邏輯表達(dá)式F= 。 2.1.2 與非門、或非門電路1.與非門電路與非的真值表：2.或非門電路 或非的真值表：2.2 TTL集成邏輯門電路2.2.1 TTL與非門的工作原理1. TTL與非門的典型電路2.工作原理當(dāng)輸入端A、B、C中，只要有一個(gè)輸入信號(hào)VIL為低電平0.3V時(shí)，則相對(duì)的發(fā)射結(jié)導(dǎo)通，使T1管的基極電位被箝制到1V，T2管截止，故T5也截止。T3、T4管導(dǎo)通，輸出

20、高電平即輸入端A、B、C中至少有一個(gè)為低電平時(shí)，輸出端F為高電平。當(dāng)輸入端A、B、C全為高電平，T1管的基極電位升高，使T1管的集電結(jié)、T2和T5管的發(fā)射結(jié)正向偏置而導(dǎo)通，致使T3管微導(dǎo)通，T4管截止。即輸入端全為高電平時(shí)，輸出端為低電平。所以該門是一個(gè)與非門。 2.2.2 TTL與非門的電壓傳輸特性及抗干擾能力 1. 電壓傳輸特性電壓傳輸特性分為四個(gè)區(qū)段：截止區(qū)、線性區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。2. 抗干擾能力TTL與非門在實(shí)際應(yīng)用時(shí)，輸入端有時(shí)會(huì)出現(xiàn)干擾電壓VN疊加在輸入信號(hào)上。當(dāng)干擾電壓VN超過(guò)一定數(shù)值時(shí)就會(huì)破壞與非門輸出的邏輯狀態(tài)。通常把不會(huì)破壞與非門輸出邏輯狀態(tài)所允許的干擾電壓值叫做抗干擾能

21、力。干擾電壓亦稱噪聲，抗干擾能力也稱噪聲容限。關(guān)門電平VOFF：輸出為標(biāo)準(zhǔn)高電平時(shí)，所允許的最大輸入低電平值。通常VOFF=0.8V。開(kāi)門電平VON：輸出為標(biāo)準(zhǔn)低電平時(shí)，所允許的最小輸入高電平值。通常VOH=1.8V?？垢蓴_能力分為輸入低電平的抗干擾能力VNL和輸入高電平的抗干擾能力VNH。低電平的抗干擾能力為：VNL越大，表明TTL與非門輸入低電平時(shí)抗正向干擾的能力越強(qiáng)。高電平的抗干擾能力為：VNH越大，表明 TTL與非門輸入高電平時(shí)抗負(fù)向干擾的能力越強(qiáng)。2.2.3 TTL與非門的電氣性能1. TTL與非門的輸入特性輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線 ，如圖示：2. TTL與非門

22、的輸出特性輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。(1)輸出為低電平時(shí)的輸出特性曲線：(2)輸出為高電平時(shí)的輸出特性曲線：3. 帶負(fù)載能力負(fù)載能力是指輸出端所能驅(qū)動(dòng)同類門的最大能力，稱為扇出系數(shù)，以N0來(lái)表示。拉電流負(fù)載增加會(huì)使與非門的輸出高電平下降；灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。與非門的扇出系數(shù)N0取決于輸出低電平時(shí)所能驅(qū)動(dòng)的同類門的個(gè)數(shù) 。通常 。 例2-1在圖示電路中，試計(jì)算門G1最多可以驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。要求G1輸出的高、低電平滿足， 。 解：首先計(jì)算保證 時(shí)可以驅(qū)動(dòng)的門電路數(shù)目N1。其次，再計(jì)算保證 時(shí)能驅(qū)動(dòng)的負(fù)載門數(shù)目N2。所以扇出系數(shù) N=10。2.

23、2.4 TTL與非門動(dòng)態(tài)特性平均傳輸延遲時(shí)間 ：輸出電壓由高電平變?yōu)榈碗娖綍r(shí)的傳輸延遲時(shí)間是稱為導(dǎo)通傳輸延遲時(shí)間 ；輸出電壓由低電平變?yōu)楦唠娖綍r(shí)的傳輸延遲時(shí)間是稱為截止傳輸延遲時(shí)間 。通常把二者的平均值稱作平均傳輸延遲時(shí)間，以 表示。2. 動(dòng)態(tài)尖峰電流與非門從導(dǎo)通狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)或從截止?fàn)顟B(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)，在這個(gè)轉(zhuǎn)換過(guò)程中，都會(huì)出現(xiàn)T4、T5兩管瞬間同時(shí)導(dǎo)通，這瞬間的電源電流比靜態(tài)時(shí)的電源電流要大，但持續(xù)時(shí)間較短，故稱之為尖峰電流或浪涌電流，如圖示。2.3.1 集電極開(kāi)路門（OC門）1. OC門的結(jié)構(gòu)及其工作原理在實(shí)驗(yàn)應(yīng)用中，常希望把幾個(gè)邏輯門的輸出端直接連在一起，實(shí)現(xiàn)邏輯與，這種邏輯與稱作

24、“線與”。要使門電路的輸出端直接并聯(lián)，可以把TTL與非門電路的推拉輸出級(jí)改為三級(jí)管集電極開(kāi)路輸出，稱為集電極開(kāi)路(Open Collector)門電路，簡(jiǎn)稱OC門。在使用時(shí)必須外加負(fù)載電阻和電源VCC。其邏輯圖和邏輯符號(hào)如圖。2.3 其他類型的TTL門電路2. 集電極負(fù)載電阻的選擇3. OC門的應(yīng)用(1)實(shí)現(xiàn)與或非邏輯關(guān)系(2)實(shí)現(xiàn)電平轉(zhuǎn)換(3)用作驅(qū)動(dòng)器用OC門來(lái)驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻RL由指示燈來(lái)代替，指示燈的一端與OC門的輸出相連，另一端接上電源即可。如電流過(guò)大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮琛?2.3.2 三態(tài)輸出門工作原理 1.三態(tài)輸出門工作原理三態(tài)

25、(Three State Logic)門，簡(jiǎn)稱TSL門。該門輸出不僅有高電平和低電平兩種狀態(tài)，還有第三個(gè)狀態(tài)叫高阻狀態(tài)?？刂贫烁哂行У倪壿嫹?hào)三態(tài)與非門的電路結(jié)構(gòu)和邏輯符號(hào)如圖示?？刂贫烁哂行У倪壿嫹?hào)三態(tài)與非門的邏輯符號(hào)如圖示。2. 三態(tài)門的用途利用三態(tài)門向同一個(gè)總線MN上輪流傳輸信號(hào)而不至于互相干擾。工作的條件是：在任何時(shí)間里只能有一個(gè)三態(tài)門處于工作狀態(tài)，其余的門處于高阻狀態(tài)。電路如圖示。利用三態(tài)非門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸，如圖示。 2.4 MOS邏輯門2.4.1 CMOS門電路1. CMOS反相器利用PMOS管和MNOS管兩者特性能相互補(bǔ)充的特點(diǎn)而做成的互補(bǔ)對(duì)稱MOS反相器，簡(jiǎn)稱CMOS反相

26、器，如圖示。 2. CMOS與非門3. CMOS或非門4. CMOS三態(tài)門5. CMOS傳輸門CMOS傳輸門是一種傳輸信號(hào)的可控開(kāi)關(guān)電路，電路和邏輯符號(hào)如圖示。 2.5 使用邏輯門的幾個(gè)實(shí)際問(wèn)題1. 集成邏輯門多余輸入端的處理一般不讓多余的輸入端懸空，以防引入干擾信號(hào)，尤其對(duì)CMOS器件輸入端懸空可能因柵極感應(yīng)靜電電壓而將管子擊穿損壞。所以在帶載能力允許的情況下，一般均可把多余的輸入端和該電路的輸入信號(hào)并接使用，以增加邏輯可靠性，如圖示。 2. TTL門驅(qū)動(dòng)CMOS門當(dāng)TTL電路和CMOS電路相連接時(shí)，必須考慮它們之間電流驅(qū)動(dòng)能力及高、低電平的配合等接口技術(shù)問(wèn)題。當(dāng)TTL門驅(qū)動(dòng)CMOS門時(shí)，可

27、能出現(xiàn)TTL門輸出高電平低于CMOS門要求輸入高電平的值，所以，常用TTL OC門作為接口電路，其輸出端上拉電阻R必須接到CMOS門的正電源VDD上，如圖示。 也可采用緩沖變換器加在TTL門與CMOS門中間，以實(shí)現(xiàn)電平轉(zhuǎn)換如圖示。 數(shù)字電子技術(shù)第3章 組合邏輯電路 第3章 組合邏輯電路 3.1 組合邏輯電路的分析方法 3.2 組合邏輯電路的設(shè)計(jì)方法3.3 若干常用的組合邏輯電路3.4 組合邏輯電路中的競(jìng)爭(zhēng)- 冒險(xiǎn)現(xiàn)象3.1 組合邏輯電路的分析方法數(shù)字電路分類：組合邏輯電路和時(shí)序邏輯電路。組合電路邏輯功能特點(diǎn)：任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入，而與信號(hào)作用前電路原來(lái)的狀態(tài)無(wú)關(guān)；時(shí)序電路邏輯功能

28、特點(diǎn)：任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而與信號(hào)作用前電路原來(lái)的狀態(tài)有關(guān)。圖3-1 輸入、輸出組合邏輯電路的框圖圖3-1中輸出變量與輸入變量之間可表示為： 組合電路的分析步驟： 1. 由已知的邏輯圖，寫(xiě)出相應(yīng)的邏輯函數(shù)式；2.對(duì)函數(shù)式進(jìn)行化簡(jiǎn)；3.根據(jù)化簡(jiǎn)后的函數(shù)式列真值表，找出其邏輯功能。例3-1試分析圖3-3所示電路的邏輯功能，并指出該電路的用途。 圖3-2 例3-1的邏輯圖解：1.由邏輯圖，寫(xiě)函數(shù)式：2.化簡(jiǎn)得：3.列真值表：3.2 組合邏輯電路的設(shè)計(jì)方法組合電路的設(shè)計(jì)分為：SSI設(shè)計(jì)和MSI設(shè)計(jì)，SSI設(shè)計(jì)的基本單元電路為門電路，MSI設(shè)計(jì)的基本單元電路為中規(guī)模集成電路。組合電路的

29、設(shè)計(jì)步驟： 1. 進(jìn)行邏輯抽象；2. 寫(xiě)出邏輯函數(shù)式；3. 選定設(shè)計(jì)所用器件的類型；4.化簡(jiǎn)或變換；5.畫(huà)邏輯圖。例3-2設(shè)計(jì)一個(gè)三變量的多數(shù)表決電路。當(dāng)輸入變量中有兩個(gè)或兩個(gè)以上同意時(shí)，提議被通過(guò)；否則，提議不被通過(guò)。解：1.進(jìn)行邏輯抽象：2.寫(xiě)出邏輯函數(shù)式：3.選定器件類型為小規(guī)模集成電路的設(shè)計(jì)。 4.化簡(jiǎn)得： 5.畫(huà)邏輯圖：3.3 若干常用的組合邏輯電路3.3.1 編碼器 編碼器是能夠?qū)崿F(xiàn)編碼功能的電路。 1 二進(jìn)制編碼器1）二進(jìn)制普通編碼器 圖3-3 3位二進(jìn)制普通編碼器的邏輯圖 邏輯功能：將 編成000代碼，將 編成001代碼，依次類推，將 編成111代碼。表3-3 3位二進(jìn)制普通編

30、碼器的真值表 2）二進(jìn)制優(yōu)先編碼器圖3-4 3位二進(jìn)制優(yōu)先編碼器的邏輯圖 表3-4 3位二進(jìn)制優(yōu)先編碼器74LS148的真值表 例3-3試用兩片74LS148實(shí)現(xiàn)一個(gè)16線-4線優(yōu)先編碼器，將 16個(gè)低電平信號(hào)編成11110000代碼。要求 優(yōu)先級(jí)最高。解：3.3.2 譯碼器譯碼器是能夠?qū)崿F(xiàn)譯碼功能的電路。1二進(jìn)制譯碼器1）譯碼器74LS138 圖3-5 中規(guī)模集成3位二進(jìn)制譯碼器 當(dāng) 時(shí)，控制端有效，輸出函數(shù)表達(dá)式為：表3-5 中規(guī)模集成3線-8線譯碼器74LS138的真值表 例3-4試用兩片74LS138實(shí)現(xiàn)一個(gè)4線-16線譯碼器，要求將4位二進(jìn)制代碼00001111分別譯成16個(gè)低電平信

31、號(hào)。解：2）用74LS138實(shí)現(xiàn)多輸出邏輯函數(shù)的步驟：a) 將待求函數(shù)式化成最小項(xiàng)和的形式，并轉(zhuǎn)換成與非-與非式；b) 畫(huà)邏輯圖。例3-5試用74LS138實(shí)現(xiàn)多輸出邏輯函數(shù)：解：a)將待求函數(shù)式化成最小項(xiàng)和的形式：轉(zhuǎn)換成與非-與非式得：b)畫(huà)邏輯圖：令 2顯示譯碼器顯示譯碼器:用于驅(qū)動(dòng)顯示器的譯碼器。七段半導(dǎo)體數(shù)碼管，是由七段獨(dú)立的發(fā)光二極管組成，通過(guò)這七段獨(dú)立的發(fā)光二極管的不同點(diǎn)亮組合，來(lái)顯示十個(gè)不同的數(shù)字。(a) 外形圖 (b)共陰極 (c) 共陽(yáng)極 圖3-6 半導(dǎo)體數(shù)碼管 表3-6 七段顯示譯碼器的真值表寫(xiě)函數(shù)式：化簡(jiǎn)得：圖3-7 七段顯示譯碼器7448的邏輯圖 用七段顯示譯碼器744

32、8直接驅(qū)動(dòng)共陰極的七段半導(dǎo)體數(shù)碼管的驅(qū)動(dòng)電路：圖3-8 七段顯示譯碼驅(qū)動(dòng)電路 ：稱為燈測(cè)試輸入端，低電平有效。當(dāng) =0時(shí)，數(shù)碼管顯示數(shù)字8，表明該數(shù)碼管正常工作；否則，數(shù)碼管不能正常顯示。數(shù)碼管正常顯示時(shí)，應(yīng)令端接高電平。 ：稱為滅零輸入端，低電平有效，用于將無(wú)效的零滅掉。 ：稱為消隱輸入/滅零輸出端，均為低電平有效。 例3-6設(shè)計(jì)一個(gè)有滅零控制的10位數(shù)碼顯示系統(tǒng)，要求保留小數(shù)點(diǎn)后一位有效數(shù)字。解：3.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器：是能夠按照給定的地址將某個(gè)數(shù)據(jù)從一組數(shù)據(jù)中選出來(lái)的電路。1. 雙四選一數(shù)據(jù)選擇器74LS153圖3-9 雙四選一數(shù)據(jù)選擇器74LS153的邏輯圖當(dāng) =0，即控制端

33、有效時(shí)實(shí)現(xiàn)數(shù)據(jù)選擇功能，輸出邏輯函數(shù)式：表3-7 雙四選一數(shù)據(jù)選擇器74LS153的真值表 例3-7試用1個(gè)雙四選一數(shù)據(jù)選擇器74LS153接成1個(gè)八選一數(shù)據(jù)選擇器。解：2.八選一數(shù)據(jù)選擇器74LS152圖3-9八選一數(shù)據(jù)選擇器74LS152的邏輯圖其函數(shù)式：表3-8 八選一數(shù)據(jù)選擇器74LS152的真值表3.用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的步驟：1）變換。2）畫(huà)邏輯圖。例3-8用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) 。解：1）變換：四選一數(shù)據(jù)選擇器的輸出函數(shù)式：令 ，并代入待求函數(shù)式得：令所以可得：2）畫(huà)邏輯圖：3.3.4加法器 半加：不考慮進(jìn)位直接把兩個(gè)二進(jìn)制數(shù)相加。全加：考慮低位來(lái)的進(jìn)位，把兩個(gè)一位二進(jìn)制

34、數(shù)及低位送來(lái)的進(jìn)位一起相加。1一位半加器 表3-9 一位半加器的真值表由表3-14，可得出相應(yīng)的函數(shù)式為畫(huà)邏輯圖： 圖3-10 一位半加器的邏輯圖 一位半加器的邏輯符號(hào)： 圖3-11 一位半加器的邏輯符號(hào)2一位全加器 表3-10 一位全加器的真值表化簡(jiǎn)后的函數(shù)式為： 畫(huà)邏輯圖：圖3-34 一位雙全加器74LS183的1/2邏輯圖一位全加器的邏輯符號(hào)：圖3-12 一位全加器的邏輯符號(hào) 3串行進(jìn)位加法器圖3-13 四位串行進(jìn)位加法器的邏輯圖 3.3.5 數(shù)值比較器數(shù)值比較器:能夠?qū)崿F(xiàn)兩個(gè)二進(jìn)制數(shù)的大小比較功能的電路。1一位數(shù)值比較器 表3-11 一位數(shù)值比較器的真值表寫(xiě)函數(shù)式： 畫(huà)邏輯圖得： 圖3

35、-14 一位數(shù)值比較器的邏輯圖24位數(shù)值比較器圖3-15 4位數(shù)值比較器CC14585的邏輯圖輸出函數(shù)式為：以兩片CC14585實(shí)現(xiàn)一個(gè)8位數(shù)值比較器的邏輯圖： 圖3-16 8位數(shù)值比較器 3.4 組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象3.4.1 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的產(chǎn)生競(jìng)爭(zhēng)：是指門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變的現(xiàn)象。冒險(xiǎn):是指由于競(jìng)爭(zhēng)的存在，在門電路的輸出端可能出現(xiàn)尖峰脈沖的現(xiàn)象。圖3-17 與門電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象圖3-18或門電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象3.4.2 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的判斷只有一個(gè)變量狀態(tài)發(fā)生變化情況，電路是否存在競(jìng)爭(zhēng)-冒險(xiǎn)的判斷方法：看該電路的邏輯函數(shù)式在一定條件下，是否能夠轉(zhuǎn)換

36、成或 的情況，若能，則該電路存在競(jìng)爭(zhēng)-冒險(xiǎn)；否則，該電路不存在競(jìng)爭(zhēng)-冒險(xiǎn)。例3-12試判斷圖3-19所示電路是否存在競(jìng)爭(zhēng)-冒險(xiǎn)，已知任何瞬間只有一個(gè)變量狀態(tài)發(fā)生變化。 圖3-19 例3-12的電路解：圖3-19的邏輯函數(shù)式為：當(dāng) 時(shí)，上式可以轉(zhuǎn)換成故該電路存在競(jìng)爭(zhēng)-冒險(xiǎn)。3.4.3 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的消除方法由于競(jìng)爭(zhēng)-冒險(xiǎn)，在電路中產(chǎn)生的尖峰脈沖是電路中的噪聲，需要設(shè)法消除，常用的消除方法有：引入封鎖脈沖；引入選通脈沖；修改邏輯設(shè)計(jì)；接入濾波電容。 數(shù)字電子技術(shù)第4章 觸發(fā)器第4章 觸發(fā)器4.1 觸發(fā)器的基本概念 4.2 觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)4.3 觸發(fā)器的邏輯功能描述及其轉(zhuǎn)換4.1觸發(fā)器

37、的基本概念觸發(fā)器:用于存儲(chǔ)一位二值信號(hào)的基本單元電路。觸發(fā)器的特點(diǎn)：(1）具有兩個(gè)能夠自行保持的穩(wěn)定狀態(tài)0和1；(2）在不同的輸入信號(hào)作用下，能夠置成0狀態(tài)或1狀態(tài)。觸發(fā)器的0狀態(tài)： ；觸發(fā)器的1狀態(tài)： 。按照電路結(jié)構(gòu)形式的不同分為：基本RS觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、CMOS邊沿觸發(fā)器等；按照觸發(fā)器邏輯功能的不同分為：RS觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器等；按照存儲(chǔ)數(shù)據(jù)的原理不同分為：靜態(tài)觸發(fā)器和動(dòng)態(tài)觸發(fā)器。 4.2觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)4.2.1基本RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)1. 由或非門構(gòu)成的基本RS觸發(fā)器(a) (b)圖4-1 由或非門組成的基本RS觸發(fā)器(a)電

38、路結(jié)構(gòu) (b)邏輯符號(hào) 表4-1 由或非門構(gòu)成的基本RS觸發(fā)器的特性表動(dòng)作特點(diǎn)：輸入信號(hào)在全部作用時(shí)間里，都能直接改變觸發(fā)器輸出端的狀態(tài)，抗干擾能力非常差。 例4-1 如圖4-1所示基本RS觸發(fā)器，已知 和 的電壓波形如圖4-2所示，試畫(huà)出輸出端對(duì)應(yīng)的電壓波形。圖4-2 例4-1的電壓波形2.由與非門構(gòu)成的基本RS觸發(fā)器 (a) (b)圖4-3 由與非門組成的基本RS觸發(fā)器(a)電路結(jié)構(gòu) (b)邏輯符號(hào) 表4-2 由與非門構(gòu)成的基本RS觸發(fā)器的特性表 動(dòng)作特點(diǎn)：輸入信號(hào)在全部作用時(shí)間里，都能直接改變觸發(fā)器輸出端的狀態(tài)。例4-2 如圖4-3所示基本RS觸發(fā)器，已知 和 的電壓波形如圖4-4所示，

39、試畫(huà)出輸出端對(duì)應(yīng)的電壓波形。圖4-4 例4-2的電壓波形 4.2.2同步RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)(a) (b)圖4-5同步RS觸發(fā)器 (a)電路結(jié)構(gòu) (b)邏輯符號(hào)表4-3 同步RS觸發(fā)器的特性表動(dòng)作特點(diǎn):CP=0時(shí)，觸發(fā)器狀態(tài)始終保持；CP=1時(shí)，輸入信號(hào)在全部作用時(shí)間里都能直接改變觸發(fā)器輸出端的狀態(tài)。在CP=0時(shí)，不受外界干擾；CP=1時(shí),抗干擾能力與基本RS觸發(fā)器相同。例4- 3 如圖4-5所示同步RS觸發(fā)器，輸入信號(hào)的電壓波形如圖4-6所示，試畫(huà)出和端對(duì)應(yīng)的電壓波形。圖4-6例4-3的電壓波形圖 4.2.3 主從觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)1. 主從RS觸發(fā)器(a) (b)圖4-7

40、主從RS觸發(fā)器(a)電路結(jié)構(gòu) (b)邏輯符號(hào)表4-4 主從RS觸發(fā)器的特性表 動(dòng)作特點(diǎn)：a.觸發(fā)器的狀態(tài)變化分兩步：在CP=1期間，主觸發(fā)器接收輸入信號(hào)，從觸發(fā)器狀態(tài)保持不變；CP下降沿時(shí)刻到來(lái)，主觸發(fā)器的狀態(tài)保持不變，從觸發(fā)器的狀態(tài)隨主觸發(fā)器而變。b. 在CP=1期間，由于主觸發(fā)器仍是同步RS觸發(fā)器，所以主觸發(fā)器的狀態(tài)會(huì)隨著輸入信號(hào)的變化而發(fā)生多次變化。例4-4 如圖4-7所示的主從RS觸發(fā)器，輸入信號(hào)的電壓波形如圖4-8所示，試畫(huà)出輸出端對(duì)應(yīng)的電壓波形，設(shè)觸發(fā)器的初態(tài)為0。圖4-8例4-4的電壓波形圖2. 主從JK觸發(fā)器 圖4-9主從JK觸發(fā)器(a)電路結(jié)構(gòu) (b)邏輯符號(hào) (a) (b)

41、表4-5 主從JK觸發(fā)器的特性表 動(dòng)作特點(diǎn)：a.觸發(fā)器的狀態(tài)變化分兩步：在CP=1期間，主觸發(fā)器接收輸入信號(hào)，從觸發(fā)器狀態(tài)保持不變；CP下降沿時(shí)刻到來(lái)，主觸發(fā)器的狀態(tài)保持不變，從觸發(fā)器的狀態(tài)隨主觸發(fā)器而變。b. 在CP=1期間，主觸發(fā)器的狀態(tài)在CP=1期間只有可能發(fā)生一次變化。 例4-6 如圖4-9所示的主從JK觸發(fā)器，輸入信號(hào)的電壓波形如圖4-1 0所示，試畫(huà)出輸出端對(duì)應(yīng)的電壓波形，設(shè)觸發(fā)器的初態(tài)為0。圖4-10例4-6的電壓波形圖4.2.4 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn) 1. 利用CMOS傳輸門的邊沿觸發(fā)器 圖4-11 利用CMOS傳輸門的邊沿觸發(fā)器(a)電路結(jié)構(gòu) (b)邏輯符號(hào)(a)

42、(b) 表4-6 利用CMOS傳輸門的邊沿觸發(fā)器的特性表動(dòng)作特點(diǎn)：觸發(fā)器的狀態(tài)變化取決于CP上升沿時(shí)刻的輸入信號(hào)D的取值。利用CMOS傳輸門的邊沿觸發(fā)器，除非干擾信號(hào)發(fā)生在CP信號(hào)的上升沿，否則該觸發(fā)器是不會(huì)受到干擾的。 2. 維持阻塞觸發(fā)器(a) (b)圖4-12 維持阻塞RS觸發(fā)器(a)電路結(jié)構(gòu) (b)邏輯符號(hào)表4-7 維持阻塞RS觸發(fā)器的特性表動(dòng)作特點(diǎn)：觸發(fā)器的狀態(tài)變化取決于CP上升沿時(shí)刻的輸入信號(hào)取值。 維持阻塞D觸發(fā)器：(a) (b)圖4-13 維持阻塞D觸發(fā)器(a)電路結(jié)構(gòu) (b)邏輯符號(hào) 表4-8 維持阻塞D觸發(fā)器的特性表例4-7 維持阻塞D觸發(fā)器輸入信號(hào)的電壓波形如圖4-13所

43、示，試畫(huà)出輸出端對(duì)應(yīng)的電壓波形，設(shè)觸發(fā)器的初態(tài)為0。 圖4-13 例4-7的波形 4.3 觸發(fā)器的邏輯功能描述及其轉(zhuǎn)換4.3.1觸發(fā)器的邏輯功能描述1. RS觸發(fā)器RS觸發(fā)器：凡是在時(shí)鐘信號(hào)作用下，具有置0、置1、保持功能的觸發(fā)器。表4-10 RS觸發(fā)器的特性表 RS觸發(fā)器的特性方程為：RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：2.JK觸發(fā)器JK觸發(fā)器：在時(shí)鐘信號(hào)作用下，具有置0、置1、保持、翻轉(zhuǎn)功能的觸發(fā)器。 表4-11 JK觸發(fā)器的特性表 JK觸發(fā)器的特性方程為：JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖： 3.D觸發(fā)器D觸發(fā)器：凡是在時(shí)鐘信號(hào)作用下，具有置0、置1功能的觸發(fā)器。 表4-12 D觸發(fā)器的特性表D觸發(fā)器的特性方程

44、為：D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖： 4.T觸發(fā)器T觸發(fā)器：凡是在時(shí)鐘信號(hào)作用下，具有保持、翻轉(zhuǎn)功能的觸發(fā)器。邏輯功能是：T=0時(shí)，觸發(fā)器狀態(tài)保持；T=1時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)。 表4-13 T觸發(fā)器的特性表 T觸發(fā)器的特性方程為：T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和邏輯符號(hào) ： 觸發(fā)器：當(dāng)T始終為1時(shí)，觸發(fā)器只具有翻轉(zhuǎn)功能。 觸發(fā)器的特性方程為： 4.3.2觸發(fā)器的邏輯功能轉(zhuǎn)換觸發(fā)器邏輯功能轉(zhuǎn)換的步驟：a.寫(xiě)出已知觸發(fā)器和待求功能的觸發(fā)器二者的特性方程。.令二者特性方程相等,得出邏輯功能轉(zhuǎn)換的表達(dá)式。c.畫(huà)邏輯圖。1. D觸發(fā)器 JK觸發(fā)器aD觸發(fā)器的特性方程為： JK觸發(fā)器的特性方程為：b令D 即可。c畫(huà)邏輯圖：2.

45、 JK觸發(fā)器 D觸發(fā)器aJK觸發(fā)器的特性方程為： D觸發(fā)器的特性方程為：b令 = = 即可。 即令 。c畫(huà)邏輯圖：數(shù)字電子技術(shù)第5章 時(shí)序邏輯電路第5章 時(shí)序邏輯電路5.1 時(shí)序邏輯電路的分析方法 5.2 若干常用的時(shí)序邏輯電路5.3 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序電路邏輯功能上的特點(diǎn)：任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而與信號(hào)作用前電路原來(lái)的狀態(tài)有關(guān)。時(shí)序邏輯電路的框圖如圖5-1所示： 圖5-1 時(shí)序邏輯電路的框圖 1）時(shí)序邏輯電路是由組合邏輯電路和存儲(chǔ)電路兩部分組成，其中存儲(chǔ)電路必不可少。2）存儲(chǔ)電路的輸出和輸入信號(hào)共同確定時(shí)序電路的輸出。驅(qū)動(dòng)方程：狀態(tài)方程：輸出方程：這三個(gè)方程能夠全面描

46、述一個(gè)時(shí)序電路的邏輯功能。直觀描述時(shí)序電路中全部狀態(tài)轉(zhuǎn)換關(guān)系的方法：狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。狀態(tài)轉(zhuǎn)換表的列寫(xiě)方法：任意設(shè)定電路的1組輸入變量取值和1種初態(tài)，代入該電路的狀態(tài)方程和輸出方程，得到電路的次態(tài)和輸出；以得到的次態(tài)作為新的初態(tài)，連同此時(shí)的輸入變量取值，再代入狀態(tài)方程和輸出方程，得到新的次態(tài)和輸出，直至將電路中全部狀態(tài)轉(zhuǎn)換關(guān)系全部列成表格即可。時(shí)序圖是在一系列時(shí)鐘脈沖的作用下，電路的狀態(tài)和輸出隨時(shí)間變化的波形圖。按照觸發(fā)器狀態(tài)翻轉(zhuǎn)先后可分為：同步時(shí)序電路和異步時(shí)序電路。按照輸出信號(hào)的特點(diǎn)不同可分為：摩爾型和米里型。5.1 時(shí)序邏輯電路的分析方法 5.1.1 同步時(shí)序邏輯電路的分析

47、方法同步時(shí)序邏輯電路的分析是已知同步時(shí)序邏輯電路的邏輯圖，找出其邏輯功能。分析步驟：1.寫(xiě)驅(qū)動(dòng)方程；2.寫(xiě)狀態(tài)方程；3.寫(xiě)輸出方程。例5-1試分析圖5-2所示時(shí)序邏輯電路的邏輯功能，要求寫(xiě)出驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程；列出狀態(tài)轉(zhuǎn)換表；畫(huà)出狀態(tài)轉(zhuǎn)換圖；畫(huà)出時(shí)序圖；判斷電路能否自啟動(dòng)？解：該電路為1個(gè)摩爾型同步時(shí)序邏輯電路。寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：寫(xiě)輸出方程： 列出狀態(tài)轉(zhuǎn)換表：畫(huà)出狀態(tài)轉(zhuǎn)換圖： 畫(huà)時(shí)序圖：該電路能夠自啟動(dòng)。 5.1.2 異步時(shí)序邏輯電路的分析方法異步時(shí)序電路的分析步驟： 寫(xiě)時(shí)鐘方程； 寫(xiě)驅(qū)動(dòng)方程； 寫(xiě)狀態(tài)方程； 寫(xiě)輸出方程。例5-2試分析圖示時(shí)序邏輯電路的邏輯功能，列出狀態(tài)轉(zhuǎn)換表

48、，并畫(huà)出狀態(tài)轉(zhuǎn)換圖。解：圖5-7所示電路為1個(gè)異步摩爾型時(shí)序邏輯電路。寫(xiě)時(shí)鐘方程：寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程： 列狀態(tài)轉(zhuǎn)換表： 畫(huà)狀態(tài)轉(zhuǎn)換圖：5.2 若干常用的時(shí)序邏輯電路5.2.1寄存器基本寄存器圖5-2 雙2位寄存器74LS75的邏輯圖圖5-2所示為雙2位寄存器74LS75的邏輯圖。當(dāng) = 1時(shí)，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器，當(dāng) =0時(shí)，存入寄存器的數(shù)據(jù)將保持不變。如圖5-3所示為4位寄存器74LS175的邏輯圖。該寄存器具有異步清零功能，當(dāng) =0時(shí)，觸發(fā)器全部清零；當(dāng) =1，出現(xiàn)上升沿時(shí)，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器，實(shí)現(xiàn)送數(shù)功能。由于此寄存器是由邊沿觸發(fā)器構(gòu)成，所以其抗干擾能力很強(qiáng)

49、。圖5-3 4位寄存器74LS175的邏輯圖2. 移位寄存器移位寄存器不僅具有存儲(chǔ)的功能，而且還有移位功能，可以用于實(shí)現(xiàn)串、并行數(shù)據(jù)轉(zhuǎn)換。如圖5-4所示為4位移位寄存器的邏輯圖。 假設(shè)串行信號(hào)輸入端，依次輸入1011，并設(shè)初態(tài)為0，畫(huà)出電壓波形圖： 5.2.2計(jì)數(shù)器計(jì)數(shù)器是能夠用來(lái)記錄輸入脈沖的個(gè)數(shù)的邏輯電路。按照計(jì)數(shù)器中的各個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)先后，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按照計(jì)數(shù)過(guò)程中，數(shù)字的增減可分為：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；按照計(jì)數(shù)過(guò)程中數(shù)字的編碼方式可分為：二進(jìn)制計(jì)數(shù)器和二-十進(jìn)制計(jì)數(shù)器等。按照計(jì)數(shù)容量可分為：十進(jìn)制計(jì)數(shù)器、十六進(jìn)制計(jì)數(shù)器、進(jìn)制計(jì)數(shù)器等。1.同步計(jì)數(shù)器1

50、)同步二進(jìn)制計(jì)數(shù)器寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：寫(xiě)輸出方程： 狀態(tài)轉(zhuǎn)換表：圖5-4 同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖圖5-5 同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖圖5-8 同步4位二進(jìn)制加法計(jì)數(shù)器74LS161的邏輯圖表5-1 同步4位二進(jìn)制加法計(jì)數(shù)器74LS161的功能表2）同步十進(jìn)制計(jì)數(shù)器寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：寫(xiě)輸出方程： 表5-2 同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表 圖5-9 同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖同步十進(jìn)制加法計(jì)數(shù)器74LS160的邏輯圖： 異步計(jì)數(shù)器1）異步二進(jìn)制計(jì)數(shù)器圖5-10 異步3位二進(jìn)制加法計(jì)數(shù)器的邏輯圖該計(jì)數(shù)器在計(jì)數(shù)過(guò)程中是遞增計(jì)數(shù)的，且實(shí)現(xiàn)的是八進(jìn)制。 圖5-11 異步3位二

51、進(jìn)制加法計(jì)數(shù)器的時(shí)序圖圖5-12 異步3位二進(jìn)制減法計(jì)數(shù)器的邏輯圖該計(jì)數(shù)器在計(jì)數(shù)過(guò)程中是遞減計(jì)數(shù)的，且實(shí)現(xiàn)的是八進(jìn)制。 圖5-13 異步3位二進(jìn)制減法計(jì)數(shù)器的時(shí)序圖2）異步十進(jìn)制計(jì)數(shù)器圖5-14 異步十進(jìn)制加法計(jì)數(shù)器的邏輯圖 該計(jì)數(shù)器在計(jì)數(shù)過(guò)程中是遞增計(jì)數(shù)的，且實(shí)現(xiàn)的是十進(jìn)制。 圖5-15 異步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖3任意進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)為 進(jìn)制計(jì)數(shù)器的方法有兩種：復(fù)位法和置位法。復(fù)位法的原理示意圖：例5-3試用復(fù)位法將同步十進(jìn)制加法計(jì)數(shù)器74LS160接成五進(jìn)制計(jì)數(shù)器。解：置位法的原理：從電路的任意狀態(tài) 開(kāi)始，計(jì)數(shù)器接受計(jì)數(shù)脈沖，接受到第M-1個(gè)脈沖時(shí)，電路進(jìn)入 狀態(tài)，用電路

52、的 狀態(tài)發(fā)出一個(gè)置位信號(hào)，將電路預(yù)置成狀態(tài)即可，置位法的接法并不唯一。例5-4試用置位法將同步十進(jìn)制加法計(jì)數(shù)器74LS160接成五進(jìn)制計(jì)數(shù)器。解：3.移位寄存器型計(jì)數(shù)器圖5-16 環(huán)形計(jì)數(shù)器的邏輯圖 寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：該電路不能自啟動(dòng)。圖5-17環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖5.2.3 順序脈沖發(fā)生器順序脈沖發(fā)生器能夠產(chǎn)生一組在時(shí)間上有先后順序的脈沖，用這組脈沖去控制控制器產(chǎn)生各種控制信號(hào)，以便控制系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列操作，又稱為節(jié)拍脈沖發(fā)生器。可由移位寄存器構(gòu)成，也可由計(jì)數(shù)器和譯碼器產(chǎn)生。 圖5-18由環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器的時(shí)序圖5.3 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序電路的設(shè)

53、計(jì)是根據(jù)已知邏輯功能，設(shè)計(jì)出能夠?qū)崿F(xiàn)該邏輯功能的最簡(jiǎn)單的電路。設(shè)計(jì)步驟： 1） 進(jìn)行邏輯抽象，得出原始的狀態(tài)轉(zhuǎn)換圖（1）根據(jù)給定的邏輯功能，確定輸入變量和輸出變量及電路的狀態(tài)數(shù)，并用相應(yīng)的字母表示。（2）定義輸入、輸出變量和電路的狀態(tài)，并對(duì)電路的狀態(tài)進(jìn)行編號(hào)。（3）畫(huà)出原始的狀態(tài)轉(zhuǎn)換圖或列出原始的狀態(tài)轉(zhuǎn)換表。2）狀態(tài)化簡(jiǎn)3） 狀態(tài)分配根據(jù)電路的狀態(tài)數(shù)確定所用觸發(fā)器數(shù)目所需滿足的式子： 然后給電路的每一種狀態(tài)分配與之對(duì)應(yīng)的觸發(fā)器狀態(tài)組合。4）確定觸發(fā)器的類型，并求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。確定觸發(fā)器類型后，可根據(jù)實(shí)際的狀態(tài)轉(zhuǎn)換圖求出電路的狀態(tài)方程和輸出方程，進(jìn)而求出電路的驅(qū)動(dòng)方程。5

54、）根據(jù)得到的驅(qū)動(dòng)方程和輸出方程，畫(huà)出相應(yīng)的邏輯圖。6) 判斷所設(shè)計(jì)的電路能否自啟動(dòng)。例5-6試設(shè)計(jì)一個(gè)帶進(jìn)位輸出端的同步六進(jìn)制計(jì)數(shù)器。解：1)進(jìn)行邏輯抽象，得出原始的狀態(tài)轉(zhuǎn)換圖：2) 狀態(tài)化簡(jiǎn)該電路沒(méi)有等價(jià)狀態(tài)，不能再化簡(jiǎn)。3) 狀態(tài)分配4) 確定觸發(fā)器的類型，并求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。選用JK觸發(fā)器。 圖5-19 次態(tài)和輸出卡諾圖圖5-20 分解的次態(tài)和輸出卡諾圖5) 根據(jù)得到的驅(qū)動(dòng)方程和輸出方程，畫(huà)出相應(yīng)的邏輯圖： 6) 判斷所設(shè)計(jì)的電路能否自啟動(dòng)畫(huà)出實(shí)際的狀態(tài)轉(zhuǎn)換圖：可以看出，該電路能夠自啟動(dòng)。狀態(tài)方程：輸出方程： 驅(qū)動(dòng)方程： 數(shù)字電子技術(shù)第6章 脈沖波形的產(chǎn)生和整形 第

55、6章 脈沖波形的產(chǎn)生和整形 6.1 門電路構(gòu)成的矩形波發(fā)生器及整形電路 6.2 集成555定時(shí)器及應(yīng)用6.1 門電路構(gòu)成的矩形波發(fā)生器及整形電路6.1.1 多諧振蕩器1. 最簡(jiǎn)單的環(huán)形振蕩器將奇數(shù)個(gè)與非門首尾相連，構(gòu)成環(huán)形，這就是最簡(jiǎn)單的環(huán)形多諧振蕩器。電路及工作波形如圖示。 2 .RC環(huán)形多諧振蕩器如圖示。RC構(gòu)成延時(shí)環(huán)節(jié)，又可用來(lái)調(diào)節(jié)振蕩頻率。 振蕩器的暫態(tài)時(shí)間和周期的近似計(jì)算公式為：tw10.98(R/R1)Ctw21.26RCT=tw1+tw20.98(R/R1)C+1.26RC式中的R、C是外接的，R1是TTL與非門中的參數(shù)。R1R時(shí)，則振蕩周期為：T2.2RC工作波形：3. 石英晶

56、體環(huán)形多諧振蕩器圖示為石英晶體的阻抗頻率特性及符號(hào)圖，石英晶體有兩大特性，一是它的品質(zhì)因素Q很大，因而它具有良好的選頻特性；二是它有一個(gè)固有諧振頻率f0。而f0只與晶片的幾何尺寸有關(guān)，所以很穩(wěn)定。 帶石英晶體的環(huán)形多諧振蕩器，如圖示，其工作原理與RC環(huán)形多諧振蕩器基本相同。6.1.2 單穩(wěn)態(tài)觸發(fā)器1.TTL與非門微分型單穩(wěn)態(tài)觸發(fā)器在基本RS觸發(fā)器中插入一個(gè)RC微分電路環(huán)節(jié)就構(gòu)成了微分型單穩(wěn)態(tài)觸發(fā)器，如圖示。輸出脈沖寬度TW近似計(jì)算：TW0.8(R0+R)C公式中的R0為與非門的輸出電阻，R01002. 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用脈沖整形單穩(wěn)態(tài)觸發(fā)器輸出脈沖的寬度和幅度是確定的，利用這一性質(zhì)，可將寬度和

57、幅度不規(guī)則的脈沖整形成寬度和幅度一定的脈沖，如圖示。 (2)脈沖定時(shí)由于單穩(wěn)態(tài)觸發(fā)器產(chǎn)生一定寬度TW的矩形輸出脈沖，利用這個(gè)脈沖去控制某電路，使其在TW時(shí)間內(nèi)動(dòng)作，起到了定時(shí)作用。如圖示。(3)脈沖延時(shí) 6.1.3 施密特觸發(fā)器1.TTL與非門構(gòu)成的施密特觸發(fā)器 施密特電路及符號(hào) 電壓傳輸特性 2施密特觸發(fā)器的應(yīng)用(1) 波形的變換與整形利用施密特觸發(fā)器可將正弦波、三角波變換成矩形波。另外，脈沖在傳輸過(guò)程中常發(fā)生波形畸變，經(jīng)施密特觸發(fā)器整形可得到理想波形。如圖示。(2) 幅度鑒別施密特觸發(fā)器可以用來(lái)作為幅度鑒別電路。只有脈沖信號(hào)的幅度大于VT+的脈沖，電路才輸出一個(gè)脈沖，而幅度小于VT+的脈沖

58、，電路無(wú)輸出脈沖。其工作波形如圖示。 (3) 脈沖展寬電路脈沖展寬電路原理圖、工作波形圖分別如圖示。 6.2集成555定時(shí)器及應(yīng)用6.2.1 555定時(shí)器電路組成及工作原理6.2.2集成555定時(shí)器的應(yīng)用1. 多諧振蕩器能夠產(chǎn)生矩形波的電路稱為多諧振蕩器。利用5G555定時(shí)器能很簡(jiǎn)便地構(gòu)成多諧振蕩器，如圖示。 振蕩周期T和振蕩頻率f的近似計(jì)算公式如下：脈沖寬度 tw1(R1+R2)Cln20.7(R1+R2)C脈沖間隔時(shí)間 tw2R2Cln20.7R2C振蕩周期和頻率 T=tw1+tw20.7(R1+2R2)C，f=1/T 圖示為用5G555定時(shí)器構(gòu)成的占空比可調(diào)的多諧振蕩器 。2 單穩(wěn)態(tài)觸發(fā)

59、器單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)：它有一個(gè)穩(wěn)態(tài)和一個(gè)暫態(tài)；它在外來(lái)觸發(fā)脈沖作用下，電路的狀態(tài)能夠由穩(wěn)態(tài)翻轉(zhuǎn)到暫態(tài)；在暫態(tài)維持一段時(shí)間以后，它將自動(dòng)地返回到穩(wěn)定狀態(tài)，而暫態(tài)時(shí)間的長(zhǎng)短與觸發(fā)脈沖無(wú)關(guān)，僅決定于電路本身的參數(shù)。 單穩(wěn)態(tài)觸發(fā)器工作波形： TW= RCln3=1.1RC 3 施密特觸發(fā)器電路組成： 電壓傳輸特性： 工作波形： 數(shù)字電子技術(shù)第7章 半導(dǎo)體存儲(chǔ)器 第7章 半導(dǎo)體存儲(chǔ)器 7.1 半導(dǎo)體存儲(chǔ)器的分類7.2 存儲(chǔ)器的組成 7.3 存儲(chǔ)器的主要技術(shù)指標(biāo) 7.4 只讀存儲(chǔ)器（ROM） 7.5 隨機(jī)存儲(chǔ)器（RAM）7.6 存儲(chǔ)器的擴(kuò)展 7.1 半導(dǎo)體存儲(chǔ)器的分類 半導(dǎo)體存儲(chǔ)器的種類很多，但一般按使用

60、功能分兩大類：只讀存儲(chǔ)器:Read-only Memory，簡(jiǎn)稱ROM隨機(jī)存儲(chǔ)器:Random Access Memory，簡(jiǎn)稱RAM ROM可分為以下幾種：固定（掩模）ROMPROM：可編程ROM(Programable ROM) EPROM：可擦除可編程ROM(Erasable PROM)EEPROME2PROM：電可擦除可編程ROM(Eclectically Erasable PROM)閃存FM：Flash Memory RAM分為靜態(tài)RAM：Static RAM 簡(jiǎn)稱SRAM動(dòng)態(tài)RAM：Dynamic RAM簡(jiǎn)稱DRAM 7.2 存儲(chǔ)器的組成 半導(dǎo)體存儲(chǔ)器一般由存儲(chǔ)矩陣、地址選擇電路、