優(yōu)化四個乘法器電路結構練習_第1頁
優(yōu)化四個乘法器電路結構練習_第2頁
優(yōu)化四個乘法器電路結構練習_第3頁
優(yōu)化四個乘法器電路結構練習_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、明德?lián)P科技教育優(yōu)化四個乘法器電路結構練習官網(wǎng)：淘寶：群目錄flow_2 模塊3明德?lián)P科技公司主要是以 FPGA 為，專業(yè)從事 FPGA 配套開發(fā)板、FPGA 培訓班或其他培訓、研發(fā) FPGA 技術開發(fā)、承接 FPGA 項目開發(fā)。歡迎加入明德?lián)P FPGA 和 ASIC97925396。明德?lián)P以 PDF 格式提供源代碼，是為了鼓勵大家多思考，不要拿來就用，否則是學不好 FPGA 的。本代碼對應的設計思路，請參考明德?lián)P課程。flow_2 模塊module flow_2(clk,rst_n, vld_in ,a b c dvld_out, dout);,/參數(shù)定義parameterDATA_W =8;

2、/輸入信號定義 inputinput input input3:0 input3:0 input3:0input3:0clkrst_n;vld_in ;ab cd/輸出信號定義output15:0 outputdout;vld_out;/輸出信號 reg 定義regreg15:0dout;vld_out;/中間信號定義regreg7:07:0s1;s2;/時序邏輯寫法always(edge clk or negedge rst_n)beginif(rst_n=1b0)begin vld_out = 1b0;endelse beginvld_out = vld_in;endendalways(edge clk or negedge rst_n)beginif(rst_n=1b0)begin dout = 16b0;endelse begindout = s1 * s2;endendalways(*)begin s1 = a * b;end

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論