1、第 頁2021知到答案【 數(shù)字電子技術（山東科技大學） 智慧樹滿分章節(jié)測試答案 第一章 章節(jié)測試 1、選擇題:一位十六進制數(shù)可以用（ ）位二進制數(shù)來表示。選項：A:4B:3C:2D:1答案: 【4】2、選擇題:十進制數(shù)43可轉換為（ ）8421BCD碼。選項：A:10011B:01000011C:010011D:1000011答案: 【01000011】3、選擇題:二進制數(shù)+1011的反碼為（ ）。選項：A:00100B:10100C:01011D:11011答案: 【01011】4、選擇題:有符號二進制數(shù)-89的補碼為（ ）。選項：A:00100111B:11011001C:01011001

2、D:10100111答案: 【10100111】5、選擇題:與模擬電路相比，數(shù)字電路主要的優(yōu)點有（ ）。選項：A:簡單設計B:抗干擾能力強C:保密性好D:通用性強答案: 【抗干擾能力強;保密性好;通用性強】6、選擇題:與八進制數(shù)(47.3)8等值的數(shù)為（ ）。選項：A:(100111.11)2B:(27.3 )16C:(27.6)16D:(100111.011)2答案: 【(27.6)16;(100111.011)2】7、選擇題:以下代碼中為恒權碼的為（ ）。選項：A:8421BCD碼B:格雷碼C:5421BCD碼D:余三碼答案: 【8421BCD碼;5421BCD碼】8、選擇題:與十進制數(shù)（

3、53.5）10等值的數(shù)或代碼為（ ）。選項：A:(0101 0011.0101)8421BCDB:(110101.1)2C:(65.4)8D:(35.8)16答案: 【(0101 0011.0101)8421BCD;(110101.1)2;(65.4)8;(35.8)16】9、選擇題:在一個8位的存儲章中，能夠存儲的最大無符號整數(shù)是（ ）。選項：A:（FF）16B:（256）10C:（127）10D:（255）10答案: 【（FF）16;（255）10】10、選擇題:矩形脈沖信號的參數(shù)有（ ）。選項：A:掃描期B:脈寬C:占空比D:周期答案: 【脈寬;占空比;周期】11、選擇題:常用的BCD碼

4、有（ ）。選項：A:奇偶校驗碼B:余三碼C:格雷碼D:8421碼答案: 【余三碼;8421碼】12、選擇題:以下幾種編碼中，牢靠性編碼是（ ）。選項：A:格雷碼B:奇偶校驗碼C:8421碼D:5421碼答案: 【格雷碼;奇偶校驗碼】第二章 章節(jié)測試 1、選擇題:利用約束項化簡邏輯函數(shù)時，約束項應看成( )。選項：A:1B:2C:能使圈組大的看成1，其它看成0D:無所謂答案: 【能使圈組大的看成1，其它看成0】2、選擇題:下面的卡諾圖化簡，應畫（ ）個包圍圈。選項：A:3B:4C:2D:5答案: 【4】3、選擇題:已知兩輸入邏輯變量AB和輸出結果Y的真值表如下表，則AB的邏輯關系為（ ）。ABY

5、000011101110 選項：A:同或B:或非C:與非D:異或答案: 【異或】4、選擇題:利用卡諾圖化簡邏輯函數(shù)時,8個相鄰的最小項可消去（ ）個變量。選項：A:4B:3C:1D:2答案: 【3】5、選擇題:在函數(shù)L（A，B，C，D）=AB+CD的真值表中，L=1的狀態(tài)有（ ）。選項：A:6B:7C:2D:4答案: 【7】6、選擇題:在同一邏輯函數(shù)式中，下標號相同的最小項和最大項是（ ）關系。選項：A:相加等于1B:沒有關系C:互補D:相等答案: 【互補】7、選擇題:F=ABCD+ABD+BCD+ABC+BD+BC化簡為最簡與或式（ ）。選項：A:ACD+BCDB:BC:ACDD:A+B+C

6、+D答案: 【B】8、選擇題:邏輯變量的取值和可以表示（ ）。選項：A:真與假B:電流的有、無C:電位的高、低D:開關的閉合、斷開答案: 【真與假;電流的有、無;電位的高、低;開關的閉合、斷開】9、選擇題:邏輯函數(shù)的表示方法中具有唯一性的是（ ）。選項：A:邏輯圖B:卡諾圖C:真值表D:表達式答案: 【卡諾圖;真值表】10、選擇題:F=AB+BD+CDE+AD=選項：A:(A+D)(B+D)B:AB+DC:(A+D)(B+D)D:(A+B)D答案: 【(A+D)(B+D);AB+D】11、選擇題:求一個邏輯函數(shù)F的對偶式，可將F中的( )。選項：A:常數(shù)中“0”換成“1”，“1”換成“0”B:

7、變量不變C:原變量換成反變量，反變量換成原變量D:“”換成“+”，“+”換成“”答案: 【常數(shù)中“0”換成“1”，“1”換成“0”;變量不變;“”換成“+”，“+”換成“”】12、選擇題:在何種輸入情況下（ ），“或非”運算的結果是邏輯0。選項：A:全部輸入是1B:全部輸入是0C:任一輸入為0，其他輸入為1D:任一輸入為1答案: 【全部輸入是1;任一輸入為0，其他輸入為1;任一輸入為1】13、選擇題:8421BCD碼是二十進制碼。選項：A:對B:錯答案: 【對】14、選擇題:與邏輯是至少一個條件具備事件就發(fā)生的邏輯。選項：A:錯B:對答案: 【錯】15、選擇題:L等于A和B的異或，其表達式是L

8、=A+B選項：A:錯B:對答案: 【錯】16、選擇題:“同或”邏輯功能是兩個輸入變量A、B相同時，輸出為1；A、B不同時，輸出為0。選項：A:對B:錯答案: 【對】17、選擇題:已知邏輯函數(shù)A+B=A+C，AB=AC，則B=C選項：A:對B:錯答案: 【對】18、選擇題:對邏輯函數(shù)Y=A + B+ C+B 利用代入規(guī)章，令A=BC代入，得Y= BC + B+ C+B = C+B 成立。選項：A:對B:錯答案: 【錯】第三章 章節(jié)測試 1、選擇題:邏輯表達式Y=AB可以用（ ）直接實現(xiàn)。選項：A:非門B:或門C:與門答案: 【與門】$2、選擇題:OC門在使用時須在( )之間接一電阻。選項：A:輸

9、出與地B:輸出與電源C:輸出與輸入答案: 【輸出與電源】3、選擇題:能實現(xiàn)總線連接方式的門為（ ）。選項：A:OC門B:TTL或非門C:TTL三態(tài)門D:TTL與非門答案: 【TTL三態(tài)門】4、選擇題:CMOS邏輯電路是以( )為基礎的集成電路。選項：A:三極管B:NMOS管和PMOS管C:NMOS管D:PMOS管答案: 【NMOS管和PMOS管】5、選擇題:TTL電路是( )的集成電路。選項：A:以晶閘管為基礎B:以場效應管為基礎C:以二極管為基礎D:以晶體三極管為基礎答案: 【以晶體三極管為基礎】6、選擇題:對于TTL與非門，其閑置輸入端的處理，可以（ ）。選項：A:與有用輸入端并聯(lián)B:接地

10、C:通過電阻3k接電源D:接電源答案: 【與有用輸入端并聯(lián);通過電阻3k接電源;接電源】7、選擇題:以下電路中可以實現(xiàn)“線與”功能的有（ ）。選項：A:與非門B:集電極開路門C:三態(tài)輸出門D:漏極開路門答案: 【集電極開路門;漏極開路門】8、選擇題:三極管作為開關使用時，要提高開關速度，可（ ）。選項：A:采用有源泄放回路B:采用抗飽和三極管C:降低飽和深度D:增加飽和深度答案: 【采用有源泄放回路;采用抗飽和三極管;降低飽和深度】9、選擇題:CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是（ ）。選項：A:高速度B:電源范圍寬C:高抗干擾能力D:微功耗答案: 【電源范圍寬;高抗干擾能

11、力;微功耗】10、選擇題:基本型的TTL門電路輸出端不允許相互并聯(lián)，否則將損壞器件。選項：A:錯B:對答案: 【對】11、選擇題:或非門的多余輸入端不能接高電平。選項：A:錯B:對答案: 【對】12、選擇題:一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。選項：A:錯B:對答案: 【錯】13、選擇題:CMOS OD門 的輸出端可連接在一起實現(xiàn)“線與”。選項：A:對B:錯答案: 【對】14、選擇題:對于TTL與非門，只要有一個輸入為低電平，輸出即為高電平，所以對與非門多余輸入端的處理不能接低電平。選項：A:對B:錯答案: 【對】15、選擇題:平凡的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損

12、壞器件。選項：A:對B:錯答案: 【對】16、選擇題:CMOS 電路比 TTL 電路功耗大。選項：A:對B:錯答案: 【錯】17、選擇題:TTL與非門輸入端接+5V時，邏輯上屬于輸入“1”。選項：A:對B:錯答案: 【對】18、選擇題:CMOS門電路可以把輸出端并聯(lián)使用以實現(xiàn)“線與”邏輯。選項：A:對B:錯答案: 【錯】19、選擇題:CMOS或非門與TTL或非門的邏輯功能完全相同。選項：A:對B:錯答案: 【對】 第四章 章節(jié)測試 1、選擇題:一個譯碼器若有100個譯碼輸出端，則譯碼輸入端有（ ）個。選項：A:5B:7C:8D:6答案: 【7】2、選擇題:當編碼器74HC148的輸入端I1、I

13、5、I6、I7為低電平，其余輸入端為高電平常，則輸出的編碼信號為（）。選項：A:111B:001C:000D:110答案: 【000】3、選擇題:在下列選項中，不是組合電路的有（ ）。選項：A:編碼器B:計數(shù)器C:譯碼器D:數(shù)值比較器答案: 【計數(shù)器】4、選擇題:一個八選一的數(shù)據選擇器，（ ）數(shù)據輸入端。選項：A:有1個B:有2個C:有3個D:有8個答案: 【有8個】5、選擇題:消退組合邏輯電路“競爭-冒險”的方法有（ ）。選項：A:后級加緩沖電路B:修改邏輯設計C:在輸出端接入濾波電容D:引入選通脈沖答案: 【修改邏輯設計;在輸出端接入濾波電容;引入選通脈沖】6、選擇題:共陰接法發(fā)光二極管數(shù)

14、碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。選項：A:對B:錯答案: 【對】7、選擇題:優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。選項：A:對B:錯答案: 【錯】8、選擇題:用4選1數(shù)據選擇器不能實現(xiàn)3變量的邏輯函數(shù)。選項：A:錯B:對答案: 【錯】9、選擇題:選出與下面所示邏輯電路圖對應的邏輯關系式為（ ）。選項：A:Y=ABCB:Y=A+B+CC:D:Y=AC+BD答案: 【Y=AC+BD】10、選擇題:雙四選一數(shù)據選擇器構成的組合邏輯電路，輸入變量為A、B、C，輸出邏輯函數(shù)為F1、F2，其功能為（）。選項：A:F1=m(1,2,3,7)，F(xiàn)2=m（3,5,6

15、,7），全減器B:F1=m(1,2,4,7)，F(xiàn)2=m（1,3,6,7），全減器C:F1=m(1,2,4,7)，F(xiàn)2=m(4,5,6,7)，全加器D:F1=m(1,2,4,7)，F(xiàn)2=m(3,5,6,7)，全加器答案: 【F1=m(1,2,4,7)，F(xiàn)2=m(3,5,6,7)，全加器】11、選擇題:已知有一個3輸入端的門電路，若輸入信號A、B、C的波形如圖(a)所示，輸出信號Y的波形如圖(b)所示，則該門電路執(zhí)行的是（）邏輯操作。選項：A:與B:或非C:與非D:或答案: 【與非】12、選擇題:在圖中，選出與下列邏輯式挨次對應的邏輯圖是（）。 Y1=(A+B)C Y2=AB+BC Y3=(A+B

16、)(A+C) Y4= A+BC Y5=A(B+C)+BC選項：A:(a),(e),(d),(c),(b)B:(c),(b),(a),(e),(d)C:(b),(c),(a),(e),(d)D:(c),(b),(d),(a),(e)答案: 【(c),(b),(a),(e),(d)】13、選擇題:指出下圖用“與非門”組成電路的邏輯關系是（）。選項：A:“異或”關系B:“或非”關系C:“與非”關系D:“同或”關系答案: 【“異或”關系】14、選擇題:A、B為邏輯門的2個端入端，Y為輸出。A、B和Y的波形如下圖所示，則該門實現(xiàn)的是（）。選項：A:“與”邏輯功能B:“或非”邏輯功能C:“或”邏輯功能D:

17、“與非”邏輯功能答案: 【“與”邏輯功能】15、選擇題:選出與下圖對應的邏輯式（ ）。選項：A:B:C:D:答案: 【】16、選擇題:設計一個裁判表決電路。裁判組由三人組成，分別為：主裁判A，副裁判B和副裁判C。判定比賽的規(guī)章如下：只有當兩個或兩個以上裁判支持，并且其中有一個是主裁判時，比賽結果的裁決才有效。令A、B、C為1表示支持，為0表示反對。裁決結果Y為1表示有效，Y為0表示無效。下列表達式中能實現(xiàn)改電路功能的是（ ）。選項：A:Y=AB+ACB:Y=A+BCC:Y=A+B+cD:Y=ABC答案: 【Y=AB+AC】17、選擇題:組合邏輯電路中的競爭-冒險是由于（ ）引起的。選項：A:門

18、電路的傳輸延遲B:最大項C:最小項D:觸發(fā)器的延時答案: 【門電路的傳輸延遲】18、選擇題:能實現(xiàn)兩個1位二進數(shù)和來自低位的進位相加的電路叫全加器。選項：A:對B:錯答案: 【對】19、選擇題:串行進位加法器的缺點是運算速度慢，優(yōu)點是電路結構簡潔。超前進位加法器的優(yōu)點是運算速度快，缺點是電路結構簡單。選項：A:對B:錯答案: 【對】20、選擇題:組合邏輯電路由邏輯門和觸發(fā)器構成。選項：A:錯B:對答案: 【錯】 第五章 章節(jié)測試 1、選擇題:觸發(fā)器是一種（ ）。選項：A:單穩(wěn)態(tài)電路B:三穩(wěn)態(tài)電路C:雙穩(wěn)態(tài)電路D:無穩(wěn)態(tài)電路答案: 【雙穩(wěn)態(tài)電路】2、選擇題:當與非門構成的基本SR鎖存器處于置0狀

19、態(tài)時，其輸入信號S、R取值應為（）。選項：A:0 1B:0 0C:1 1D:1 0答案: 【0 1】3、選擇題:使觸發(fā)器的狀態(tài)變化分兩步完成的觸發(fā)方式是（ ）。選項：A:維持阻塞觸發(fā)方式B:邊沿觸發(fā)方式C:電平觸發(fā)方式D:脈沖觸發(fā)方式答案: 【脈沖觸發(fā)方式】4、選擇題: 下列哪一種觸發(fā)器簡單產生“直通”選擇題？（）選項：A:邊沿D觸發(fā)器B:同步SR觸發(fā)器C:主從JK觸發(fā)器D:主從SR觸發(fā)器答案: 【同步SR觸發(fā)器】 5、選擇題:JK觸發(fā)器處于翻轉狀態(tài)時，輸入信號的條件是（ ）。選項：A:J=0，K=1B:J=1，K=1C:J=0，K=0D:J=1，K=0答案: 【J=1，K=1】6、選擇題:對

20、于D觸發(fā)器，若CP脈沖到來前所加的激勵信號D，可以使觸發(fā)器的狀態(tài)（）。選項：A:置1B:不變C:置0D:翻轉答案: 【置1】7、選擇題:對于T觸發(fā)器，當T=()時，觸發(fā)器處于保持狀態(tài)。選項：A:0B:其余選項都不正確C:0、1均可D:1答案: 【0】8、選擇題:某存儲器具有8根地址線和8根雙向數(shù)據線，則該存儲器的容量為（ ）。選項：A:2568B:83C:8K8D:256256答案: 【2568】9、選擇題:尋址容量為16K8的RAM需要（ ）根地址線。選項：A:14B:16C:4D:8答案: 【14】10、選擇題:能夠存儲二值信息的器件有（ ）。選項：A:只讀存儲器B:寄存器C:觸發(fā)器D:隨

21、機存儲器答案: 【只讀存儲器;寄存器;觸發(fā)器;隨機存儲器】11、選擇題:JK觸發(fā)器（ ）。選項：A:具有“保持”功能B:具有“置1”功能C:具有“翻轉”功能D:具有“置0”功能答案: 【具有“保持”功能;具有“置1”功能;具有“翻轉”功能;具有“置0”功能】12、選擇題:下列觸發(fā)器中，沒有約束條件的是（ ）。選項：A:SR觸發(fā)器B:D觸發(fā)器C:T觸發(fā)器D:JK觸發(fā)器答案: 【D觸發(fā)器;T觸發(fā)器;JK觸發(fā)器】13、選擇題:JK觸發(fā)器初始狀態(tài)Q=1，欲使JK觸發(fā)器次態(tài)按Q*=1工作，可使JK觸發(fā)器的輸入端（ ）。選項：A:J=K=1B:J=K=0C:J=1，K=0D:J=0，K=1答案: 【J=K

22、=0;J=1，K=0】14、選擇題:觸發(fā)器的輸出包含兩個暫穩(wěn)態(tài)。選項：A:對B:錯答案: 【錯】15、選擇題:主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（ ）選項：A:錯B:對答案: 【對】 第六章 章節(jié)測試 1、選擇題:一般情況下，時序邏輯電路在結構上包含（ ）。選項：A:存儲電路B:組合邏輯電路C:觸發(fā)器D:組合邏輯電路和存儲電路答案: 【組合邏輯電路和存儲電路】2、選擇題:Mealy型時序邏輯電路的輸出是（ ）。選項：A:與輸入和電路當前狀態(tài)均有關B:與輸入和電路當前狀態(tài)均無關C:只與電路當前狀態(tài)有關D:只與輸入有關答案: 【與輸入和電路當前狀態(tài)均有關】3、選擇題

23、:一個4位串行數(shù)據輸入的移位寄存器，時鐘脈沖頻率為1kHz，完成轉換4位并行數(shù)據輸出的時間為（ ）。選項：A:8sB:4sC:8msD:4ms答案: 【4ms】4、選擇題:要構成七進制計數(shù)器，（ ）。選項：A:至少需要5個觸發(fā)器B:至少需要7個觸發(fā)器C:至少需要2個觸發(fā)器D:至少需要3個觸發(fā)器答案: 【至少需要3個觸發(fā)器】5、選擇題:N個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為（ ）的計數(shù)器。選項：A:2NB:N-1C:N+1D:N答案: 【2N】6、選擇題:一個5位的二進制加計數(shù)器，由00000狀態(tài)開始，經過75個時鐘脈沖后，此計數(shù)器的狀態(tài)為（ ）。 選項：A:00111B:01010C:01

24、011D:01100答案: 【01011】 7、選擇題:n位扭環(huán)形計數(shù)器中，無效狀態(tài)的個數(shù)為（ ）。選項：A:2nB:2n-1C:2n-2nD:2n-n答案: 【2n-2n】8、選擇題:把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到（ ）進制計數(shù)器。選項：A:20B:4C:5D:9答案: 【20】9、選擇題: 4位移位寄存器，現(xiàn)態(tài)Q0Q1Q2Q3為1100，經左移1位后其次態(tài)為（）。選項：A:1011或1110B:0011或1011C:1000或1001D:0011或1111答案: 【1000或1001】 10、選擇題:欲設計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，假如設計合理，采用同

25、步二進制計數(shù)器，最少應使用（ ）級觸發(fā)器。選項：A:4B:5C:3D:2答案: 【3】11、選擇題:五個D觸發(fā)器構成環(huán)形計數(shù)器，其計數(shù)長度為（ ）。選項：A:32B:5C:25D:10答案: 【5】12、選擇題:移位寄存器的邏輯功能包括（ ）。選項：A:寄存數(shù)碼B:計數(shù)C:數(shù)據轉換D:移位答案: 【寄存數(shù)碼;計數(shù);數(shù)據轉換;移位】13、選擇題:下面幾項屬于時序邏輯電路的是（ ）。選項：A:移位寄存器B:數(shù)碼寄存器C:計數(shù)器D:序列脈沖發(fā)生器答案: 【移位寄存器;數(shù)碼寄存器;計數(shù)器;序列脈沖發(fā)生器】14、選擇題:由兩片74LS161芯片構成29進制加法計數(shù)器，兩片計數(shù)器芯片的連接方式有（ ）。

26、選項：A:并行進位B:串行進位C:反饋D:同步預置數(shù)答案: 【并行進位;串行進位】 15、選擇題:同步二進制計數(shù)器的電路比異步二進制計數(shù)器簡單，所以實際應用中較少使用同步二進制計數(shù)器。選項：A:對B:錯答案: 【錯】16、選擇題:環(huán)形計數(shù)器假如不作自啟動修改，則總有孤立狀態(tài)存在。選項：A:錯B:對答案: 【對】17、選擇題:環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。選項：A:錯B:對答案: 【錯】 第七章 章節(jié)測試 1、選擇題:只有暫穩(wěn)態(tài)的電路是（ ）。選項：A:施密特觸發(fā)器B:單穩(wěn)態(tài)電路C:定時器D:多諧振蕩器答案: 【多諧振蕩器】2、選擇題:單穩(wěn)態(tài)觸發(fā)器有（ ）。選項

27、：A:整形功能B:定時和延時功能C:定時、延時和整形功能D:計數(shù)功能答案: 【定時、延時和整形功能】3、選擇題:一個由555定時器構成的單穩(wěn)態(tài)觸發(fā)器的正脈沖寬度為（ ）。選項：A:RCB:0.7RCC:1.4RCD:1.1RC答案: 【1.1RC】4、選擇題:石英晶體多諧振蕩器的最突的出優(yōu)點是（ ）。選項：A:振蕩頻率穩(wěn)定B:輸出波形邊沿陡峭C:電路簡潔D:速度高答案: 【振蕩頻率穩(wěn)定】5、選擇題:用555定時器組成施密特觸發(fā)器，當輸入掌握端CO外接10V電壓時，回差電壓為（ ）。選項：A:3.33VB:6.66VC:5VD:10V答案: 【5V】6、選擇題:以下各電路中，可以產生脈沖用于定時

28、的是（ ）。選項：A:石英晶體多諧振蕩器B:施密特觸發(fā)器C:多諧振蕩器D:單穩(wěn)態(tài)觸發(fā)器答案: 【單穩(wěn)態(tài)觸發(fā)器】7、選擇題:555定時器的2腳、6腳接在一起構成（ ）。選項：A:基本RC觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)器C:施密特觸發(fā)器D:多諧振蕩器答案: 【施密特觸發(fā)器】8、選擇題:555定時器的TH端、TR端的電平分別小于2VDD/3和VDD/3時定時器的輸出狀態(tài)是（ ）。選項：A:0B:原狀態(tài)C:不確定D:1答案: 【1】9、選擇題:單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。選項：A:錯B:對答案: 【對】10、選擇題:施密特觸發(fā)器可用于將三角波變換成正弦波。選項：A:對B:錯答案:

29、 【錯】11、選擇題:施密特觸發(fā)器的正向閾值電壓VT+肯定大于負向閾值電壓VT-。選項：A:錯B:對答案: 【對】12、選擇題:單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。選項：A:錯B:對答案: 【錯】13、選擇題:多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。選項：A:對B:錯答案: 【對】14、選擇題:脈沖整形電路有（ ）。選項：A:多諧振蕩器B:555定時器C:施密特觸發(fā)器D:單穩(wěn)態(tài)觸發(fā)器答案: 【施密特觸發(fā)器;單穩(wěn)態(tài)觸發(fā)器】 第八章 章節(jié)測試 1、選擇題:D/A轉換器產生轉換誤差的緣由有（ ）。選項：A:參考電壓的波動B:運算放大器的零點漂移C:電阻網絡中電阻阻值的偏差D:

30、模擬開關導通內阻和導通壓降的差異答案: 【參考電壓的波動;運算放大器的零點漂移;電阻網絡中電阻阻值的偏差;模擬開關導通內阻和導通壓降的差異】2、選擇題:一個無符號10位數(shù)字輸入的DAC，其輸出電平的級數(shù)為（ ）。選項：A:4B:1024C:10D:2的10次方答案: 【1024;2的10次方】3、選擇題:在相同的基準電壓下，D/A轉換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。選項：A:錯B:對答案: 【對】4、選擇題:權電阻網絡D/A轉換器的電路簡潔且便于集成工藝制造，因此被廣泛使用。選項：A:錯B:對答案: 【錯】5、選擇題:D/A轉換器的最大輸出電壓的肯定值可達到基準電壓VREF。

31、選項：A:錯B:對答案: 【錯】6、選擇題:D/A轉換器的位數(shù)越多，轉換精度越高。選項：A:錯B:對答案: 【對】7、選擇題:為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率fim的關系是fs（）fim。選項：A:B:2C:D:2答案: 【2】8、選擇題:在位數(shù)不同的D/A轉換器中，分辨率最高的是（ ）。選項：A:12位B:4位C:10位D:8位答案: 【12位】9、選擇題:A/D轉換的一般步驟包括（ ）、（ ）、（ ）和（ ）。選項：A:采樣，保持，量化，編碼B:采樣，量化，保持，編碼C:采樣，保持，量化，譯碼D:采樣，數(shù)字化，保持，編碼答案: 【采樣，保持，量

32、化，編碼 】10、選擇題:8位D/A轉換器當輸入數(shù)字量只有最高位為高電平常輸出電壓為5V，若只有最低位為高電平，則輸出電壓為（）。若輸入為10001000，則輸出電壓為（）。選項：A:80mV，2.66VB:20mV，5.32VC:40mV，5.32VD:40mV，2.66V答案: 【40mV，5.32V】11、選擇題:將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為（ ）。選項：A:采樣B:保持C:編碼D:量化答案: 【量化】12、選擇題:10位倒T型電阻網絡DAC的電阻網絡中，電阻取值有（ ）種。選項：A:1B:10C:4D:2答案: 【2】13、選擇題:8位逐次逼近型A

33、/D轉換器，如所加時鐘頻率為200 kHZ，則完成1次轉換需要的時間為（）。選項：A:50sB:70sC:60sD:80s答案: 【50s】14、選擇題:下列A/D轉換器速度最慢的是（ ）。選項：A:逐次逼近型A/D轉換器B:雙積分型A/D轉換器C:并行比較型A/D轉換器答案: 【雙積分型A/D轉換器】第九章 章節(jié)測試 1、選擇題:可編程邏輯器件PLD的基本結構形式是？選項：A:或或式B:與或式C:或與式D:與與式答案: 【與或式】2、選擇題:可以多次編程的器件是？選項：A:GALB:PROMC:PLAD:PAL答案: 【GAL】3、選擇題:VHDL語言程序結構中必不可少的部分是?選項：A:程

34、序包B:實體和結構體C:配置D:庫答案: 【實體和結構體】4、選擇題:下面哪種VHDL庫使用時不需聲明？選項：A:IEEE庫B:ASIC庫C:STD庫D:WORK庫答案: 【WORK庫】5、選擇題:VHDL語言端口模式中不允許內部引用該端口信號的是？選項：A:INB:INOUTC:BUFFERD:OUT答案: 【OUT】6、選擇題:能反饋輸出信號至內部的端口模式是?選項：A:INB:INOUTC:BUFFERD:OUT答案: 【BUFFER】7、選擇題:Q0為輸出信號，但內部設計會用到其反饋信號，其正確的端口說明是?選項：A:Q0: IN BITB:Q0: OUT BITC:Q0: BUFFE

35、R BITD:Q0: INOUT BIT答案: 【Q0: BUFFER BIT】8、選擇題:STD_LOGIC_1164程序包的正確聲明方法是?選項：A:USEB:USE STD_LOGIC_1164C:USE IEEE.STD_LOGIC_1164.ALLD:USE IEEE.STD_LOGIC_1164答案: 【USE IEEE.STD_LOGIC_1164.ALL】9、選擇題:TYPE week IS（sun，mon，tue，wed，thr，fri，sat）； week的數(shù)據類型是?選項：A:枚舉B:BITC:STD_LOGICD:字符答案: 【枚舉】10、選擇題:VHDL語言優(yōu)先級最高

36、的運算符是?選項：A:ORB:NOTC:XORD:AND答案: 【NOT】11、選擇題:變量不能使用的程序結構部分是？選項：A:進程B:過程C:函數(shù)D:結構體答案: 【結構體】12、選擇題:能在進程之間傳遞信息的數(shù)據對象是？選項：A:文件B:信號C:常量D:變量答案: 【信號】13、選擇題:signal a:bit; signal b:bit_vector(1 downto 0);下面正確的表達式是？選項：A:b=aB:a=bC:a=b(0)D:a:=b(0)答案: 【a=b(0)】14、選擇題:a的初值為0；執(zhí)行語句a=a+1;a=a+1; a=a+1;后，a的值為？選項：A:1B:2C:3

37、D:0答案: 【1】15、選擇題:布爾表達式Y=AB+C的正確表達式是？選項：A:Y=A AND B OR CB:Y=A AND B +CC:Y= A AND (B OR C)D:Y=AC+C答案: 【Y=A AND B OR C】16、選擇題:有優(yōu)先級關系的語句是？選項：A:元件例化語句B:選擇賦值語句C:簡潔賦值語句D:條件賦值語句答案: 【條件賦值語句】17、選擇題:在下面程序結構_中執(zhí)行的語句是并行語句？選項：A:結構體B:過程C:進程D:函數(shù)答案: 【結構體】18、選擇題:以下 語句不是挨次局。選項：A:ifB:componentC:loopD:case答案: 【component】

38、19、選擇題:常量的正確表達格式是？選項：A:CONSTANT Vcc:REAL:=5.0B:CONSTANT Vcc:=5.0C:CONSTANT Vcc REAL=5.0D:CONSTANT Vcc:REAL=5.0答案: 【CONSTANT Vcc:REAL:=5.0】20、選擇題:signal a,b:bit; signal y:bit_vector(1 downto 0);下面正確的表達式是？選項：A:y= b aB:y=aC:y=bD:y= b and a答案: 【y= b a】21、選擇題:簡潔的可編程邏輯器件有？選項：A:PROMB:其余選項都是C:PALD:PLAE:GAL答案: 【PR