1、計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì) 強(qiáng)化班04級（第七次課）第1頁，共44頁。第2頁，共44頁。畫出下面觸發(fā)器的輸出波形S1D C1RQSRDCPQ第3頁，共44頁。SRDCPQ先按基本觸發(fā)器的方法對S 、R作圖置1置0再在保持區(qū)域內(nèi)按D觸發(fā)器的方法畫波形保持保持保持保持第4頁，共44頁。錯(cuò)誤情況對S、R功能不清楚，有的弄反了；對時(shí)鐘觸發(fā)特性不清楚,狀態(tài)隨D信號變化 每個(gè)時(shí)鐘周期一個(gè)狀態(tài)有的將時(shí)鐘的觸發(fā)邊沿弄反了；最多的錯(cuò)誤是在S、R 作用以后，時(shí)鐘作用沿到來之前的狀態(tài)畫得不對；在S=R=0（保持）期間，沒有時(shí)鐘信號的有效邊沿作用，狀態(tài)就不改變第5頁，共44頁。第6頁，共44頁。第7頁，共44頁。一，復(fù)習(xí)題

2、（思考題）第8頁，共44頁。時(shí)序邏輯電路與組合電路的區(qū)別 電路結(jié)構(gòu) 行為特征第9頁，共44頁。P.402,題3.21哪些是組合電路哪些是存儲(chǔ)器什么是外輸出?內(nèi)輸出?外輸入?內(nèi)輸入?輸出方程?激勵(lì)方程?狀態(tài)方程?第10頁，共44頁。輸出方程： Z = A Q = A Q + A Q激勵(lì)方程： J = A Q = A Q + A Q K = J狀態(tài)方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 第11頁，共44頁。最簡單的存儲(chǔ)器件是什么?其存儲(chǔ)作用體現(xiàn)在何處?第12頁，共44頁。時(shí)序邏輯電路的描述方法有哪些?其核心是什么?第13頁，共4

3、4頁。 真值表 卡諾圖 狀態(tài)圖 語言描述組合 輸出 = f （輸入） 電路時(shí)序 外輸出=f（外輸入，內(nèi)輸入）電路 內(nèi)輸出=g（外輸入，內(nèi)輸入） 內(nèi)輸入=h（內(nèi)輸出，原輸入） 增加了狀態(tài)的概念(存儲(chǔ))增加了流程的概念(時(shí)序)外輸出=f（外輸入，狀態(tài)）激勵(lì) =g（外輸入，狀態(tài)）狀態(tài) = h（激勵(lì)，原狀態(tài)）狀態(tài)=h（外輸入，原狀態(tài)）同左同左同左 無狀態(tài)表狀態(tài)圖流程圖并發(fā)語句過程語句第14頁，共44頁。時(shí)序邏輯電路的分析方法第15頁，共44頁。 QnA 0 10 1 1 1 Qn+1 QnA 0 10 11 1 Zn QnA 0 10 1 Qn+1 ，Zn1， 0，0， 1， 0 1 1 0輸出方程：

4、 Z = A Q = A Q + A Q激勵(lì)方程： J = A Q = A Q + A Q K = J狀態(tài)方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 第16頁，共44頁。 QnA 0 10 1 Qn+1，Zn1， 0，0， 1， 0 1 1 0現(xiàn)態(tài) PS次態(tài) NS轉(zhuǎn)換條件 / 輸出 0/01/100/1 1/01坐標(biāo)是當(dāng)前狀態(tài)Qn與當(dāng)前輸入Xn，內(nèi)容是下一狀態(tài)（ Qn+1 ）與當(dāng)前輸出ZnX / ZCPAQZ1/1 1/0 1/0第17頁，共44頁。移位寄存器的特征是什么？寄存器 串第18頁，共44頁。閱讀MSI器件功能表要注意

5、什么問題？第19頁，共44頁。控制端 功能 有效電平 與時(shí)鐘同步否？ 優(yōu)先關(guān)系讀功能表的方法 先從最特殊的行讀起第20頁，共44頁。CR M1 M0 CP DSR DSL D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 0 0 0 0 0 1 0 Q1n Q2n Q3n Q4n 1 0 0 Q1n Q2n Q3n Q4n 1 0 1 0 0 Q1n Q2n Q3n 1 0 1 1 1 Q1n Q2n Q3n 1 1 0 0 Q2n Q3n Q4n 0 1 1 0 1 Q2n Q3n Q4n 1 1 1 1 a b c d a b c d 清零保持保持右移左移置數(shù)第21頁

6、，共44頁。 SRG401 C4 1/2R1,4D3,4D3,4D3,4D3,4D2,4DM0M1CPCRDSRD1D2D3D4DSLQ1Q2Q3Q4M03第22頁，共44頁。移位寄存器的語言描述I F rising_edge (CP) THENnext_state =D3 & (Q3 DOWNTO Q1) ; 第23頁，共44頁。IF n_CR = 0 THEN next_state nest_state nest_state nest_state null;END CASE;END IF;M是數(shù)組M1，M0，必須事先聲明。第24頁，共44頁。 Q1 Q2 Q3 Q4 Q4J SH/LDK

7、74195 CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4移位寄存器的級聯(lián)方法的要點(diǎn)是什么？第25頁，共44頁。1 2 3 41 2 3 45678第26頁，共44頁。 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4各控制端（包括時(shí)鐘）并聯(lián)左邊的串行輸出接右邊的串行輸入左邊的串行輸入，右邊的串行輸出作為總的串行輸入和串行輸出.時(shí)鐘S / LCR串入串出第27頁，共44頁。試列舉移位寄存器的應(yīng)用第28

8、頁，共44頁。第29頁，共44頁。自學(xué)內(nèi)容自學(xué)范圍 第三章 3.4.3 3.8 重點(diǎn): 3.4, 3.5 , 3.7 第30頁，共44頁。 3.4.3為什么說計(jì)數(shù)器的特點(diǎn)是一個(gè)“環(huán)”?對計(jì)數(shù)器的4個(gè)定語如何理解?集成計(jì)數(shù)器的集聯(lián)有哪些方法?計(jì)數(shù)器的進(jìn)位信號為什么在計(jì)至最大數(shù)(例如9或15）時(shí)產(chǎn)生?這與逢10進(jìn)一或逢16進(jìn)一有無矛盾？綜述集成計(jì)數(shù)器的功能和應(yīng)用自學(xué)內(nèi)容(思考題)第31頁，共44頁。 3.6, 3.7,何謂狀態(tài)等價(jià)？何謂狀態(tài)編碼？用中規(guī)模集成電路設(shè)計(jì)時(shí)序邏輯電路的思路？ 3.8,CPLD有哪些優(yōu)點(diǎn)?怎樣理解CPLD的靈活性?第32頁，共44頁。實(shí)驗(yàn)要求教材P.63實(shí)驗(yàn)五MSI時(shí)序功

9、能件的應(yīng)用 用移位寄存器實(shí)現(xiàn)廣告流水燈 用移位寄存器實(shí)現(xiàn)另一功能(自選)第33頁，共44頁。第34頁，共44頁。141312111098 CPA NC QA QD GND QB QC 74LS90 CPB R0(1) R0(2) NC Vcc S9(1) S9(2)1234567第35頁，共44頁。 QA CPA QB QC QD CPB01000001010011100第36頁，共44頁。 QA CPA QB QC QD CPB QA CPA QB QC QD CPB第37頁，共44頁。 功能表 清零輸入 置九輸入 輸出 CP R0(1) R0(2) S9(1) S9(2) QD QC QB QA 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 計(jì) 數(shù) 0 0 0 0第38頁，共44頁。第39頁，共44頁。 EDA實(shí)驗(yàn)東大網(wǎng)站電工電子實(shí)驗(yàn)中心主頁 教學(xué)資源精品