1、一、實驗名稱數(shù)字頻率計的設(shè)計二、實驗地點211樓303三、實驗?zāi)康暮腿蝿?wù)了解數(shù)字電路設(shè)計的基本特點了解數(shù)字頻率計電路的基本原理基本掌握ISE軟件的使用(設(shè)計輸入、仿真、實現(xiàn))(4)了解可編程邏輯器件(FPGA)的一般情況(5)基本掌握HDL的使用四、實驗內(nèi)容(1)設(shè)計出符合設(shè)計要求的解決方案(2)設(shè)計出單元電路(3)利用EDA軟件對各單元電路及整體電路進行仿真(4)利用EDA軟件在ELB電子課程設(shè)計實驗板實現(xiàn)設(shè)計(5)觀察實驗結(jié)果五、項目需用儀器設(shè)備名稱以及所需主要元器件PC機、EDA教學(xué)實驗系統(tǒng)一臺，帶有(SPARTAN-3AXC3S200A芯片,LED管,七段數(shù)碼管等)的實驗板一塊,跳線、

2、下載電纜一根,函數(shù)發(fā)生器。六、實驗任務(wù)與要求頻率測量范圍為10Hz10MHz，用6只數(shù)碼管以kHz為單位顯示測量結(jié)果;有三個帶鎖按鍵開關(guān)（任何時候都只會有一個被按下）用來選擇1S、0.1S和0.01S三個閘門時間中的一個；有一個按鈕開關(guān)用來使頻率計復(fù)位；有兩只LED，一只用來顯示閘門的開與閉，另一只當(dāng)計數(shù)器溢出時做溢出指示。數(shù)字頻率計的相關(guān)技術(shù)指標(biāo)如下：1、位數(shù):測量頻率通過LED數(shù)碼管為六位十進制數(shù)顯示。2、測試頻率范圍為：10HZ-10MHZ。3、計數(shù)器溢出時要有溢出標(biāo)志over。4、需要有閘門標(biāo)志gate。5、顯示工作方式：a、用BCD七段共陽極數(shù)碼管顯示讀數(shù)，只有在讀數(shù)不發(fā)生跳變時才是

3、正確的結(jié)果。b、采用記憶顯示方法，即在一次測試結(jié)束時，顯示測試結(jié)果，此顯示值一直保留到下次測量顯示數(shù)到來，才將上次顯示更新。用第二次測試結(jié)果，更新顯示值。6、要求被測輸入信號應(yīng)是符合數(shù)字電路要求的脈沖波。七、verilog設(shè)計環(huán)境介紹VerilogVerilogHDL是目前應(yīng)用最為廣泛的硬件描述語言.VerilogHDL可以用來進行各種層次的邏輯設(shè)計,也可以進數(shù)字系統(tǒng)的邏輯綜合,仿真驗證和時序分析等。VerilogHDL適合算法級，寄存器級，邏輯級，開關(guān)級、系統(tǒng)級和版圖級等各個層次的設(shè)計和描述.verilogHDL進行設(shè)計最大的優(yōu)點是其工藝無關(guān)性.這使得工程師在功能設(shè)計，邏輯驗證階段可以不必過

4、多考慮門級及工藝實現(xiàn)的具體細節(jié)，只需根據(jù)系統(tǒng)設(shè)計的要求施加不同的約束條件，即可設(shè)計出實際電路.verilogHDL是一種硬件描述語言(hardwaredescriptionlanguage)，為了制作數(shù)字電路而用來描述ASICS和FPGA的設(shè)計之用。verilogHDL的設(shè)計者想要以C編程語言為基礎(chǔ)設(shè)計一種語言，可以使工程師比較容易學(xué)習(xí)。Verilog是由en:GatewayDesignAutomation公司于大約1984年開始發(fā)展。GatewayDesignAutomation公司后來被CadeneeDesignSystems于1990年所購并?，F(xiàn)在Cadenee對于Gateway公司的V

5、erilog和Verilog-XL模擬器擁有全部的財產(chǎn)權(quán)。選擇VHDL還是verilogHDL?這是一個初學(xué)者最常見的問題。其實兩種語言的差別并不大，他們的描述能力也是類似的。掌握其中一種語言以后，可以通過短期的學(xué)習(xí)，較快的學(xué)會另一種語言。選擇何種語言主要還是看周圍人群的使用習(xí)慣，這樣可以方便日后的學(xué)習(xí)交流。當(dāng)然，如果您是專用集成電路(ASIC)設(shè)計人員，則必須首先掌握verilog，因為在IC設(shè)計領(lǐng)域，90%以上的公司都是采用verilog進行IC設(shè)計。對于PLD/FPGA設(shè)計者而言，兩種語言可以自由選擇。八、實驗原理所謂“頻率”，就是周期性信號在單位時間（1秒）內(nèi)變化的次數(shù)。若在一定時間內(nèi)

6、計得這個周期信號變化的次數(shù)為N，則其頻率可表達為：fN（1）電子技術(shù)器可以嚴格按公式（1）所表達的頻率的定義進行測頻，其原理方框圖如圖1所示：圖1測頻原理圖首先，把被測信號（以正弦波為例）通過放大整形電路變成脈沖（實際上變成方波即可）其重復(fù)頻率等于被測頻率f，然后將它加到閘門的一個輸入端。閘x門通過門控信號來控制開、閉時間，只有在閘門開通時間T內(nèi)，被計數(shù)的脈沖才能通過閘門，被送到十進制電子計數(shù)器進行計數(shù)。門控信號的時間T是非常準(zhǔn)確的，以它作為時間基準(zhǔn)，它由時基發(fā)生器提供。時基信號發(fā)生器由一個高穩(wěn)定的石英振蕩器和一系列數(shù)字分頻器組成，由它輸出的標(biāo)準(zhǔn)時間脈沖(時標(biāo))去控制門控電路形成門控信號。比如

7、，時標(biāo)信號的重復(fù)周期為1S,則加到閘門的門控信號作用時間T及閘門時間亦準(zhǔn)確的等于1S，及閘門開通時間為1S，這時若計得10000個數(shù)，則有(1)式知，被測頻率f10000Hz。x從以上討論可知，電子計數(shù)器的測頻原理實質(zhì)上以比較法為基礎(chǔ)，它將f和時x基信號頻率相比，兩個頻率相比的結(jié)果以數(shù)字的形式顯示出來。時基2、各模塊功能及實現(xiàn)一.分頻模塊程序modulecount(rest,clk,clk_1hz,clk_10hz,clk_100hz,clk_1khz);inputclk,rest;outputregclk_1hz,clk_10hz,clk_100hz,clk_1khz;reg29:0coun

8、t1,count2,count3,count4;initialbeginclk_1hz=0;clk_10hz=0;clk_100hz=0;clk_1khz=0;count1=0;count2=0;count3=0;count4=0;endalways(posedgeclk)beginif(!rest)begincount1=0;count2=0;count3=0;count4=0;clk_1hz=0;clk_10hz=0;clk_100hz=0;clk_1khz=0;endelsebeginif(count1=24000000)begincount1=0;clk_1hz=clk_1hz;end

9、elsecount1=count1+1;if(count2=2400000)begincount2=0;clk_10hz=clk_10hz;endelsecount2=count2+1;if(count3=240000)begincount3=0;clk_100hz=clk_100hz;endelsecount3=count3+1;if(count4=24000)begincount4=0;clk_1khz=clk_1khz;endelsecount4=count4+1;endendendmodule仿真圖仿真模塊dJL?Ohzrestdk_1f3二，門控電路和清零，鎖存，閥門信號產(chǎn)生程序mo

10、dulechose(rest,clk_10hz,clk_100hzhz,clk_1khz,key1,key10,key100,gate_out1,ff,clk_latch,clk_clear);inputrest,clk_10hz,clk_100hz,clk_1khz,key1,key10,key100;outputgate_out1,clk_latch,clk_clear;outputreg2:1ff;reggate_out1,clk_latch,clk_clear,gate;reg4:1count;initialbegingate_out1=0;ff=0;clk_latch=0;clk_c

11、lear=0;gate=0;count=0;endalways(posedgeclk_1khz)beginif(!rest)begingate_out1=0;ff=2b00;endelsebeginif(key1=1&key10=0&key100=0)begingate=clk_10hz;ff=2b01;endelseif(key1=0&key10=1&key100=0)begingate=clk_100hz;ff=2b10;endelseif(key1=0&key10=0&key100=1)begingate=clk_1khz;ff=2b11;endelsebeginff=0;endende

12、nd/always(posedgegate)begincount=count+1;if(count=9)begingate_out1=1;clk_clear=0;clk_latch=0;endelseif(count=11)begingate_out1=0;clk_clear=0;clk_latch=1;endelseif(count=13)begingate_out1=0;clk_clear=1;clk_latch=0;count=0;endelsebegingate_out1=0;clk_clear=0;clk_latch=0;endendendmodule仿真圖仿真模塊dkjhsdkjk

13、hz碇;計dk1Oh?1Ul1c_dsardk_10-0hzksy1Glk_l日tcJikeyWkeylCDrestgate_nutj*cnt1=4b0000;cnt2=4b0000;cnt3=4b0000;cnt4=4b0000;三,計數(shù)器程序modulecounter(rest,start,clk_in,cnt1,cnt2,cnt3,cnt4,cnt5,cnt6,yichu,clk_clear);inputrest,start,clk_in,clk_clear;outputyichu;regyichu;outputreg4:1cnt1,cnt2,cnt3,cnt4,cnt5,cnt6;in

14、itialbeginyichu=1;cnt5=4b0000;*cnt6=4b0000;endalways(posedgeclk_in)beginif(!rest)begincnt1=4b0000;cnt2=4b0000;cnt3=4b0000;cnt4=4b0000;cnt5=4b0000;cnt6=4b0000;endelsebeginif(clk_clear=1)begincnt1=4b0000;cnt2=4b0000;cnt3=4b0000;cnt4=4b0000;cnt5=4b0000;cnt6=4b0000;yichu=1;endelseif(start=1)begin*cnt1=4

15、b0000;cnt2=4b0000;if(cnt6=4b1001)&(cnt5=4b1001)&(cnt4=4b1001)&(cnt3=4b1001)&(cnt2=4b1001)&(cnt1=4b1001)begincnt1=4b0000;cnt2=4b0000;cnt3=4b0000;cnt4=4b0000;cnt5=4b0000;cnt6=4b0000;yichu=0;endelseif(cnt5=4b1001)&(cnt4=4b1001)&(cnt3=4b1001)&(cnt2=4b1001)&(cnt1=4b1001)begin*cnt3=4b0000;cnt4=4b0000;cnt5

16、=4b0001;cnt6=cnt6+4b0001;endelseif(cnt4=4b1001)&(cnt3=4b1001)&(cnt2=4b1001)&(cnt1=4b1001)begincnt1=4b0000;cnt2=4b0000;cnt3=4b0000;cnt4=4b0000;cnt5=cnt5+4b0001;cnt6=cnt6;endelseif(cnt3=4b1001)&(cnt2=4b1001)&(cnt1=4b1001)begincnt1=4b0000;cnt2=4b0000;cnt3=4b0000;cnt4=cnt4+4b0001;cnt5=cnt5;cnt6=cnt6;end

17、elseif(cnt2=4b1001)&(cnt1=4b1001)begincnt1=4b0000;cnt2=4b0000;cnt3=cnt3+4b0001;cnt4=cnt4;cnt5=cnt5;cnt6=cnt6;endelseif(cnt1=4b1001)begincnt1=4b0000;cnt2=cnt2+4b0001;cnt3=cnt3;cnt4=cnt4;cnt5=cnt5;cnt6=cnt6;endelsebegincnt1=cnt1+4b0001;cnt2=cnt2;cnt3=cnt3;cnt4=cnt4;cnt5=cnt5;cnt6=cnt6;endendendendendm

18、odule仿真圖Now：1000ns0202.6200I40011n期cht14:14h3:4hOHcnt24:14h1廠4hox4，;!DC4皿nCFTt34：14hO:Phu蘇期cnt44:14hO4hOOlcflt54：14hO4hOcnt64:1l4hO尸4TO亂yii:hu1規(guī)rest1爲(wèi)Iclk_clear0艸elk0LJ念!start0模塊仿真圖四，鎖存以及譯碼掃描顯示程序modulev138(rest,clk_1khz,se,in1,in2,in3,in4,in5,in6,segs,ff,dp,led,en,clk_latch);input4:1in1,in2,in3,in4,

19、in5,in6;inputclk_1khz,rest;input2:1ff;inputclk_latch;outputregdp,led,en;outputreg4:1se;reg3:1count,dig;outputreg7:1segs;reg4:1sign_out4;reg4:1latch1,latch2,latch3,latch4,latch5,latch6;initialbegincount=0;dp=1;segs=0;se=0;sign_out4=0;led=0;en=0;latch1=0;latch2=0;latch3=0;latch4=0;latch5=0;latch6=0;en

20、d/always(posedgeclk_latch)beginlatch1=in1;latch2=in2;latch3=in3;latch4=in4;latch5=in5;latch6=in6;end*三三三三三三三三三三三三三三三三三三三三三三三三三三二a-waysd(posedgec-kllkhz)begincountAucount+ljend=a-waysd(posedgec-kllkhz)beginif(一rest)begin-eckuljende-sebeginseAucouncendcasenounl:)pbeginsignloutAAH-atchljrbeginsignloutA

21、AH-atchz*se=count;end2:beginsign_out4=latch3;se=count;end3:beginsign_out4=latch4;se=count;end4:beginsign_out4=latch5;se=count;end5:beginsign_out4=latch6;se=count;enddefault:sign_out4=4b1111;endcaseendend/將數(shù)據(jù)依次譯碼always(posedgeclk_1khz)beginif(ff=2b01&se=3)begindp=0;endelseif(ff=2b10&se=2)begindp=0;en

22、delseif(ff=2b11&se=1)begindp=0;endelsebegindp=1;endend/檔位選擇always(sign_out4)beginif(!rest)beginsegs=0;endelsebegincase(sign_out4)0:segs=7b0000001;1:segs=7b1001111;2:segs=7b0010010;3:segs=7b0000110;4:segs=7b1001100;5:segs=7b0100100;6:segs=7b1100000;7:segs=7b0001111;8:segs=7b0000000;9:segs=7b0000100;d

23、efault:segs。1測區(qū)0和曲屋歸友口0、1vooCNsmux理宦*率可調(diào)的函數(shù)發(fā)生器生成測試信號。當(dāng)閘門時間為1S時，測得結(jié)果如下:序號輸入（Hz）輸出（KHz）11000.001210000.01031000000.100410000001.0005100000010.0006100000100.0007200000200.0008300000300.0009400000400.00010500000500.00011600000600.00012700000700.00013800000800.00014900000899.99515920000919.99416960000959

24、.995171000000999.996181000008999.999191000017溢出十、誤差分析由上表可以看出實驗測量中存在誤差，誤差一方面來源于閘門時間T,另一方面來源于計數(shù)器計得的數(shù)。由計數(shù)器頻率計算公式fx二N/T以及誤差合成方法可得：AfxANAT(2)=(2)fxNT其中，第一項是數(shù)字化儀器所特有的誤差，而第二項是閘門時間的相對誤差，這項誤差決定于石英振蕩器所提供的標(biāo)準(zhǔn)頻率的準(zhǔn)確度。、誤差在測頻時，主門的開啟時刻與計數(shù)脈沖之間的時間關(guān)系是不相關(guān)的，所以它們在時間軸上的相對位置是隨機的。這樣，在相同的主門開啟時間內(nèi)，計數(shù)器所計得的數(shù)卻不一定相同，當(dāng)主門開啟時間T接近甚至等于被測信號周期Tx的整數(shù)倍N時，此項的誤差最大，如下圖：NTxa)T0b)趨近于0趨近于0若主門開啟時刻為T，而第1個計數(shù)脈沖出現(xiàn)在T上圖(a)中示出了TT0的0 xx0情況(T=T-T)，這時計數(shù)器計得N個數(shù)(圖