1、“與非”門中的某一個(gè)輸入值為“0”，那么它的輸出值（D取決于正邏輯還是負(fù)邏輯）ASCII編碼_。B.是7位的編碼C.共有128個(gè)字符B變址尋址方式中，操作數(shù)的有效地址等于(變址存放器,內(nèi)容加上形式地址)。B補(bǔ)碼加減法是指（C操作數(shù)用補(bǔ)碼表示，連同符號(hào)位直接相加減，減某數(shù)用加負(fù)某數(shù)的補(bǔ)碼代替，結(jié)果的符號(hào)在運(yùn)算中形成）CCPU經(jīng)過(guò)指令接見(jiàn)Cache所用的程序地址叫做(A)。A.邏輯地址CCPU經(jīng)過(guò)指令接見(jiàn)主存所用的程序地址叫做(A)。A.邏輯地址CCPU正在辦理優(yōu)先級(jí)低的一其中斷的過(guò)程中又可以響應(yīng)更高優(yōu)先級(jí)中斷的解決中斷優(yōu)先級(jí)別問(wèn)題的方法被稱為(A)。A.中斷嵌套CCPU中通用存放器(C)。C.可

2、以儲(chǔ)藏?cái)?shù)據(jù)和地址CPU輸出數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)高于打印機(jī)的打印速度，為解決這一矛盾，可采用(緩沖技術(shù))。CPU經(jīng)過(guò)指令接見(jiàn)主存所用的程序地址叫做(邏輯地址)。CPU正在辦理優(yōu)先級(jí)低的一其中斷的過(guò)程中又可以響應(yīng)更高優(yōu)先級(jí)中斷的解決中斷優(yōu)先級(jí)別問(wèn)題的方法被稱為(中斷嵌套)。CPU中的通用存放器（可以存放數(shù)據(jù)和地址）C采用虛假儲(chǔ)藏器的目的是為了B.給用戶供應(yīng)比主存容量大得多的邏輯編程空間C采用虛假儲(chǔ)藏器的目的是為了(給用戶供應(yīng)比主存容量大得多的邏輯編程空間)。C采用虛假儲(chǔ)藏器的主要目的是（B擴(kuò)大主儲(chǔ)藏器的儲(chǔ)藏空間，并能進(jìn)行自動(dòng)管理和調(diào)換）C常用的虛假儲(chǔ)藏系統(tǒng)由（A主存輔存）兩級(jí)儲(chǔ)藏器組成，其中輔存是大容量

3、的磁表面儲(chǔ)藏器。C程序的執(zhí)行過(guò)程中，Cache與主存的地址映像是由()。D硬件自動(dòng)完成的C程序計(jì)數(shù)器PC的位數(shù)取決于（儲(chǔ)藏器的容量），指令存放器IR的位數(shù)取決于（指令字長(zhǎng)）。C程序計(jì)數(shù)器PC的位數(shù)取決于,指令存放器IR的位數(shù)取決于。(B.儲(chǔ)藏器的容量，指令字長(zhǎng)C程序計(jì)數(shù)器PC屬于()。B控制器C程序控制類指令的功能是（D改變程序執(zhí)行次序）C串行運(yùn)算器是一種最簡(jiǎn)單的運(yùn)算器，其運(yùn)算規(guī)律是：準(zhǔn)時(shí)間先后次序（C由低位到高位先行進(jìn)位運(yùn)算）C儲(chǔ)藏單元是指（C存放一個(gè)字節(jié)的全部?jī)?chǔ)藏元會(huì)集）C儲(chǔ)藏器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)（C存放數(shù)據(jù)和程序）C存取周期是指儲(chǔ)藏器進(jìn)行一次完滿的讀寫(xiě)操作所需要的全部時(shí)

4、間。C長(zhǎng)度相同但格式不相同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼短、尾數(shù)長(zhǎng)，后者階碼長(zhǎng)、尾數(shù)短，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為(C)。C.后者可表示的數(shù)的范圍大但精度低C長(zhǎng)度相同但格式不相同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng)、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為(前者可表示的數(shù)的范圍大但精度低，后者可表示的數(shù)的范圍小但精度高)。D當(dāng)采用(直接儲(chǔ)藏器接見(jiàn)方式)輸入數(shù)據(jù)時(shí)，除非CPU等待否則無(wú)法傳達(dá)數(shù)據(jù)給計(jì)算機(jī)。D當(dāng)采用（程序盤(pán)問(wèn)方式）輸入數(shù)據(jù)時(shí)，除非CPU等待否則無(wú)法傳達(dá)數(shù)據(jù)給計(jì)算機(jī)。D當(dāng)碼距d=4時(shí)，海明校驗(yàn)碼擁有_。A.檢錯(cuò)能力B.糾錯(cuò)能力F.能發(fā)現(xiàn)2位錯(cuò)

5、，并糾正2位錯(cuò)D當(dāng)在采用（B）輸入數(shù)據(jù)時(shí)，除非CPU等待否則無(wú)法傳達(dá)數(shù)據(jù)給計(jì)算機(jī)。B.程序盤(pán)問(wèn)方式D定點(diǎn)數(shù)補(bǔ)碼加法擁有兩個(gè)特點(diǎn)：一是符號(hào)位(B)；B.與數(shù)值位一起參加運(yùn)算D定點(diǎn)數(shù)補(bǔ)碼加法擁有兩個(gè)特點(diǎn)：一是符號(hào)位(與數(shù)值位一起參加運(yùn)算)；二是相加后最高位上的進(jìn)位(要舍去)定點(diǎn)數(shù)補(bǔ)碼減法可以直接用加法器完成，此時(shí)，符號(hào)位參加運(yùn)算；并把補(bǔ)碼形式的減數(shù)各位求反發(fā)送至加法器，再向最低位給出進(jìn)位信號(hào)。(B與數(shù)值位起參加運(yùn)算)D定點(diǎn)運(yùn)算器是用來(lái)進(jìn)行(定點(diǎn)運(yùn)算)。D貨倉(cāng)尋址的原則是(后進(jìn)先出)。D對(duì)磁盤(pán)進(jìn)行格式化，在一個(gè)記錄面上要將磁盤(pán)劃分為若干，在這基礎(chǔ)上，又要將劃分為若干。(A)A.磁道，磁道，扇區(qū)D關(guān)于

6、階碼和尾數(shù)都用補(bǔ)碼表示的浮點(diǎn)數(shù)，判斷運(yùn)算結(jié)果可否為規(guī)格化，錯(cuò)誤的方法是選擇一項(xiàng)或多項(xiàng)：A.階符和數(shù)符相同B.階符和數(shù)符相異C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同D對(duì)主儲(chǔ)藏器的基本操作包括_。A.讀出信息B.寫(xiě)入信息D在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般經(jīng)過(guò)(D)來(lái)實(shí)現(xiàn)。D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器EPROM是指（可擦可編程的只讀儲(chǔ)藏器）F馮諾依曼機(jī)工作方式的基本特點(diǎn)是（B按地址接見(jiàn)并次序執(zhí)行指令）F浮點(diǎn)數(shù)范圍和精度取決于A.階碼的位數(shù)和尾數(shù)的位數(shù)G關(guān)于操作數(shù)的本源和去處，表述不正確的選項(xiàng)是（D第四個(gè)本源和去處是外儲(chǔ)藏器）H和輔助儲(chǔ)藏器對(duì)照，主儲(chǔ)藏器的特點(diǎn)是容量小，速度快，成本高H和外儲(chǔ)藏器對(duì)照，內(nèi)儲(chǔ)

7、藏器的特點(diǎn)是（容量小，速度快，成本高）H匯編語(yǔ)言要經(jīng)過(guò)(C匯編程序)的翻譯才能在計(jì)算機(jī)中執(zhí)行。H匯編語(yǔ)言要經(jīng)過(guò)(編譯程序)的翻譯才能在計(jì)算機(jī)中執(zhí)行。J加法器采用并行進(jìn)位的目的是(A）。A.提升加法器的速度J機(jī)器數(shù)中，零的表示形式不唯一的是_A.原碼C.移碼D.反碼J基址尋址方式中，操作數(shù)的有效地址等于(A)。A.基址存放器內(nèi)容加上形式地址J基址尋址方式中，操作數(shù)的有效地址等于(基址存放器內(nèi)容加上形式地址)。J計(jì)算機(jī)的總線接口中，串行總線的特點(diǎn)是_成本低_線數(shù)少_。傳輸距離長(zhǎng)J計(jì)算機(jī)科技文件中，英文縮寫(xiě)CAI代表（B計(jì)算機(jī)輔助授課）J計(jì)算機(jī)系統(tǒng)的輸入輸出接口是(B主機(jī)與外面設(shè)備)之間的交接界面。

8、J計(jì)算機(jī)系統(tǒng)中的儲(chǔ)藏器系統(tǒng)是指（D、主儲(chǔ)藏器和外儲(chǔ)藏器）J計(jì)算機(jī)系統(tǒng)中的儲(chǔ)藏器系統(tǒng)是指，沒(méi)有外面儲(chǔ)藏器的計(jì)算機(jī)監(jiān)控程序可以存放在中D主儲(chǔ)藏器和外儲(chǔ)藏器，ROMJ計(jì)算機(jī)硬件能直接鑒別和運(yùn)行的只能是(機(jī)器語(yǔ)言)程序。存放器間接尋址方式中，操作數(shù)在（主存單元）中間接尋址是指。指令中間接給出操作數(shù)地址控制器的功能是_。向計(jì)算機(jī)各部件供應(yīng)控制信號(hào)馬上尋址是指(B)。B.指令中直接給出操作數(shù)L兩個(gè)補(bǔ)碼數(shù)相加，只有在時(shí)有可能產(chǎn)生溢出，在時(shí)必然不會(huì)產(chǎn)生溢出。(A)A.符號(hào)位相同，符號(hào)位不相同L兩個(gè)補(bǔ)碼數(shù)相加，只有在(符號(hào)位相同)時(shí)有可能產(chǎn)生溢出，在(符號(hào)位不相同)時(shí)必然不會(huì)產(chǎn)生溢出。L兩個(gè)補(bǔ)碼數(shù)相加，只有在(

9、最高位/符號(hào)位相同)時(shí)會(huì)有可能產(chǎn)生溢出，在(最高位/符號(hào)位不相同)時(shí)(必然不會(huì)產(chǎn)生溢出)。L兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位相同時(shí)會(huì)有可能產(chǎn)生溢出，在最高位不相同時(shí)(C)。C.必然不會(huì)產(chǎn)生溢出L兩個(gè)補(bǔ)碼數(shù)相減，在符號(hào)相同時(shí)不會(huì)產(chǎn)生溢出，符號(hào)不相同時(shí)(A)產(chǎn)生溢出。A.有可能L兩個(gè)補(bǔ)碼數(shù)相減，只有在時(shí)有可能產(chǎn)生溢出，在時(shí)必然不會(huì)產(chǎn)生溢出。(B符號(hào)位不相同，符號(hào)位相同L兩個(gè)補(bǔ)碼數(shù)相減，只有在符號(hào)位不相同時(shí)會(huì)有可能產(chǎn)生溢出，在符號(hào)位相同時(shí)(必然不會(huì)產(chǎn)生溢出)L邏輯運(yùn)算中的“邏輯加”是指.或運(yùn)算M沒(méi)有外儲(chǔ)藏器的計(jì)算機(jī)監(jiān)控程序可以放在（BROM）M每一條指令執(zhí)行時(shí)平時(shí)有讀取指令、執(zhí)行指令、解析指令等幾個(gè)步驟

10、，他們的執(zhí)行次序應(yīng)該是(B)。讀取指令、解析指令、執(zhí)行指令M某SRAM芯片，其容量為1K8位，加上電源端和接地端，該芯片引出線的最少許目應(yīng)為_(kāi)20_。M某儲(chǔ)藏器容量為32K16位，則()。C地址線為15根，數(shù)據(jù)線為16根M某機(jī)字長(zhǎng)32位，采用定點(diǎn)整數(shù)表示，符號(hào)位為1位，尾數(shù)為31位，則原碼表示法可表示的最大正整數(shù)為_(kāi)，最小負(fù)整數(shù)為_(kāi)。(+（231-1），-(231-1)M某機(jī)字長(zhǎng)16位，采用補(bǔ)碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為_(kāi)，最小負(fù)小數(shù)為_(kāi)。+(1-2-15),-1M某機(jī)字長(zhǎng)16位，采用定點(diǎn)小數(shù)表示，符號(hào)位為1位，尾數(shù)為15位，則可表示的最大正小數(shù)為，最小

11、負(fù)小數(shù)為。+(1-2-15)-(1-2-15)M某機(jī)字長(zhǎng)16位，采用定點(diǎn)整數(shù)表示，符號(hào)位為1位，尾數(shù)為15位，則可表示的最大正整數(shù)為，最小負(fù)整數(shù)為_(kāi)。(A)A.+（215-1），-（215-1）M某機(jī)字長(zhǎng)32位，采用定點(diǎn)小數(shù)表示，符號(hào)位為1位，尾數(shù)為31位，則原碼表示法可表示的最大正小數(shù)為_(kāi)，最小負(fù)小數(shù)為_(kāi)。(+(1231)，一(1231)M某機(jī)字長(zhǎng)32位，采用定點(diǎn)整數(shù)表示，符號(hào)位為1位，尾數(shù)為31位，則可表示的最大正整數(shù)為，最小負(fù)整數(shù)為_(kāi)。(A)A.+（231-1），-（231-1）M某機(jī)字長(zhǎng)32位，采用原碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為31位，則可表示的最大正小數(shù)為_(kāi)，最小負(fù)小數(shù)為_(kāi)

12、。+(1-2-n),-(1-2-n)M某機(jī)字長(zhǎng)32位；其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)為（2311），最小負(fù)整數(shù)為（2311）。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為（1231）1），最小負(fù)小數(shù)為（1231）1）。M某計(jì)算機(jī)的字長(zhǎng)是16位，它的儲(chǔ)藏容量是64KB，若按字編址，那么它的尋址范圍應(yīng)該是(032KM某計(jì)算機(jī)的字長(zhǎng)是8位，它的儲(chǔ)藏容量是64KB，若按字編址，那么它的尋址范圍應(yīng)該是(B.064KM某存放器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的（A譯碼器）才能鑒別它M某微型機(jī)系統(tǒng)，其操作系統(tǒng)保存在軟磁盤(pán)上，其內(nèi)儲(chǔ)藏器應(yīng)該采用（CRAM和ROM）M某一RAM芯片，其容量為

13、5128位，除去電源端和接地端外，該芯片引出線的最小數(shù)量應(yīng)為（D19）N若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果可否為規(guī)格化數(shù)的方法是（C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)）N若主存每個(gè)儲(chǔ)藏單元存8位數(shù)據(jù)，則(其地址線與8沒(méi)關(guān))。N若主存每個(gè)儲(chǔ)藏單元為16位，則(其地址線與16沒(méi)關(guān))。PPUSH指令，按操作數(shù)的個(gè)數(shù)是分屬于(A)，使用的尋址方式是(E)和(G)。A.單操作數(shù)E.存放器尋址方式G貨倉(cāng)尋址方式Q迄今為止，計(jì)算機(jī)中的全部信息仍以二進(jìn)制方式表示的原因是，計(jì)算機(jī)硬件能直接執(zhí)行的只有。(C)C.物理器件性能所致，機(jī)器語(yǔ)言Q請(qǐng)從下面表示浮點(diǎn)運(yùn)算器的描述中選出描述正確的句子是_。A.浮點(diǎn)運(yùn)算

14、器可用兩個(gè)定點(diǎn)運(yùn)算器部件來(lái)實(shí)現(xiàn)C.階碼部件只進(jìn)行階碼相加、相減和比較操作RRAM芯片串通的目的是，并聯(lián)的目的是。(B)B.增加儲(chǔ)藏單元數(shù)量，增加儲(chǔ)藏器字長(zhǎng)RAM芯片串通的目的是（增加儲(chǔ)藏單元數(shù)量），并聯(lián)的目的是（增加儲(chǔ)藏器字長(zhǎng)）。RAM芯片串通時(shí)的片選信號(hào)是，并聯(lián)時(shí)的片選信號(hào)是_。()A.串通，并聯(lián)R若一RAM芯片，其容量10248位，除電源端和接地端外，連同片選和讀/寫(xiě)信號(hào)，該芯片引出腳的最小數(shù)量應(yīng)為(B)。R若主存每個(gè)儲(chǔ)藏單元存8位數(shù)據(jù)，則(B)。B.其地址線與8位沒(méi)關(guān)R若主存每個(gè)儲(chǔ)藏器單元為16位，則(B)。B其地址(線)與16沒(méi)關(guān)S輸入輸出指令的功能是C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)

15、據(jù)傳達(dá)S數(shù)據(jù)傳達(dá)過(guò)程中，數(shù)據(jù)由串行變并行或由并行變串行，這種變換是由接口電路中的(移位存放器)實(shí)現(xiàn)的。數(shù)控機(jī)床是計(jì)算機(jī)在（實(shí)時(shí)控制）方面的應(yīng)用S隨著CPU速度的不斷提升，程序盤(pán)問(wèn)方式很少被采用的原因是_CPU與外設(shè)并行工作_。T停電后儲(chǔ)藏的信息將會(huì)扔掉。A.靜態(tài)儲(chǔ)藏器B.動(dòng)向儲(chǔ)藏器C.高速緩沖儲(chǔ)藏器W完滿的計(jì)算機(jī)系統(tǒng)應(yīng)包括（D、配套硬件設(shè)備和軟件系統(tǒng)）W微程序控制器中，機(jī)器指令與微指令的關(guān)系是(每一條機(jī)器指令由一段用微指令編成的微程序來(lái)講解執(zhí)行)。為了便于檢查加減法運(yùn)算可否發(fā)生溢出，定點(diǎn)運(yùn)算器采用雙符號(hào)位的數(shù)值表示，在存放器和主存中是采用的數(shù)值表示。B單符號(hào)位W為了便于檢查加減運(yùn)算可否發(fā)生溢出

16、，定點(diǎn)運(yùn)算器采用雙符號(hào)位的數(shù)值表示，在存放器和主存中是采用（單符號(hào)位）的數(shù)值表示。X以下部件（設(shè)備）中，存取速度最快的是_CPU的存放器X以下數(shù)中最大的數(shù)是()。X以下數(shù)中最大的數(shù)是(56)8)X以下數(shù)中最大的數(shù)是(C)。D.(5A)16X以下數(shù)中最大的數(shù)是(D)。D.(235)16X以下數(shù)中最大的數(shù)是(D)。D.(2C)16X以下數(shù)中最大的數(shù)是（2C）X以下數(shù)中最小的數(shù)是(42)8)。X以下數(shù)中最小的數(shù)是(C)。C.(00101000)BCDX以下數(shù)中最小的數(shù)是(C)。C.(00101001)BCDX以下數(shù)中最小的數(shù)是(D)。D.(25)10X以下數(shù)中最小的數(shù)為（C（101001）BCD）X

17、以下說(shuō)法正確的選項(xiàng)是D.只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出X以下說(shuō)法中(B)是正確的。B.半導(dǎo)體ROM是非易失性的，斷電后依舊能保持記憶X以下正確的選項(xiàng)是_。A.取指令操作是控制器固有的功能，不需要依照指令要求進(jìn)行B.指令長(zhǎng)度相同的情況下，全部取指令的操作都是相同的C.單總線CPU中，一條指令讀取后PC的值是下一條指令的地址X相對(duì)補(bǔ)碼而言，移碼_。D.1表示正號(hào)，0表示負(fù)號(hào)X相對(duì)尋址方式中，求有效地址使用(D)加上偏移量。D.程序計(jì)數(shù)器內(nèi)容X相對(duì)尋址方式中，求有效地址使用(程序計(jì)數(shù)器內(nèi)容)加上偏移量。X相對(duì)尋址方式中,若指令中地址碼為X,則操作數(shù)地址為(PC)+X.X相對(duì)指令流水線方案和多指令

18、周期方案，單指令方案的資源利用率和性能價(jià)格比(A)。A.最低X虛假儲(chǔ)藏器管理系統(tǒng)的基礎(chǔ)是程序的局部性原理，因此虛存的目的是為了給每個(gè)用戶供應(yīng)比主存容量(大得多的邏輯)編程空間。X虛假儲(chǔ)藏器管理系統(tǒng)的基礎(chǔ)是局部性原理，因此虛存的目的是為了給每個(gè)用戶供應(yīng)比主存容量(B)編程空間。大得多的邏輯Y1946年研制成功的第一臺(tái)計(jì)算機(jī)稱為，1949年研制成功的第一臺(tái)程序內(nèi)存的計(jì)算機(jī)稱為。(B)B.ENIAC，EDSACC.ENIAC，MARKIY已知X原=010100，X反=A.010100Y已知X原=110100，X補(bǔ)=D.101100Y已知X原=110100，X移=B.001100Y硬連線控制器中，使用

19、(程序計(jì)數(shù)器)來(lái)差異指令不相同的執(zhí)行步驟。Y用于對(duì)某個(gè)存放器中操作數(shù)的尋址方式稱為（C存放器直接）尋址。Y運(yùn)算器的主要功能是進(jìn)行(邏輯運(yùn)算和算術(shù)運(yùn)算)。Y運(yùn)算器由ALU完成運(yùn)算后，除了運(yùn)算結(jié)果外，下面所列(結(jié)果可否為零)不是運(yùn)算器給出的結(jié)果特點(diǎn)信息。.Y運(yùn)算器由ALU完成運(yùn)算后，除了運(yùn)算結(jié)果外，下面所列（時(shí)鐘信號(hào)）不是運(yùn)算器給出的結(jié)果特點(diǎn)信息。Y運(yùn)算器由好多部件組成，但核心部分是(B)。B.算術(shù)邏輯運(yùn)算單元Y運(yùn)算型指令的尋址方式與轉(zhuǎn)移型指令的尋址不相同點(diǎn)在于（A前者取操作數(shù)，后者決定程序的轉(zhuǎn)移地址）Z在CPU和主存之間加入Cache的目的是(D)。D.解決CPU和主存之間的速度般配Z在CPU與

20、主存之間加入Cache，可以（解決CPU和主存之間的速度般配問(wèn)題）Z在CPU與主存之間加入Cache，可以提升CPU接見(jiàn)儲(chǔ)藏器的速度，一般情況下Cache的容量命中率，因此Cache容量。(C)C.越大，越高，只要幾百K即可達(dá)90以上Z在CPU與主存之間加入Cache，可以提升CPU接見(jiàn)儲(chǔ)藏器的速率，一般情況下Cache的容量_越大_命中率_越高_(dá)，因此Cache容量_(只要幾十或幾百K即可達(dá)90%以上)_.Z在CPU中追蹤指令后繼地址存放器是（B程序計(jì)數(shù)器）Z在采用DMA方式的I/O系統(tǒng)中，其基本思想是在(B主存與外面設(shè)備)之間建立直接的數(shù)據(jù)通路。Z在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳達(dá)是

21、(在DMA控制器自己發(fā)出的控制信號(hào)控制下完成的)。Z在采用DMA方式高速傳達(dá)數(shù)據(jù)時(shí)，數(shù)據(jù)傳達(dá)是經(jīng)過(guò)計(jì)算機(jī)的（D數(shù)據(jù)總線）傳輸?shù)摹?Z在磁盤(pán)和磁帶這兩種磁表面儲(chǔ)藏器中，存取時(shí)間與儲(chǔ)藏單元的物理地址相關(guān)。按存取方式為（C磁盤(pán)是隨機(jī)半次序存取，磁帶是次序存取）Z在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則馬上關(guān)閉(C中斷障蔽)標(biāo)志，以防范中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行攪亂。Z在定點(diǎn)二進(jìn)制運(yùn)算器中，加法運(yùn)算一般經(jīng)過(guò)(D)來(lái)實(shí)現(xiàn)。D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器Z在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般經(jīng)過(guò)(補(bǔ)碼運(yùn)算的二進(jìn)制加法器)來(lái)實(shí)現(xiàn)。Z在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是(C)。C.運(yùn)算的結(jié)果的操作數(shù)

22、超出了機(jī)器表示范圍Z在定點(diǎn)運(yùn)算器用來(lái)進(jìn)行(B)。B.定點(diǎn)運(yùn)算在定點(diǎn)運(yùn)算器中，必定要有溢出判斷電路，它一般用（異或門）來(lái)實(shí)現(xiàn)Z在機(jī)器數(shù)（B補(bǔ)碼）中，零的表示方式是唯一的Z在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是采用單符號(hào)位，都必定要有溢出判斷電路，它一般用(異或門)來(lái)實(shí)現(xiàn)。Z在獨(dú)立編址方式下，儲(chǔ)藏單元和I/O設(shè)備是靠(不相同的地址和指令代碼)來(lái)劃分的。.Z在獨(dú)立編址方式下，儲(chǔ)藏單元和I/O設(shè)備是靠(不相同的指令或不相同的控制信號(hào))來(lái)劃分的。Z在計(jì)算機(jī)I/O系統(tǒng)中，在用DMA方式傳達(dá)數(shù)據(jù)時(shí)，DMA控制器應(yīng)控制(以上都是)。.Z在計(jì)算機(jī)總線結(jié)構(gòu)的單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)有(B)組成。B.

23、數(shù)據(jù)總線、地址總線和控制總線在控制器中，必定有一個(gè)部件，能供應(yīng)指令在內(nèi)存中的地址，服務(wù)于讀取指令，并接收下條將被執(zhí)行的指令的地址，這個(gè)部件是。PCZ在控制器中，部件(C)用于接收并保存從內(nèi)存讀出的指令內(nèi)容，在執(zhí)行本條指令的過(guò)程中供應(yīng)本條指令的主要信息。C.指令存放器IRZ在控制器中，部件(D)能供應(yīng)指令在內(nèi)存中的地址，服務(wù)于讀取指令，并接收下條將被執(zhí)行的指令的地址。D.程序計(jì)數(shù)器PCZ在控制器中，部件(D)用于存放下一條指令的地址。D.程序計(jì)數(shù)器PCZ在控制器中，部件(程序計(jì)數(shù)器PC)能供應(yīng)指令在內(nèi)存中的地址，服務(wù)于讀取指令，并接收下條將被執(zhí)行的指令的地址。Z在控制器中，部件(指令存放器IR)用于接收并保存從內(nèi)存讀出的指令內(nèi)容，在執(zhí)行本條指令的過(guò)程中供應(yīng)本條指令的主要信息。Z在控制器中，部件（程序計(jì)數(shù)器PC）用于存放下一條指令的地址。在數(shù)據(jù)傳達(dá)過(guò)程中，數(shù)據(jù)由串行變并行或由并行變串行，這種變換是由接口電路中的（移位存放器）實(shí)現(xiàn)的57.周期挪用方式常用于（直接儲(chǔ)藏器接見(jiàn)方式）的輸入輸出中Z在數(shù)據(jù)傳達(dá)過(guò)程中，數(shù)據(jù)由串行變并行或由并行變串行，這種變換是由接口電路中的(移位存放器)實(shí)現(xiàn)的。Z在數(shù)據(jù)傳達(dá)過(guò)程中。數(shù)據(jù)由串行