1、計(jì)算機(jī)系統(tǒng)概論第 一 章 1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個更重要？ 解：P3 計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。 計(jì)算機(jī)硬件計(jì)算機(jī)的物理實(shí)體。 計(jì)算機(jī)軟件計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。 硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。 5. 馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？ 解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9 由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成； 指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲器中； 指令由操作碼、地址碼兩大部分組成； 指令在存儲器中順序存放，通常自動順序取出執(zhí)行； 以運(yùn)算器為中心（原始馮氏機(jī)）。 7

2、. 解釋下列概念：主機(jī)、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機(jī)器字長、指令字長。 解：P10 主機(jī)是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成； CPU中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成； 主存計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計(jì)算機(jī)的主要工作存儲器，可隨機(jī)存??； 存儲單元可存放一個機(jī)器字并具有特定存儲地址的存儲單位； 存儲元件存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨(dú)存?。?存儲字一個存儲單元所存二進(jìn)制代碼的邏輯單位； 8. 解釋下列英文縮寫的中文含義：C

3、PU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解： CPUCentral Processing Unit，中央處理機(jī)（器），見7題； PCProgram Counter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器； IRInstruction Register，指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器； CUControl Unit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件； ALUArithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏

4、輯部件； ACCAccumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器； MQMultiplier-Quotient Register，乘商寄存器，乘法運(yùn)算時存放乘數(shù)、除法時存放商的寄存器。 I/OInput/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送； MIPSMillion Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位； CPICycle Per Instruction，執(zhí)行一條指令所需時鐘周期數(shù)，計(jì)算機(jī)運(yùn)算速度指標(biāo)計(jì)量單位之一；

5、FLOPSFloating Point Operation Per Second，每秒浮點(diǎn)運(yùn)算次數(shù)，計(jì)算機(jī)運(yùn)算速度計(jì)量單位之一。 10. 指令和數(shù)據(jù)都存于存儲器中,計(jì)算機(jī)如何區(qū)分它們？ 解：計(jì)算機(jī)硬件主要通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。 另外也可通過地址來源區(qū)分，從PC指出的存儲單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。返回目錄 1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？ 解：總線是多個部件共享的傳輸部件； 總線傳輸?shù)奶攸c(diǎn)是：某一時刻只能有一路信息在總線上傳輸，

6、即分時使用； 為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。 4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？ 解：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題； 常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請求； 特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。 總線的傳輸周期總線完成一次完整而可靠的傳輸所需時間； 總線的通信控制指總線傳送過程中雙

7、方的時間配合方式。 6. 試比較同步通信和異步通信。 解： 同步通信由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合； 異步通信不由統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。 8. 為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？ 解： 半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。 10. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plu

8、g and play？哪些總線有這一特點(diǎn)？ 解： 總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題； 目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等； plug and play即插即用，EISA、PCI等具有此功能。 11. 畫一個具有雙向傳輸功能的總線邏輯圖。 解：此題實(shí)際上是要求設(shè)計(jì)一個雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、方向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線緩沖器芯片內(nèi)部電路。 邏輯圖如下：（n位）GDIRA1B1AnBn 12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)： （1） 設(shè)計(jì)一個電路，在同一時間實(shí)現(xiàn)DA、DB

9、和DC寄存器間的傳送； （2） 設(shè)計(jì)一個電路，實(shí)現(xiàn)下列操作： T0時刻完成D總線； T1時刻完成總線A； T2時刻完成A總線； T3時刻完成總線B。 現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：數(shù)據(jù)總線D7D0BUSA1Q 8QOE 1D 8D374 D1Q 8QOE 1D 8D374 A1Q 8QOE 1D 8D374 B1Q 8QOE 1D 8D374 CBUSCBUSBBUSDDBUSCBUSBBUSABUS （2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：時鐘： CLK：節(jié)拍電平：Ti：打

10、入脈沖：Pi： 圖中，脈沖包在電平中，為了留有較多的傳送時間，脈沖設(shè)置在靠近電平后沿處。節(jié)拍、脈沖時序圖如下：時鐘：CLK：輸出： T0： T1： T2： T3：輸入： P0： P1： P2： P3： 以8位總線為例，電路設(shè)計(jì)如下：（圖中，A、B、C、D四個寄存器與數(shù)據(jù)總線的連接方法同上。）=11Q 8QOE 1D 8D374 A1Q 8QOE 1D 8D374 BBUSBDBUSCBUSBBUSABUSBUSA1Q 8QOE 1D 8D374 DBUSD1Q 8Q OE G 1D 8D3731Q 8QOE 1D 8DBUSC374 C=1T1 T3 T0 T2數(shù)據(jù)總線（D7D0）令：ABUS

11、 = -T2 DBUS = -T0 BUSA = P1 BUSB = P3返回目錄存 儲 器第 四 章 4. 說明存取周期和存取時間的區(qū)別。 解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即： 存取周期 = 存取時間 + 恢復(fù)時間 5. 什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？ 解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。 存儲器帶寬 = 1/200ns X 32位= 160M位/秒 = 20MB/S = 5M字/秒 6. 某機(jī)字長為32位，其存儲容

12、量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。 解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64KB，則： 按字尋址范圍 = 64KX8 / 32=16K字 按字節(jié)編址時的主存地址分配圖如下：0123654655346553276553565533字地址 HB 字節(jié)地址LB0486552865532 7. 一個容量為16KX32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？ 1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位 解：地址線和數(shù)據(jù)線的總和 = 14 + 32 =

13、 46根； 各需要的片數(shù)為： 1KX4：16KX32 / 1KX4 = 16X8 = 128片 2KX8：16KX32 / 2KX8 = 8X4 = 32片 4KX4：16KX32 / 4KX4 = 4X8 = 32片 16KX1：16KX32 / 16KX1 = 32片 4KX8：16KX32 / 4KX8 = 4X4 = 16片 8KX8：16KX32 / 8KX8 = 2X4 = 8片 9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。 解：刷新對DRAM定期進(jìn)行的全部重寫過程； 刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作； 常用的刷新方法有三

14、種集中式、分散式、異步式。 集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新； 分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間； 異步式：是集中式和分散式的折衷。 10. 半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？ 解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。 線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費(fèi)器材； 重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動方式。 11. 畫出用1024X4位的存儲芯片組成一個容量為64KX8位的存儲器邏

15、輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。 解：設(shè)采用SRAM芯片， 總片數(shù) = 64KX8位 / 1024X4位 = 64X2 = 128片 題意分析：本題設(shè)計(jì)的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量： 頁面容量 = 總?cè)萘?/ 頁面數(shù) = 64KX8位 / 4 = 16KX8位； 組容量 = 頁面容量 / 組數(shù) = 16KX8位 / 16 = 1KX8位； 組內(nèi)片數(shù) = 組容量 / 片容量 = 1KX8位 / 1KX4位 = 2片；地址分配：1KX4SRAM1KX4SRAMA90-WE-CSiD7D6D5D4 D3

16、D2D1D0頁面號 組號 組內(nèi)地址2 4 10 組邏輯圖如下：（位擴(kuò)展）1KX8 頁面邏輯框圖：（字?jǐn)U展）1KX8（組0）1KX8（組1）1KX8（組2）1KX8（組15）組譯碼器4:16-CS0-CS1-CS2-CS15A90 -WE D70A10A11A12A13-CEi16KX8 存儲器邏輯框圖：（字?jǐn)U展）16KX8（頁面0）16KX8（頁面1）16KX8（頁面2）16KX8（頁面3）頁面譯碼器2:4A14A15-CE0-CE1-CE2-CE3A130 -WE D70 12. 設(shè)有一個64KX8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計(jì)一種具有上述同樣多存儲

17、基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。 解：存儲基元總數(shù) = 64KX8位 = 512K位 = 219位； 思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。 設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2aXb = 219；b = 219-a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8，總和

18、= 16+8 = 24； 由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。 結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。 13. 某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問： （1）該機(jī)所允許的最大主存空間是多少？ （2）若每個模塊板為32KX8位，共需幾個模塊板？ （3）每個模塊板內(nèi)共有幾片RAM芯片？ （4）共有多少片RAM？ （5）CPU如何選擇各模塊板？ 解： （1）218 = 256K，則該機(jī)所允許的最大主存

19、空間是256KX8位（或256KB）； （2）模塊板總數(shù) = 256KX8 / 32KX8 = 8塊； （3）板內(nèi)片數(shù) = 32KX8位 / 4KX4位 = 8X2 = 16片； （4）總片數(shù) = 16片X8 = 128片； （5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：板地址 片地址 片內(nèi)地址3 3 1217 15 14 12 11 0 14. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀寫命令信號（高電平為讀，低電評為寫）?，F(xiàn)有下列存儲芯片：ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2

20、KX8位，4KX8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求： （1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)； （2）指出選用的存儲芯片類型及數(shù)量； （3）詳細(xì)畫出片選邏輯。 解： （1）地址空間分配圖：4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM） 04095 40968191 8192122871228816383 65535Y0Y1Y2Y3A15=1A15=0 （2）選片：ROM：4KX4位：2片； RAM：4KX8位：3片； （3）CPU和存儲器連接邏輯圖及片選邏輯：4KX

21、4ROM74138（3：8）4KX4ROM4KX8RAM4KX8RAM4KX8RAM-CS0 -CS1 -CS2 -CS3-MREQA15A14A13A12CBA -Y0-G2A -G2BG1+5VCPUA110R/-WD30D74-Y1-Y2-Y3 15. CPU假設(shè)同上題，現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答： （1）用74138譯碼器畫出CPU與存儲芯片的連接圖； （2）寫出每片RAM的地址范圍； （3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。 （4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭

22、接到高電平上，將出現(xiàn)什么后果？ 解： （1）CPU與存儲器芯片連接邏輯圖：CPU8KX8SRAM74138（3：8）R/-WD70A1208KX8SRAM8KX8SRAM8KX8SRAM-G2A-G2BABC-MREQA13A14A15-CS0 -CS1 -CS2 -CS7+5VG1 （2）地址空間分配圖：8KX8 RAM8KX8 RAM8KX8 RAM8KX8 RAM8KX8 RAM8KX8 RAM8KX8 RAM8KX8 RAMY0Y1Y2Y3Y4Y5Y6Y7081918192163831638424575245763276732768409594096049151491525734357

23、34465535 （3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯π酒钠x輸入端很可能總是處于低電平?？赡艿那闆r有：1）該片的-CS端與-WE端錯連或短路；2）該片的-CS端與CPU的-MREQ端錯連或短路；3）該片的-CS端與地線錯連或短路； 在此，假設(shè)芯片與譯碼器本身都是好的。 （4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對A13=0的地址空間進(jìn)行訪問，只能錯誤地訪問到A13=1的對應(yīng)空

24、間中去。 17. 某機(jī)字長16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。 解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：08M08K19M18K210M28K311M38K412M48K513M58K614M68K715M78K存儲管理存儲總線8體交叉訪問時序：啟動M0：啟動M1：啟動M2：啟動M3：啟動M4：啟動M5：啟動M6：啟動M7：t單體存取周期由圖可知：每隔1/8個存取周期就可在存儲總線上獲得一個數(shù)據(jù)。返回目錄 23. 畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串10110

25、01的寫入電流波形圖。 解：RZ：NRZ：NRZ1：PE：FM：1 0 1 1 0 0 1ttttt 24. 以寫入1001 0110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。 解：寫電流波形圖如下：FM:MFM:MFM:1 0 0 1 0 1 1 0tt1 0 0 1 0 1 1 0頻率提高一倍后的MFM制。t 比較： 1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同； 2）MFM制除連續(xù)一串“0”時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化； 3）FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖

26、中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當(dāng)； 4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。 25. 畫出調(diào)相制記錄01100010的驅(qū)動電流、記錄磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。 解：I：e：T：D：0 1 1 0 0 0 1 0ttttt 26. 磁盤組有六片磁盤，每片有兩個記錄面，存儲區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問： （1）共有多少存儲面可用？

27、 （2）共有多少柱面？ （3）盤組總存儲容量是多少？ （4）數(shù)據(jù)傳輸率是多少？ 解： （1）若去掉兩個保護(hù)面，則共有： 6 X 2 - 2 = 10個存儲面可用； （2）有效存儲區(qū)域 =（33-22）/ 2 = 5.5cm 柱面數(shù) = 40道/cm X 5.5= 220道 （3）內(nèi)層道周長=22= 69.08cm 道容量=400位/cmX69.08cm = 3454B 面容量=3454B X 220道 = 759，880B 盤組總?cè)萘?= 759，880B X 10面 = 7，598，800B（4）轉(zhuǎn)速 = 2400轉(zhuǎn) / 60秒 = 40轉(zhuǎn)/秒 數(shù)據(jù)傳輸率 = 3454B X 40轉(zhuǎn)/秒 =

28、 138，160 B/S 27. 某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12 288字節(jié)，最小磁道直徑為230mm，共有275道，求： （1）磁盤存儲器的存儲容量； （2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盤數(shù)據(jù)傳輸率； （4）平均等待時間。解： （1）存儲容量 = 275道X12 288B/道X4面 = 13 516 800B （2）最高位密度 = 12 288B/230= 17B/mm = 136位/mm（向下取整） 最大磁道直徑 =230mm+275道/5道 X2 = 230mm + 110mm = 340mm 最低位密度 = 1

29、2 288B / 340= 11B/mm = 92位 / mm （向下取整） （3）磁盤數(shù)據(jù)傳輸率 = 12 288B X 3000轉(zhuǎn)/分 =12 288B X 50轉(zhuǎn)/秒=614 400B/S （4）平均等待時間 = 1/50 / 2 = 10ms返回目錄輸入輸出系統(tǒng)第 五章 1. I/O有哪些編址方式？各有何特點(diǎn)？ 解：常用的I/O編址方式有兩種： I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址； 特點(diǎn)： I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式，I/O設(shè)備和主存占用同一個地址空間，CPU可像訪問主存一樣訪問I/O設(shè)備，不需要安排專門的I/O指令。 I/O獨(dú)立編址方式時機(jī)

30、器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時I/O地址與主存地址是兩個獨(dú)立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。 6. 字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何作用？ 解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復(fù)刷新；只讀存儲器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。 8. 某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送480個字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？ 解：48010=4800位/秒=4800波特； 波

31、特是數(shù)據(jù)傳送速率波特率的單位。 10. 什么是I/O接口?為什么要設(shè)置I/O接口？I/O接口如何分類？ 解： I/O接口一般指CPU和I/O設(shè)備間的連接部件； I/O接口分類方法很多，主要有： 按數(shù)據(jù)傳送方式分有并行接口和 串行接口兩種； 按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。 12. 結(jié)合程序查詢方式的接口電路，說明其工作過程。 解：程序查詢接口工作過程如下（以輸入為例）： 1）CPU發(fā)I/O地址地址總線接口設(shè)備選擇器譯碼選中，發(fā)SEL信號開命令接收門； 2）CPU發(fā)啟動命令 D置0，B置1 接口向設(shè)備發(fā)啟動命令設(shè)備開始工作； 3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)

32、DBR； 4）外設(shè)工作完成，完成信號接口 B置0，D置1； 5）準(zhǔn)備就緒信號控制總線 CPU； 6）輸入：CPU通過輸入指令（IN）將DBR中的數(shù)據(jù)取走； 若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過程如下： 1）CPU發(fā)I/O地址地址總線接口設(shè)備選擇器譯碼選中，發(fā)SEL信號開命令接收門； 2）輸出： CPU通過輸出指令（OUT）將數(shù)據(jù)放入接口DBR中； 3）CPU發(fā)啟動命令 D置0，B置1 接口向設(shè)備發(fā)啟動命令設(shè)備開始工作； 4）CPU等待，輸出設(shè)備將數(shù)據(jù)從 DBR取走； 5）外設(shè)工作完成，完成信號接口 B置0，D置1； 6）準(zhǔn)備就緒信號控制總線 CPU，CPU可通過指令再次

33、向接口DBR輸出數(shù)據(jù)，進(jìn)行第二次傳送。 13. 說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。 解： 中斷向量地址和入口地址的區(qū)別： 向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號，中斷入口地址是中斷服務(wù)程序首址。 中斷向量地址和入口地址的聯(lián)系： 中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。 14. 在什么條件下，I/O設(shè)備可以向CPU提出中斷請求？ 解：I/O設(shè)備向CPU提出中斷請求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0 （MASK=0），且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1（INTR=1

34、）。 15. 什么是中斷允許觸發(fā)器？它有何作用？ 解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān)）。 16. 在什么條件和什么時間，CPU可以響應(yīng)I/O的中斷請求？ 解：CPU響應(yīng)I/O中斷請求的條件和時間是：當(dāng)中斷允許狀態(tài)為1（EINT=1），且至少有一個中斷請求被查到，則在一條指令執(zhí)行完時，響應(yīng)中斷。 17. 某系統(tǒng)對輸入數(shù)據(jù)進(jìn)行取樣處理，每抽取一個輸入數(shù)據(jù)，CPU就要中斷處理一次，將取樣的數(shù)據(jù)存至存儲器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就要將其取出進(jìn)行處理，這個處理需Q秒。試問該系統(tǒng)可

35、以跟蹤到每秒多少次中斷請求？ 解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不是中斷處理，因此Q秒不能算在中斷次數(shù)內(nèi)。 N個數(shù)據(jù)所需的處理時間=PN+Q秒 平均每個數(shù)據(jù)所需處理時間= （PN+Q） /N秒； 求倒數(shù)得： 該系統(tǒng)跟蹤到的每秒中斷請求數(shù)=N/（PN+Q）次。 19. 在程序中斷方式中，磁盤申請中斷的優(yōu)先權(quán)高于打印機(jī)。當(dāng)打印機(jī)正在進(jìn)行打印時，磁盤申請中斷請求。試問是否要將打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行？為什么？ 解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機(jī)，因此應(yīng)將打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行。因?yàn)榇蛴C(jī)的

36、速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數(shù)據(jù)丟失。 22. CPU對DMA請求和中斷請求的響應(yīng)時間是否一樣？為什么？ 解： CPU對DMA請求和中斷請求的響應(yīng)時間不一樣，因?yàn)閮煞N方式的交換速度相差很大，因此CPU必須以更短的時間間隔查詢并響應(yīng)DMA請求（一個存取周期末）。 24. DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明。 解：兩種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階段，現(xiàn)行程序是否完全停止訪存。停止CPU訪存方式的DMA工作流程如下：現(xiàn)行程序 CPU DMAC I/ODMA預(yù)處理： 向DMAC送MM緩沖區(qū) 首址；I/O設(shè)備 地址；交

37、換個數(shù)；啟動I/O現(xiàn)行程序開始工作啟動I/O準(zhǔn)備就緒DMA請求I/O數(shù)據(jù)送BR或(BR)送I/O總線請求現(xiàn)行程序AA數(shù)據(jù)傳送：響應(yīng)，停止CPU訪存準(zhǔn)備下個數(shù)據(jù)(AR)送MM(MAR)；(AR)+1；R/W(BR)送MDR；WC減1；就緒DMA請求現(xiàn)行程序等待BI/O數(shù)據(jù)送BR或(BR)送I/OCD讓出總線 CPU DMAC I/O B C D準(zhǔn)備下個數(shù)據(jù)(AR)送(MAR)；(AR)+1；R/W(BR)送MDR；WC減1；中斷請求現(xiàn)行程序響應(yīng)中斷后處理：中斷服務(wù)程序：校驗(yàn)、錯誤檢測、停止外設(shè)或再啟動及初始化。現(xiàn)行程序I/O停止WC=0現(xiàn)行程序等待周期竊取方式的DMA工作流程如下：現(xiàn)行程序 CP

38、U DMAC I/ODMA預(yù)處理： 向DMAC送MM緩沖區(qū) 首址；I/O設(shè)備 地址；交換個數(shù)；啟動I/O現(xiàn)行程序開始工作啟動I/O準(zhǔn)備就緒DMA請求I/O數(shù)據(jù)送BR或(BR)送I/O總線請求現(xiàn)行程序AA數(shù)據(jù)傳送： 響應(yīng)，讓出一個MM周期準(zhǔn)備下個數(shù)據(jù)(AR)送MM(MAR)；(AR)+1；R/W(BR)送MDR；WC減1；就緒DMA請求現(xiàn)行程序總線請求BI/O數(shù)據(jù)送BR或(BR)送I/OCD CPU DMAC I/O B C D數(shù)據(jù)傳送： 響應(yīng)，讓出一個MM周期準(zhǔn)備下個數(shù)據(jù)(AR)送(MAR)；(AR)+1；R/W(BR)送MDR；WC減1；中斷請求現(xiàn)行程序響應(yīng)中斷后處理：中斷服務(wù)程序：校驗(yàn)、錯

39、誤檢測、停止外設(shè)或再啟動及初始化?，F(xiàn)行程序I/O停止WC=0 25. 假設(shè)某設(shè)備向CPU傳送信息的最高頻率是40K次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時間為40s，試問該外設(shè)是否可用程序中斷方式與主機(jī)交換信息，為什么？ 解：該設(shè)備向CPU傳送信息的時間間隔 =1/40K=0.025103=25s 40s 則：該外設(shè)不能用程序中斷方式與主機(jī)交換信息，因?yàn)槠渲袛嗵幚沓绦虻膱?zhí)行速度比該外設(shè)的交換速度慢。 26. 設(shè)磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，分8個扇區(qū)，每扇區(qū)存儲1K字節(jié)，主存與磁盤存儲器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長執(zhí)行時間是25s，是否可采用一條指令執(zhí)行結(jié)束時響應(yīng)

40、DMA請求的方案，為什么？若不行，應(yīng)采取什么方案？ 解：先算出磁盤傳送速度，然后和指令執(zhí)行速度進(jìn)行比較得出結(jié)論。道容量=1KB816 =1K 8 8 16 =1K 4=4K字?jǐn)?shù)傳率=4K字3000轉(zhuǎn)/分 =4K字50轉(zhuǎn)/秒 =200K字/秒一個字的傳送時間=1/200K字/秒=5s 5 s25 s，所以不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA請求的方案，應(yīng)采取每個CPU機(jī)器周期末查詢及響應(yīng)DMA請求的方案（通常安排CPU機(jī)器周期=MM存取周期）。 27. 試從下面七個方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。 （1）數(shù)據(jù)傳送依賴軟件還是硬件； （2）傳送數(shù)據(jù)的基本單位； （3）并行性；

41、（4）主動性； （5）傳輸速度； （6）經(jīng)濟(jì)性； （7）應(yīng)用對象。 解：比較如下： （1）程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬件。 （2）程序查詢、程序中斷傳送數(shù)據(jù)的基本單位為字或字節(jié)，DMA為數(shù)據(jù)塊。 （3）程序查詢方式傳送時，CPU與I/O設(shè)備串行工作； 程序中斷方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進(jìn)行； DMA方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進(jìn)行。 （4）程序查詢方式時，CPU主動查詢I/O設(shè)備狀態(tài)； 程序中斷及DMA方式時，CPU被動接受I/O中斷請求或DMA請求。 （5）程序中斷方式由于軟件額外開銷時間比較

42、大，因此傳輸速度最慢； 程序查詢方式軟件額外開銷時間基本沒有，因此傳輸速度比中斷快； DMA方式基本由硬件實(shí)現(xiàn)傳送，因此速度最快； （6）程序查詢接口硬件結(jié)構(gòu)最簡單，因此最經(jīng)濟(jì)； 程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟(jì)； DMA控制器硬件結(jié)構(gòu)最復(fù)雜，因此成本最高； （7）程序中斷方式適用于中、低速設(shè)備的I/O交換； 程序查詢方式適用于中、低速實(shí)時處理過程； DMA方式適用于高速設(shè)備的I/O交換； 30. 什么是多重中斷？實(shí)現(xiàn)多重中斷的必要條件是什么？ 解：多重中斷是指：當(dāng)CPU執(zhí)行某個中斷服務(wù)程序的過程中，發(fā)生了更高級、更緊迫的事件，CPU暫停現(xiàn)行中斷服務(wù)程序的執(zhí)行，轉(zhuǎn)去處理該事件的中斷，處理完返回現(xiàn)行中斷服務(wù)程序繼續(xù)執(zhí)行的過程。 實(shí)現(xiàn)多重