1、2022/10/15第五章 中央處理器返回2022/10/11第五章 中央處理器返回2022/10/155.1 CPU功能和組成5.2 指令周期5.3 時序產生器5.4 微程序控制器及其設計5.5 硬布線控制器及其設計5.6 傳統(tǒng)CPU5.7 流水CPU5.8 RISC的CPU5.9 多媒體CPU2022/10/115.1 CPU功能和組成2022/10/155.1.1、CPU的功能指令控制（程序的順序控制）操作控制（一條指令有若干操作信號實現(xiàn)）時間控制（指令各個操作實施時間的定時）數(shù)據(jù)加工（算術運算和邏輯運算）5.1CPU的功能和組成2022/10/115.1.1、CPU的功能5.1CPU的

2、功2022/10/155.1.2、CPU的基本組成5.1CPU的功能和組成CPU的基本組成包括三大部分:（1）運算器 （2）Cache（3）控制器 2022/10/115.1.2、CPU的基本組成5.1CPU2022/10/155.1.2、CPU的基本組成5.1CPU的功能和組成運算器由算術邏輯單元(ALU)、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成，它是數(shù)據(jù)加工處理部件。相對控制器而言，運算器接受控制器的命令而進行動作 ，即運算器所進行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。 運算器有兩個主要功能：(1)執(zhí)行所有的算術運算； (2)執(zhí)行所有的邏輯運算，并進行邏輯

3、測試，如零值測試或兩個值的比較。2022/10/115.1.2、CPU的基本組成5.1CPU2022/10/155.1.2、CPU的基本組成5.1 CPU的功能和組成控制器 由程序計數(shù)器、指令寄存器、指令譯碼器、時序產生器和操作控制器組成，它是發(fā)布命令的“決策機構”，即完成協(xié)調和指揮整個計算機系統(tǒng)的操作。它的主要功能有：(1)從內存中取出一條指令，并指出下一條指令在內存中的位置；(2)對指令進行譯碼或測試，并產生相應的操作控制信號，以便啟動規(guī)定的動作；(3)指揮并控制CPU、內存和輸入/輸出設備之間數(shù)據(jù)流動的方向。2022/10/115.1.2、CPU的基本組成5.1 CP2022/10/15

4、2022/10/112022/10/155.1.3、CPU中的主要寄存器ALU內存或I/O指令數(shù)據(jù)DR指令數(shù)據(jù)5.1 CPU的功能和組成1.數(shù)據(jù)緩沖寄存器（DR）數(shù)據(jù)緩沖寄存器用來暫時存放由內存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當向內存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中。緩沖寄存器的作用是 ： (1) 作為CPU和內存、外部設備之間信息傳送的中轉站；(2) 補償CPU和內存、外圍設備之間在操作速度上的差別；(3) 在單累加器結構的運算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。2022/10/115.1.3、CPU中的主要寄存器ALU內2022/10/155.1

5、.3、CPU中的主要寄存器5.1 CPU的功能和組成2. 指令寄存器（IR）指令寄存器用來保存當前正在執(zhí)行的一條指令。當執(zhí)行一條指令時，先把它從內存取到緩沖寄存器中，然后再傳送至指令寄存器。指令劃分為操作碼和地址碼字段，由二進制數(shù)字組成。為了執(zhí)行任何給定的指令，必須對操作碼進行測試，以便識別所要求的操作。 指令譯碼器就是做這項工作的。指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。操作碼一經(jīng)譯碼后，即可向操作控制器發(fā)出具體操作的特定信號。2022/10/115.1.3、CPU中的主要寄存器5.1 2022/10/155.1.3、CPU中的主要寄存器5.1 CPU的功能和組成3.程序計數(shù)器（P

6、C）為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數(shù)器正是起到這種作用，所以通常又稱為指令計數(shù)器。在程序開始執(zhí)行前，必須將它的起始地址，即程序的一條指令所在的內存單元地址送入PC，因此PC的內容即是從內存提取的第一條指令的地址。當執(zhí)行指令時，CPU將自動修改PC的內容，以便使其保持的總是將要執(zhí)行的下一條指令的地址。由于大多數(shù)指令都是按順序來執(zhí)行的，所以修改的過程通常只是簡單的對PC加1。 2022/10/115.1.3、CPU中的主要寄存器5.1 2022/10/155.1.3、CPU中的主要寄存器5.1 CPU的功能和組成4. 地址寄存器（AR )地址

7、寄存器用來保存當前CPU所訪問的內存單元的地址。由于在內存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內存的讀/寫操作完成為止 。2022/10/115.1.3、CPU中的主要寄存器5.1 2022/10/155.1.3、CPU中的主要寄存器5.1 CPU的功能和組成5. 通用寄存器（R0-R3） 其功能是：當運算器的算術邏輯單元(ALU)執(zhí)行算術或邏輯運算時，為ALU提供一個工作區(qū)。通用寄存器暫時存放ALU運算的結果信息。顯然，運算器中至少要有一個通用寄存器。目前CPU中的通用寄存器，多達16個，32個，甚至更多。當使用多個通用寄存器時，就變成通用寄存器堆結

8、構，其中任何一個可存放源操作數(shù)，也可存放結果操作數(shù)。在這種情況下，需要在指令格式中對寄存器號加以編址。2022/10/115.1.3、CPU中的主要寄存器5.1 2022/10/155.1.3、CPU中的主要寄存器5.1 CPU的功能和組成6. 程序狀態(tài)字（PSW） 狀態(tài)條件寄存器保存由算術指令和邏輯指令運行或測試的結果建立的各種條件碼內容，如運算結果進位標志(C)，運算結果溢出標志（V)，運算結果為零標 志(Z)，運算結果為負標志(N)等等。這些標志位通常分別由 1位觸發(fā)器保存。除此之外，狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。因

9、此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器。2022/10/115.1.3、CPU中的主要寄存器5.1 2022/10/155.1.4、操作控制器和時序產生器5.1 CPU的功能和組成通常把許多寄存器之間傳送信息的通路，稱為數(shù)據(jù)通路。操作控制器的功能:根據(jù)指令操作碼和時序信號，產生各種操作控制信號，以便正確地選擇數(shù)據(jù)通路，把有關數(shù)據(jù)打入到一個寄存器，從而完成取指令和執(zhí)行指令的控制。根據(jù)設計方法不同，操作控制器可分為兩種:1.硬連線控制器，它是采用時序邏輯技術來實現(xiàn)的；2.稱為微程序控制器，它是采用存儲邏輯來實現(xiàn)的。操作控制器產生的控制信號必須定時，為此必須有時序產生器。因為計算

10、機高速地進行工作，每一個動作的時間是非常嚴格的，不能太早也不能太遲。時序產生器的作用，就是對各種操作信號實施時間上的控制。2022/10/115.1.4、操作控制器和時序產生器5.12022/10/155.2.1 指令周期的基本概念5.2.2 MOV的指令周期5.2.3 LAD的指令周期5.2.4 ADD的指令周期5.2.5 STO的指令周期5.2.6 JMP的指令周期5.2.7 用方框圖語言表示指令周期5.2 指令周期2022/10/115.2.1 指令周期的基本概念5.2 指2022/10/155.2 指令周期5.2.1 指令周期的基本概念2022/10/115.2 指令周期5.2.1 指

11、令周期的2022/10/15指令周期：指取指令、分析指令到執(zhí)行完該指令所需的全部時間。各種指令的指令周期相同嗎？為什么？機器周期通常又稱CPU周期，通常把一條指令周期劃分為若干個機器周期，每個機器周期完成一個基本操作。主存的工作周期(存取周期)為基礎來規(guī)定CPU周期，比如，可以用CPU讀取一個指令字的最短時間來規(guī)定CPU周期不同的指令，可能包含不同數(shù)目的機器周期。一個機器周期中，包含若干個機器周期（節(jié)拍脈沖或T脈沖）。CPU周期規(guī)定，不同的計算機中規(guī)定不同5.2 指令周期5.2.1 指令周期的基本概念2022/10/11指令周期：指取指令、分析指令到執(zhí)行完該指2022/10/15時鐘周期在一個

12、機器周期內，要完成若干個微操作。這些微操作有的可以同時執(zhí)行，有的需要按先后次序串行執(zhí)行。因而需要把一個機器周期分為若干個相等的時間段，每一個時間段稱為一個節(jié)拍。節(jié)拍常用具有一定寬度的電位信號表示，稱之為節(jié)拍電位。節(jié)拍的寬度取決于CPU完成一次基本的微操作的時間，如：ALU完成一次正確的運算，寄存器間的一次數(shù)據(jù)傳送等。5.2 指令周期5.2.1 指令周期的基本概念2022/10/11時鐘周期5.2 指令周期5.2.1 指2022/10/155.2 指令周期5.2.1 指令周期的基本概念2022/10/115.2 指令周期5.2.1 指令周期的2022/10/155.2.2指令周期5.2 指令周期

13、5.2.2 MOV指令的指令周期2022/10/115.2.2指令周期5.2 指令周期5.22022/10/15取指周期 程序計數(shù)器PC中裝入第一條指令地址101（八進制）； PC的內容被放到指令地址總線ABUS（I）上，對指存進行譯碼，并啟動讀命令； 從101號地址讀出的MOV指令通過指令總線IBUS裝入指令寄存器IR； 程序計數(shù)器內容加1，變成102，為取下一條指令做好準備； 指令寄存器中的操作碼（OP）被譯碼； CPU識別出是MOV指令，至此，取指周期即告結束。WR/RD2022/10/11取指周期 程序計數(shù)器PC中裝入第一條指2022/10/155.2.2MOV指令的指令周期-執(zhí)行 操

14、作控制器（OC）送出控制信號到通用寄存器，選擇R1（10）作源寄存器，選擇R0作目標寄存器； OC送出控制信號到ALU，指定ALU做傳送操作； OC送出控制信號，打開ALU輸出三態(tài)門，將ALU輸出送到數(shù)據(jù)總線DBUS上。注意，任何時候DBUS上只能有一個數(shù)據(jù)。 OC送出控制信號，將DBUS上的數(shù)據(jù)打入到數(shù)據(jù)緩沖寄存器DR（10）； OC送出控制信號，將DR中的數(shù)據(jù)10打入到目標寄存器R0，R0的內容由00變?yōu)?0。至此，MOV指令執(zhí)行結束。執(zhí)行周期2022/10/115.2.2MOV指令的指令周期-執(zhí)行 2022/10/15取指周期執(zhí)行周期5.2 指令周期5.2.2 LAD指令的指令周期202

15、2/10/11取指周期5.2 指令周期5.2.2 L2022/10/152022/10/112022/10/155.2 指令周期5.2.2 ADD指令的指令周期(RR型)2022/10/115.2 指令周期5.2.2 ADD指令2022/10/15ADD指令的指令周期2022/10/11ADD指令的指令周期2022/10/155.2 指令周期5.2.2 STO 指令的指令周期(RS型)2022/10/115.2 指令周期5.2.2 STO 指2022/10/15STO指令的指令周期2022/10/11STO指令的指令周期2022/10/155.2 指令周期5.2.2 JMP指令的指令周期2022/10/115.2 指令周期5.2.2 JMP指令2022/10/15JMP指令的指令周期2022/10/11JMP指令的指令周期2022/10/155.2.7用方框圖語言表示的指令周期引入目的主要是為了教學目的（控制器設計）方法：指令系統(tǒng)設計（模型機的五指令系統(tǒng)）方框按CPU周期方框內內容數(shù)據(jù)通路操作或控制操作菱形符號判別或測試公操作前邊所講述的5種操作的框圖描述5.2 指令周期2022/10/115.2.7用方框圖語言表示的指令周期引入2022/10/15取指執(zhí)行5.2.7用方框圖語言表