第四、六章總線與接口技術(shù)2022/10/201本章重點(diǎn)掌握總線的組織形式及關(guān)鍵要素、帶寬、仲裁、時(shí)序串行通信總線的基本特性輸入/輸出系統(tǒng)基本控制方式的特點(diǎn)及適用條件接口電路的基本結(jié)構(gòu)及地址映射、地址譯碼、總線隔離等關(guān)鍵設(shè)計(jì)技術(shù)無(wú)條件、查詢及中斷控制接口的硬件及驅(qū)動(dòng)設(shè)計(jì)方法2電子工程學(xué)院4.1總線技術(shù)總線：計(jì)算機(jī)系統(tǒng)中的信息傳輸通道，由系統(tǒng)中各個(gè)部件所共享。其特點(diǎn)在于公用性，由多條通信線路（線纜）組成。計(jì)算機(jī)系統(tǒng)通常包含不同種類的總線，在不同層次上為計(jì)算機(jī)組件之間提供通信通路采用總線的原因:非總線結(jié)構(gòu)的N個(gè)設(shè)備的互聯(lián)線組數(shù)為N*(N-1)/2非總線結(jié)構(gòu)的M發(fā)N收設(shè)備間的互聯(lián)線組數(shù)為M*N采用總線的優(yōu)勢(shì)減少部件間連線的數(shù)量擴(kuò)展性好，便于構(gòu)建系統(tǒng)便于產(chǎn)品更新?lián)Q代3電子工程學(xué)院總線協(xié)議設(shè)計(jì)要素信號(hào)線類型專用信號(hào)線、復(fù)用信號(hào)線總線仲裁方法集中仲裁、分布仲裁總線定時(shí)方法同步、異步、半同步總線寬度地址總線、數(shù)據(jù)總線數(shù)據(jù)傳輸類型讀/寫(xiě)/讀-修改-寫(xiě)/寫(xiě)后讀/塊傳輸4電子工程學(xué)院總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級(jí)總線）系統(tǒng)內(nèi)總線（插板級(jí)總線）系統(tǒng)外總線（通信總線）非通用總線（與具體芯片有關(guān)）通用標(biāo)準(zhǔn)總線地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時(shí)序關(guān)系(握手方式)同步異步半同步同步異步單總線多級(jí)總線按總線組織雙總線5電子工程學(xué)院計(jì)算機(jī)系統(tǒng)④外部總線、(系統(tǒng))外總線如并口、串口主板③系統(tǒng)總線、(系統(tǒng))內(nèi)總線如ISA、PCICPU②片(間)總線三總線形式①片內(nèi)總線單總線形式計(jì)算機(jī)系統(tǒng)的四層總線結(jié)構(gòu)運(yùn)算器寄存器控制器存儲(chǔ)芯片I/O芯片擴(kuò)展接口板擴(kuò)展接口板其他計(jì)算機(jī)系統(tǒng)其他儀器系統(tǒng)6電子工程學(xué)院總線的組織形式組織形式：?jiǎn)慰偩€、雙總線，多級(jí)總線單總線特征：存儲(chǔ)器和I/O分時(shí)使用同一總線優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，成本低廉，易于擴(kuò)充缺點(diǎn)：帶寬有限，傳輸率不高（可能造成物理長(zhǎng)度過(guò)長(zhǎng)）7電子工程學(xué)院雙總線特征：存儲(chǔ)總線+I/O總線優(yōu)點(diǎn)：提高了總線帶寬和數(shù)據(jù)傳輸速率，克服單總線共享的限制，以及存儲(chǔ)/IO訪問(wèn)速度不一致而對(duì)總線的要求也不同的矛盾特點(diǎn)：CPU繁忙8電子工程學(xué)院多級(jí)總線特征：高速外設(shè)和低速外設(shè)分開(kāi)使用不同的總線優(yōu)點(diǎn)：高效，進(jìn)一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率缺點(diǎn)：復(fù)雜9電子工程學(xué)院微機(jī)的典型多級(jí)總線結(jié)構(gòu)存儲(chǔ)總線高速I(mǎi)O總線低速I(mǎi)O總線10電子工程學(xué)院微機(jī)系統(tǒng)中的內(nèi)總線（插板級(jí)總線）11電子工程學(xué)院微機(jī)系統(tǒng)中的外總線（通信總線）12電子工程學(xué)院傳統(tǒng)芯片的三總線哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址程序讀總線數(shù)據(jù)讀寫(xiě)總線程序/數(shù)據(jù)讀寫(xiě)控制數(shù)據(jù)程序馮?諾依曼體系結(jié)構(gòu)MPURAMROMI/O接口外設(shè)ABDBCB數(shù)據(jù)地址13電子工程學(xué)院現(xiàn)代芯片總線結(jié)構(gòu)14電子工程學(xué)院典型的總線控制信號(hào)總線的控制信號(hào)存儲(chǔ)器寫(xiě)信號(hào)存儲(chǔ)器讀信號(hào)I/O寫(xiě)信號(hào)I/O讀信號(hào)總線請(qǐng)求信號(hào)總線授予信號(hào)中斷請(qǐng)求信號(hào)中斷應(yīng)答信號(hào)時(shí)鐘信號(hào)復(fù)位信號(hào)15電子工程學(xué)院總線隔離與驅(qū)動(dòng)不操作時(shí)把功能部件與總線隔離同一時(shí)刻只能有一個(gè)部件發(fā)送數(shù)據(jù)到總線上提供驅(qū)動(dòng)能力數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動(dòng)多個(gè)部件提供鎖存能力具有信息緩存和信息分離能力16電子工程學(xué)院總線的性能指標(biāo)總線時(shí)鐘頻率：總線上的時(shí)鐘信號(hào)頻率總線寬度：數(shù)據(jù)線、地址線寬度總線速率：總線每秒所能傳輸數(shù)據(jù)的最大次數(shù)。總線速率=總線時(shí)鐘頻率/總線周期數(shù)總線周期數(shù)：總線傳送一次數(shù)據(jù)所需的時(shí)鐘周期數(shù)有些幾個(gè)周期才能傳輸1個(gè)數(shù)據(jù)總線帶寬：總線每秒傳輸?shù)淖止?jié)數(shù)同步方式總線負(fù)載能力17電子工程學(xué)院總線寬度總線寬度總線所設(shè)置的通信線路（線纜）的數(shù)目用于傳送數(shù)據(jù)的信號(hào)線的數(shù)目為數(shù)據(jù)總線寬度用于傳輸?shù)刂返男盘?hào)線的數(shù)目為地址總線寬度如8位、16位、32位、64位等數(shù)據(jù)總線寬度決定了計(jì)算機(jī)總線的性能地址總線的寬度則決定了系統(tǒng)的尋址能力18電子工程學(xué)院總線帶寬總線帶寬(busbandwidth)：?jiǎn)挝粫r(shí)間內(nèi)總線能傳送的最大數(shù)據(jù)量（bps/Bps）用“總線速率×總線位寬/8=時(shí)鐘頻率×總線位寬/(8×總線周期數(shù))”表示總線位寬：數(shù)據(jù)信號(hào)線的數(shù)目，同一時(shí)刻傳輸?shù)臄?shù)據(jù)位數(shù)總線復(fù)用；成本、串?dāng)_；時(shí)鐘頻率總線偏離（skew）、兼容性19電子工程學(xué)院CPU的前端總線(FSB)頻率為400MHz或800MHz，總線周期數(shù)為1/4(即1個(gè)時(shí)鐘周期傳送4次數(shù)據(jù))，位寬為64bit則FSB的帶寬為400×64/(8×1/4)=1.28GB/s或800×64/(8×1/4)=2.56GB/sPCI總線的頻率為33.3MHz，位寬為32位或64位，總線周期數(shù)為1則PCI總線的帶寬為：33.3×32/8=133MB/s或33.3×64/8=266MB/s例20電子工程學(xué)院總線帶寬的充分利用總線共享技術(shù)（多路復(fù)用）TDM、FDM、CDM、SDM、WDM其它信源編碼（如數(shù)據(jù)壓縮）、信道編碼（如調(diào)制解調(diào)）…時(shí)分復(fù)用頻分復(fù)用21電子工程學(xué)院4.1.2總線仲裁總線周期的4個(gè)階段：總線請(qǐng)求與仲裁、尋址、傳數(shù)、結(jié)束?？偩€仲裁(arbitration)也稱為總線判決：合理地控制和管理系統(tǒng)中多個(gè)主設(shè)備的總線請(qǐng)求，以避免總線沖突。分布式(對(duì)等式)仲裁控制邏輯分散在連接于總線上的各個(gè)部件或設(shè)備中協(xié)議復(fù)雜且昂貴，效率高集中式(主從式)仲裁采用專門(mén)的控制器或仲裁器總線控制器或仲裁器可以是獨(dú)立的模塊或集成在CPU中協(xié)議簡(jiǎn)單而有效，但總體系統(tǒng)性能較低22電子工程學(xué)院特點(diǎn)：各主控模塊共用請(qǐng)求信號(hào)線和忙信號(hào)線，其優(yōu)先級(jí)別由其在鏈?zhǔn)皆试S信號(hào)線上的位置決定；優(yōu)點(diǎn)：具有較好的靈活性和可擴(kuò)充性；缺點(diǎn)：主控模塊數(shù)目較多時(shí)，總線請(qǐng)求響應(yīng)的速度較慢；菊花鏈（串行）總線仲裁主控模塊1主控模塊2主控模塊N允許BG請(qǐng)求BR忙BB總線仲裁器……23電子工程學(xué)院三線菊花鏈仲裁原理任一主控器Ci發(fā)出總線請(qǐng)求時(shí)，使BR＝1任一主控器Ci占用總線，使BB＝1，禁止BG輸出主控器Ci沒(méi)發(fā)請(qǐng)求(BRi=0)，卻收到BG(BGINi＝l)，則將BG向后傳遞(BGOUTi＝l)當(dāng)BR＝1，BB＝0時(shí)，仲裁器發(fā)出BG信號(hào)。此時(shí)，BG＝1，如果仲裁器本身也是一個(gè)主控器，如微處理器，則在發(fā)出BG之前BB＝0時(shí)，它可以占用一個(gè)或幾個(gè)總線周期若Ci同時(shí)滿足：本地請(qǐng)求(BRi=1)；BB=0；檢測(cè)到BGINi端出現(xiàn)了上升沿。接管總線。Ci接管總線后，BG信號(hào)不再后傳，即BGOUTi＝024電子工程學(xué)院各主控器有獨(dú)立的總線請(qǐng)求BR、總線允許BG，互不影響總線仲裁器直接識(shí)別所有設(shè)備的請(qǐng)求，并向選中的設(shè)備發(fā)BGi特點(diǎn)：各主控模塊有獨(dú)立的請(qǐng)求信號(hào)線和允許信號(hào)線，其優(yōu)先級(jí)別由總線仲裁器內(nèi)部模塊判定；優(yōu)點(diǎn)：總線請(qǐng)求響應(yīng)的速度快；缺點(diǎn)：擴(kuò)充性較差；并行仲裁總線仲裁器C1C2Cn總線…BR1BG1BR2BG2BRnBGn…BBBCLK（總線時(shí)鐘）25電子工程學(xué)院串并行二維仲裁從下一設(shè)備主模塊1主模塊2主模塊3允許BG請(qǐng)求BR忙BB總線仲裁器……主模塊4到下一設(shè)備綜合了前兩種仲裁方式的優(yōu)點(diǎn)和缺點(diǎn)26電子工程學(xué)院分布式總線仲裁方式總線上各個(gè)設(shè)備都有總線仲裁模塊當(dāng)任何一個(gè)設(shè)備申請(qǐng)總線，置“總線忙”狀態(tài)，以阻止其他設(shè)備同時(shí)請(qǐng)求INOUT主設(shè)備1INOUT主設(shè)備2INOUT主設(shè)備3INOUT主設(shè)備4INOUT主設(shè)備5總線請(qǐng)求總線忙+5V仲裁線總線27電子工程學(xué)院控制器2（DMA控制器）UART程序存儲(chǔ)器PIO數(shù)據(jù)存儲(chǔ)器系統(tǒng)總線控制器1（系統(tǒng)CPU）仲裁器瓶頸傳統(tǒng)總線的仲裁方式28電子工程學(xué)院Avalon總線控制器2（DMA控制器）UART程序存儲(chǔ)器PIO數(shù)據(jù)存儲(chǔ)器系統(tǒng)總線控制器1（系統(tǒng)CPU）仲裁器Avalon總線的仲裁方式29電子工程學(xué)院4.1.3總線操作與時(shí)序總線操作：計(jì)算機(jī)系統(tǒng)中，通過(guò)總線進(jìn)行信息交換的過(guò)程稱為總線操作總線周期：總線設(shè)備完成一次完整信息交換的時(shí)間讀/寫(xiě)存儲(chǔ)器周期、讀/寫(xiě)IO口周期DMA周期、中斷周期多主控制器系統(tǒng)，總線操作周期一般分為四個(gè)階段總線請(qǐng)求及仲裁階段、尋址階段、傳數(shù)階段和結(jié)束階段單個(gè)主控制器系統(tǒng)，則只需要尋址和傳數(shù)兩個(gè)階段30電子工程學(xué)院總線主控制器的作用總線系統(tǒng)的資源分配與管理提供總線定時(shí)信號(hào)脈沖負(fù)責(zé)總線使用權(quán)的仲裁不同總線協(xié)議的轉(zhuǎn)換不同總線間數(shù)據(jù)傳輸?shù)木彌_31電子工程學(xué)院總線時(shí)序總線時(shí)序是指總線事件的協(xié)調(diào)方式，以實(shí)現(xiàn)可靠的尋址和數(shù)據(jù)傳送總線時(shí)序類型同步：所有設(shè)備都采用一個(gè)統(tǒng)一的時(shí)鐘信號(hào)來(lái)協(xié)調(diào)收發(fā)雙方的定時(shí)關(guān)系異步：依靠傳送雙方互相制約的握手(handshake)信號(hào)來(lái)實(shí)現(xiàn)定時(shí)控制半同步：具有同步總線的高速度和異步總線的適應(yīng)性32電子工程學(xué)院同步并行總線時(shí)序特點(diǎn)系統(tǒng)使用同一時(shí)鐘信號(hào)控制各模塊完成數(shù)據(jù)傳輸一般一次讀寫(xiě)操作可在一個(gè)時(shí)鐘周期內(nèi)完成，時(shí)鐘前、后沿分別指明總線操作周期的開(kāi)始和結(jié)束地址、數(shù)據(jù)及讀/寫(xiě)等控制信號(hào)可在時(shí)鐘沿處改變優(yōu)點(diǎn)：電路設(shè)計(jì)簡(jiǎn)單，總線帶寬大，數(shù)據(jù)傳輸速率快缺點(diǎn)：時(shí)鐘以最慢速設(shè)備為準(zhǔn)，高速設(shè)備性能將受到影響同步時(shí)鐘地址信號(hào)數(shù)據(jù)信號(hào)控制信號(hào)延時(shí)33電子工程學(xué)院異步并行總線時(shí)序特點(diǎn)：系統(tǒng)中可以沒(méi)有統(tǒng)一的時(shí)鐘源，模塊之間依靠各種聯(lián)絡(luò)（握手）信號(hào)進(jìn)行通信，以確定下一步的動(dòng)作優(yōu)點(diǎn)：全互鎖方式可靠性高，適應(yīng)性強(qiáng)缺點(diǎn)：控制復(fù)雜，交互的聯(lián)絡(luò)過(guò)程會(huì)影響系統(tǒng)工作速度地址信號(hào)數(shù)據(jù)信號(hào)主設(shè)備聯(lián)絡(luò)信號(hào)從設(shè)備聯(lián)絡(luò)信號(hào)①③②①準(zhǔn)備好接收（M發(fā)送地址信號(hào)）③已收到數(shù)據(jù)（M撤銷地址信號(hào)）④④完成一次傳送（S撤銷數(shù)據(jù)信號(hào)）②已送出數(shù)據(jù)（S發(fā)送數(shù)據(jù)信號(hào)）34電子工程學(xué)院35半同步并行總線時(shí)序特點(diǎn)：同時(shí)使用主模塊的時(shí)鐘信號(hào)和從模塊的聯(lián)絡(luò)信號(hào)優(yōu)點(diǎn)：兼有同步總線的速度和異步總線的可靠性與適應(yīng)性Ready信號(hào)可作為慢速設(shè)備的異步聯(lián)絡(luò)信號(hào)CLK信號(hào)作為快速設(shè)備的同步時(shí)鐘信號(hào)35電子工程學(xué)院4.2.3異步串行通信總線串行總線上的信息則按位傳輸，通常只需1根或2根數(shù)據(jù)線，沒(méi)有地址總線、控制總線采用差分信號(hào)(differentialsignal)傳輸技術(shù)具有低功耗、低誤碼率、低串?dāng)_和低輻射等優(yōu)點(diǎn)高速串行總線的三大特征差分信號(hào)傳輸以數(shù)據(jù)包形式傳送信息點(diǎn)對(duì)點(diǎn)通信COM口RS-232、RS-485串行通信接口USB接口SPI/QSPI串行擴(kuò)展接口I2CMicrowire36電子工程學(xué)院串行數(shù)據(jù)的通信方式單工半雙工雙工多工多工是一個(gè)作業(yè)系統(tǒng)可以同時(shí)執(zhí)行多個(gè)程式的能力37電子工程學(xué)院串行通信傳輸距離串行數(shù)據(jù)在基帶傳送方式下（指信號(hào)按原樣傳輸），通常只能傳輸幾十米至幾百米，并且傳輸速率越大，傳輸距離越短調(diào)制解調(diào)方法包括頻移鍵控FSK、幅移鍵控ASK、相移鍵控PSK等方式串行接口MODEMMODEM計(jì)算機(jī)串行接口計(jì)算機(jī)串行接口……38電子工程學(xué)院串行通信傳輸速率除總線帶寬(MB/s)外比特率(bps)：系統(tǒng)單位時(shí)間內(nèi)傳送有效二進(jìn)制數(shù)據(jù)的位數(shù)波特率：通信線路上基本電信號(hào)狀態(tài)的變化頻率基波傳送方式：比特率＝波特率載波傳送方式：比特率＝波特率×n常用標(biāo)準(zhǔn)波特率包括：110、300、600、1200、2400、4800、9600、15200…39電子工程學(xué)院串行通信的差錯(cuò)控制差錯(cuò)控制方式檢錯(cuò)重發(fā)ARQ(AutomaticRepeatRequest)：接收端檢錯(cuò)并要求重發(fā)，要反饋，通信效率低，差錯(cuò)控制簡(jiǎn)單前向糾錯(cuò)FEC(ForwardErrorCorrection)：接收端糾正錯(cuò)誤，差錯(cuò)控制電路復(fù)雜混合糾錯(cuò)HEC(HybridErrorCorrection)：綜合前2者，誤碼率低檢錯(cuò)：如何發(fā)現(xiàn)傳輸中的錯(cuò)誤，奇偶校驗(yàn)糾錯(cuò)：發(fā)現(xiàn)錯(cuò)誤后,如何消除和糾正錯(cuò)誤，CRC：循環(huán)冗余校驗(yàn)碼40電子工程學(xué)院傳輸方式串行同步：收發(fā)雙方需要使用（傳送）同一時(shí)鐘信號(hào)串行異步：雙方時(shí)鐘不要求嚴(yán)格同步串行同步同步方式：傳輸信息的字節(jié)與字節(jié)之間、位與位之間均與時(shí)鐘嚴(yán)格同步.通常以數(shù)據(jù)塊為基本單位進(jìn)行傳送41電子工程學(xué)院串行同步同步字符或同步標(biāo)志或采用硬件同步信號(hào)確定傳送的起始位置，然后傳送準(zhǔn)備好的信息數(shù)據(jù)，最后發(fā)送CRC校驗(yàn)字符同步串行數(shù)據(jù)傳輸格式42電子工程學(xué)院異步串行通信以字符為基本單位幀間異步，無(wú)需使用（傳送）同一時(shí)鐘源，收發(fā)雙方的時(shí)鐘在誤差范圍內(nèi)幀內(nèi)各位按固定時(shí)序和順序傳送43電子工程學(xué)院異步串行通信接收判決收發(fā)雙方的本地時(shí)鐘＝波特率因子n×波特率Tn＝16時(shí)起始位數(shù)據(jù)位b0接收方檢測(cè)到低電平連續(xù)檢測(cè)到8次低電平后確認(rèn)收到起始位收到起始位后每隔16個(gè)時(shí)鐘脈沖T對(duì)數(shù)據(jù)線采樣1次，以確保可以在穩(wěn)定狀態(tài)接收到該bit數(shù)據(jù)8T16T16T…………接收到的信號(hào)本地時(shí)鐘波特率因子就是發(fā)送／接收1個(gè)數(shù)據(jù)（1個(gè)數(shù)據(jù)位）所需要的時(shí)鐘脈沖個(gè)數(shù)，其單位是個(gè)／位.44電子工程學(xué)院一種異步通信數(shù)據(jù)幀結(jié)構(gòu)1位起始位，再?gòu)淖畹臀唬╞0）開(kāi)始傳送7位信息位，然后是1位奇偶校驗(yàn)位，最后是1位（或1.5位、2位）停止位偶校驗(yàn)、一位停止位時(shí)傳送數(shù)據(jù)53H時(shí)的波形停止位校驗(yàn)位D6D5D4D3D2D1D0起始位1010100110D7045電子工程學(xué)院

同步通信中除數(shù)據(jù)外還必須傳送時(shí)鐘，系統(tǒng)較復(fù)雜同步通信中附加的信息量少，傳送效率較高；（同步通信中每個(gè)數(shù)據(jù)塊會(huì)增加一些冗余信息，而異步通信中每個(gè)字符都會(huì)有一些附加信息位。）同步通信每次傳送一個(gè)數(shù)據(jù)塊，塊中各字符間不允許有間隔（如遇上有字符未準(zhǔn)備好的情況應(yīng)填入同步字符）；而異步通信每次傳送一個(gè)字符，字符間間隔任意；因此，同步串行通信適合較快地傳送大批數(shù)據(jù)的場(chǎng)合，一般用于網(wǎng)絡(luò)通信中；而異步串行通信適合較慢地傳送間斷性的數(shù)據(jù)，一般用于點(diǎn)對(duì)點(diǎn)通信中。異步串行通信與同步串行通信的比較46電子工程學(xué)院串行數(shù)據(jù)的格式及含義一些串行總線（接口）標(biāo)準(zhǔn)只約定實(shí)現(xiàn)信息傳輸?shù)幕痉椒?，而?duì)被傳輸信息的格式及含義不作規(guī)定，這些內(nèi)容應(yīng)由通信雙方遵循的通信協(xié)議確定，具體可包括以下內(nèi)容：數(shù)據(jù)先傳低位（LSB）還是高位（MSB）？每次傳送的數(shù)據(jù)位數(shù)目是否固定？如不固定，接收方如

何獲知本次傳送的數(shù)據(jù)位個(gè)數(shù)？通信雙方除收發(fā)普通數(shù)據(jù)外，是否還需要交換其它信息？

如需要，接收方該如何區(qū)分控制數(shù)據(jù)與其它信息？接收方如何確定本次傳送的開(kāi)始時(shí)間和結(jié)束時(shí)間？接收方如何辨別收到的數(shù)據(jù)是否正確？如數(shù)據(jù)出錯(cuò)該做

何種反應(yīng)和處理？……47電子工程學(xué)院接口技術(shù)2022/10/20486.1

I/O接口的功能與結(jié)構(gòu)當(dāng)代計(jì)算機(jī)的用途，在很大程度上取決于它所能連接的外圍設(shè)備的范圍由于外圍設(shè)備種類繁多，速度各異，不可能簡(jiǎn)單地把外圍設(shè)備全部連接到CPU上，這項(xiàng)任務(wù)通常由適配器（Adapter）部件來(lái)完成通過(guò)適配器可以實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制適配器通常稱為接口（Interface）49電子工程學(xué)院接口的概念接口就是指CPU和主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件，以便實(shí)現(xiàn)彼此之間的信息傳送。一個(gè)典型的計(jì)算機(jī)系統(tǒng)具有不同類型的外圍設(shè)備，因而會(huì)有不同類型的接口為了使所有的外圍設(shè)備彼此兼容并能在一起正確地工作，CPU規(guī)定了不同的信息傳送控制方法50電子工程學(xué)院接口的分類數(shù)據(jù)交換方式：串行數(shù)據(jù)接口、并行數(shù)據(jù)接口時(shí)序控制方式：同步接口、異步接口CPU訪問(wèn)I/O的控制方式：程序查詢接口程序中斷接口直接存儲(chǔ)器訪問(wèn)（DMA）接口通道工作對(duì)象：外圍接口、外設(shè)接口51電子工程學(xué)院接口邏輯通常做成標(biāo)準(zhǔn)化的部件，稱為標(biāo)準(zhǔn)接口。典型的接口通常具有如下功能：設(shè)備選擇：譯碼選擇設(shè)備、端口數(shù)據(jù)收發(fā)和格式轉(zhuǎn)換：讀/寫(xiě)，串/并、并/串接收、解釋、執(zhí)行CPU的命令：控制信號(hào)的實(shí)現(xiàn)外設(shè)狀態(tài)接收并轉(zhuǎn)發(fā)給CPU：端口狀態(tài)支持查詢、中斷、DMA等多種傳輸控制方式提供緩沖、暫存、驅(qū)動(dòng)能力：信號(hào)驅(qū)動(dòng)錯(cuò)誤檢測(cè)功能：奇偶校驗(yàn)復(fù)位接口功能52電子工程學(xué)院一個(gè)適配器必然有兩個(gè)接口：與系統(tǒng)總線的接口：CPU和適配器進(jìn)行數(shù)據(jù)交換，采用并行方式與外設(shè)的接口：適配器和外設(shè)進(jìn)行數(shù)據(jù)交換，可采用并行方式，也可采用串行方式接口技術(shù)組成：硬件：地址譯碼、讀寫(xiě)控制、總線緩沖、端口寄存器軟件：驅(qū)動(dòng)程序（初始化、傳送控制、結(jié)束控制等）53電子工程學(xué)院

總線外設(shè)數(shù)據(jù)緩沖/鎖存器狀態(tài)寄存器控制寄存器總線驅(qū)動(dòng)地址譯碼控制邏輯接總線一側(cè)接外設(shè)一側(cè)DBABCB數(shù)據(jù)信息控制信息狀態(tài)信息端口

端口(PORT)：接口中的寄存器一個(gè)外設(shè)可能有多個(gè)端口，一個(gè)端口也可能屬于多個(gè)外設(shè)；主機(jī)（CPU）可讀寫(xiě)、8位長(zhǎng)、存儲(chǔ)器映像或I/O獨(dú)立編址54電子工程學(xué)院與CPU相關(guān)的：

數(shù)據(jù)線、I/O選擇（地址線）、I/O讀/寫(xiě)數(shù)據(jù)緩存寄存器端口A寄存器端口B寄存器控制寄存器狀態(tài)寄存器CSRS1RS0RDWR時(shí)序控制電路I/O數(shù)據(jù)控制I/O數(shù)據(jù)狀態(tài)I/O選擇寄存器選擇I/O讀I/O寫(xiě)數(shù)據(jù)總線與外設(shè)相關(guān)的：

數(shù)據(jù)寄存器、控制寄存器、狀態(tài)寄存器--端口55電子工程學(xué)院6.1.2

端口編址存儲(chǔ)單元地址00000H00001H……FF0FFHFF100HFF101H……FFFFFH0000H0001H……FF00HI/O端口地址……FFFFH特點(diǎn)：系統(tǒng)視端口和存儲(chǔ)單元為不同的對(duì)象。優(yōu)點(diǎn)：系統(tǒng)中存儲(chǔ)單元和I/O端口的數(shù)量可達(dá)到最大。缺點(diǎn)：需專門(mén)信號(hào)來(lái)指示系統(tǒng)地址線上出現(xiàn)的是存儲(chǔ)單元地址還是端口地址；專用端口操作指令比較單一獨(dú)立編址56電子工程學(xué)院存儲(chǔ)單元地址00000H00001H……FF0FFHI/O端口地址FF100HFF101H……FFFFFH

特點(diǎn)：將端口看作存儲(chǔ)單元，僅以地址范圍的不同來(lái)區(qū)分兩者。

優(yōu)點(diǎn)：對(duì)端口的操作和對(duì)存儲(chǔ)單元的操作完全一樣，因此系統(tǒng)簡(jiǎn)單，并且對(duì)端口操作的指令種類較多

缺點(diǎn)：CPU對(duì)存儲(chǔ)單元和I/O端口的實(shí)際尋址空間都小于其最大尋址空間統(tǒng)一編址：存儲(chǔ)器映像編址（如ARM）57電子工程學(xué)院兩種編址方式比較存儲(chǔ)器CPUABDBCB接口外設(shè)接口外設(shè)CPUABDBCB存儲(chǔ)器存儲(chǔ)器讀寫(xiě)I/O讀寫(xiě)統(tǒng)一編址獨(dú)立編址58電子工程學(xué)院6.2接口地址譯碼將來(lái)自地址總線上的地址代碼翻譯成為所需要訪問(wèn)端口的選通信號(hào)I/O端口地址譯碼電路結(jié)構(gòu)譯碼電路的輸入信號(hào)地址信號(hào)：由地址范圍決定控制信號(hào)：數(shù)據(jù)流向（讀/寫(xiě)）、數(shù)據(jù)寬度（8位/16位）、是否采用奇/偶地址和DMA傳送方式譯碼電路的輸出信號(hào)：接口芯片的片選信號(hào)

端口的讀寫(xiě)控制：輸入需要緩沖，輸出需要鎖存59電子工程學(xué)院輸入緩沖電路當(dāng)讀有效時(shí)，才將緩沖器中的三態(tài)門(mén)打開(kāi)，使外設(shè)的數(shù)據(jù)進(jìn)入系統(tǒng)的數(shù)據(jù)總線其它時(shí)間，三態(tài)門(mén)處于高阻狀態(tài)，不影響總線上的其它操作微處理器系統(tǒng)外部輸入設(shè)備A0

B0A1

B1A2

B2A3

B3A4

B4A5

B5A6

B6A7

B7EDIR234567891817161514131211119譯碼片選IORDIR=1，A→BDIR=0，B→A74LS24560電子工程學(xué)院輸出鎖存選中鎖存器時(shí)，總線上的數(shù)據(jù)才能進(jìn)入鎖存器此后不管總線上的數(shù)據(jù)（鎖存器輸入端）如何變化，只要沒(méi)有再次使鎖存器的信號(hào)有效，鎖存器的輸出端就一直保持原來(lái)鎖存的信息不變。微處理器系統(tǒng)外部輸出設(shè)備D0

Q0D1

Q1D2

Q2D3

Q3D4

Q4D5

Q5D6

Q6D7

Q7CLKCLR34781314171825691215161974LS27311譯碼片選IOW74LS32+5V161電子工程學(xué)院I/O地址譯碼方法地址譯碼的方法靈活多樣高位地址線與CPU的控制信號(hào)進(jìn)行組合，經(jīng)譯碼電路產(chǎn)生I/O接口芯片的片選信號(hào)CS，實(shí)現(xiàn)系統(tǒng)中的接口芯片尋址

低位地址線直接接到I/O接口芯片的地址引腳，進(jìn)行I/O接口芯片的片內(nèi)端口尋址62電子工程學(xué)院I/O端口地址譯碼電路設(shè)計(jì)譯碼電路的形式固定式譯碼：接口中用到的端口地址不能更改可選式譯碼：譯碼電路采用的元器件來(lái)分門(mén)電路譯碼譯碼器譯碼可編程邏輯器件譯碼63電子工程學(xué)院讀077AH端口地址譯碼電路端口地址的二進(jìn)制形式A15

A14…A1

A00000011101111010端口讀：IOR，AEN譯碼輸出：/R77AH執(zhí)行MOVDX，77AH IN AL，DX

74LS32&A10A9A874LS30A6A5A4AENA1A3A14A13&A15A12A7A2&A11A0≥174LS2074LS04≥1≥11R77AH≥IOR64電子工程學(xué)院讀/寫(xiě)操作77AH端口地址的譯碼電路IOWW77AH&A10A9A874LS30A6A5A4AENA1A3A14A13&A15A12A7A2&A11A0≥174LS2074LS04IOR74LS32≥1≥1≥1R77AH≥165電子工程學(xué)院譯碼器譯碼A15～A8為譯碼器使能A7～A5決定芯片端口范圍A4～A0選擇芯片片內(nèi)端口2AGGDMACSAA5BA6CA71AEN0YINTRCS1YT/CCS2YPPICS3Y4Y5Y6Y7Y2BGA10A9&A11A8A14A13&A15A1274LS2074LS13874LS0666電子工程學(xué)院6.3

接口信息傳輸方式外設(shè)數(shù)據(jù)變化緩慢，始終處于就緒狀態(tài),如開(kāi)關(guān)或LED接口結(jié)構(gòu)簡(jiǎn)單（通常只需要數(shù)據(jù)端口），適用面較窄無(wú)條件程序控制方式67電子工程學(xué)院條件程序控制(程序查詢)方式輸入設(shè)備數(shù)據(jù)端口讀選通狀態(tài)端口讀選通輸入選通輸入數(shù)據(jù)RQD＋5VDB（數(shù)據(jù)、狀態(tài)）READY(1bit)數(shù)據(jù)鎖存器（輸出端口）狀態(tài)緩沖器(輸入端口)輸出設(shè)備輸出選通RQD＋5VDB（數(shù)據(jù)、狀態(tài)）BUSY(1bit)①④ACK③狀態(tài)端口讀選通數(shù)據(jù)端口寫(xiě)選通②⑤⑥①②③④

接口避免了對(duì)端口的“盲讀”、“盲寫(xiě)”，數(shù)據(jù)傳送的可靠性高，且硬件接口相對(duì)簡(jiǎn)單。

外設(shè)應(yīng)具有必要的聯(lián)絡(luò)（握手）信號(hào)如READY、ACK

缺點(diǎn)是CPU工作效率低，I/O響應(yīng)速度慢；在有多個(gè)外設(shè)的系統(tǒng)中，CPU的查詢順序由外設(shè)的優(yōu)先級(jí)確定，實(shí)時(shí)性差。68電子工程學(xué)院使用程序查詢方式的打印機(jī)接口若狀態(tài)位為0，則表明先前送出的數(shù)據(jù)已被打印，可以再送下一個(gè)數(shù)據(jù)；若狀態(tài)位為1，則表明先前送出的數(shù)據(jù)還沒(méi)打印，就不能再送數(shù)據(jù)出去；69電子工程學(xué)院程序控制方式總結(jié)無(wú)條件控制（同步控制）特點(diǎn)：要求外設(shè)數(shù)據(jù)變化緩慢，操作時(shí)間固定，可以被認(rèn)為始終處于就緒狀態(tài)，如一組開(kāi)關(guān)或LED顯示管。優(yōu)點(diǎn)：簡(jiǎn)單，CPU隨時(shí)可無(wú)條件讀/寫(xiě)數(shù)據(jù)。缺點(diǎn)：無(wú)法保證數(shù)據(jù)總是有效，適用面窄。條件控制（查詢控制）特點(diǎn)：CPU主動(dòng)、外設(shè)被動(dòng)。執(zhí)行I/O操作時(shí)CPU總要先查詢外設(shè)狀態(tài)；若傳輸條件不滿足時(shí)，CPU等待直到條件滿足。

優(yōu)點(diǎn)：解決了CPU與外設(shè)之間的同步問(wèn)題，可靠性高。缺點(diǎn)：CPU利用率低，低優(yōu)先級(jí)外設(shè)可能無(wú)法及時(shí)得到服務(wù)70電子工程學(xué)院6.3.2

中斷傳輸方式中斷請(qǐng)求觸發(fā)器QRD數(shù)據(jù)緩沖控制端口中斷屏蔽觸發(fā)器QD+5VWR外設(shè)READYDBABDBINTRINTA接口避免了CPU反復(fù)低效率的查詢，適用于CPU任務(wù)繁忙、而數(shù)據(jù)傳送不太頻繁的系統(tǒng)中。外設(shè)應(yīng)具有必要的聯(lián)絡(luò)握手信號(hào)（如READY）作為中斷請(qǐng)求信號(hào)中斷可被響應(yīng)的條件中斷請(qǐng)求觸發(fā)器置位；中斷屏蔽觸發(fā)器清零；CPU內(nèi)部開(kāi)放中斷；CPU未處理更高級(jí)中斷；CPU現(xiàn)行指令執(zhí)行完；

優(yōu)先級(jí)排隊(duì)71電子工程學(xué)院中斷控制方式的特點(diǎn)可以實(shí)現(xiàn)實(shí)時(shí)故障處理可以實(shí)現(xiàn)CPU與外設(shè)及外設(shè)與外設(shè)之間的并行工作CPU處理流程中斷服務(wù)程序非預(yù)料事件中斷請(qǐng)求中斷響應(yīng)中斷返回啟動(dòng)啟動(dòng)外部設(shè)備現(xiàn)行主程序中斷服務(wù)子程序CPU中斷請(qǐng)求啟動(dòng)中斷響應(yīng)中斷返回72電子工程學(xué)院中斷系統(tǒng)組成：計(jì)算機(jī)中實(shí)現(xiàn)中斷功能的軟、硬件的總稱，一般包括CPU內(nèi)部配置的中斷機(jī)構(gòu)、外設(shè)接口中設(shè)計(jì)的中斷控制器及各類中斷服務(wù)子程序。功能：中斷及返回；優(yōu)先級(jí)排隊(duì)和嵌套中斷源，中斷類型號(hào)，中斷向量斷點(diǎn)，現(xiàn)場(chǎng)中斷嵌套，中斷優(yōu)先級(jí)，中斷屏蔽中斷處理過(guò)程檢測(cè)、判優(yōu)、響應(yīng)、處理、返回73電子工程學(xué)院簡(jiǎn)單中斷接口中的軟硬件功能SRCPDQ外設(shè)發(fā)出的中斷請(qǐng)求信號(hào)CPU中斷請(qǐng)求復(fù)位信號(hào)＋5V送至總線的中斷請(qǐng)求引腳CPU中斷請(qǐng)求允許信號(hào)硬件需完成的功能：可產(chǎn)生穩(wěn)定的中斷請(qǐng)求信號(hào)可屏蔽該中斷請(qǐng)求信號(hào)可清除該中斷請(qǐng)求信號(hào)軟件需完成的功能：

產(chǎn)生中斷請(qǐng)求允許信號(hào)產(chǎn)生中斷請(qǐng)求復(fù)位信號(hào)裝載中斷服務(wù)子程序?qū)⒂脩糁袛喾?wù)子程序的入口地址放入中斷向量表74電子工程學(xué)院中斷相關(guān)概念

中斷源：引起中斷的原因（可能是軟件或硬件）

中斷類型號(hào)：為區(qū)分不同中斷源進(jìn)行的編號(hào)

中斷向量：中斷服務(wù)子程序的入口地址異常75電子工程學(xué)院10150H、、、、MOVR1,0ADDR1,R2MOV[20H],R1、、、、、、、、

PUSHR1

、、

CPU在執(zhí)行此指令時(shí)，某中斷源發(fā)申請(qǐng)中斷;CPU在執(zhí)行完該指令后，轉(zhuǎn)去執(zhí)行中斷子程序斷點(diǎn)相關(guān)概念

斷點(diǎn)：指CPU執(zhí)行的現(xiàn)行程序（主程序）被中斷時(shí)的下一條指令的地址；

現(xiàn)場(chǎng)：指執(zhí)行中斷服務(wù)程序前CPU的運(yùn)行狀態(tài)，如CPU內(nèi)部各寄存器值等；CPU執(zhí)行完中斷服務(wù)子程序后返回這里繼續(xù)執(zhí)行主程序76電子工程學(xué)院相關(guān)概念:中斷嵌套CPU執(zhí)行流程中斷服務(wù)程序1非預(yù)料事件1中斷服務(wù)程序2非預(yù)料事件2

中斷嵌套的條件：1）中斷服務(wù)子程序1執(zhí)行過(guò)程中允許中斷；2）新到來(lái)的中斷應(yīng)比原中斷的優(yōu)先級(jí)高；注：為保護(hù)主程序及各級(jí)中斷服務(wù)程序的數(shù)據(jù)不被破壞，所有中斷服務(wù)程序均應(yīng)進(jìn)行保護(hù)及恢復(fù)操作；77電子工程學(xué)院中斷的軟件判優(yōu)法………至CPU的中斷輸入引腳+由外設(shè)設(shè)置的中斷請(qǐng)求寄存器12345678可由程序設(shè)置的中斷允許寄存器12345678設(shè)備優(yōu)先級(jí)由軟件查詢流程確定。試畫(huà)出工作流程；考慮如何得到中斷類型號(hào)；78電子工程學(xué)院中斷優(yōu)先權(quán)編碼電路

8-3編碼器A2A1A0B2B1B0比較器A>B…12中斷請(qǐng)求信號(hào)+至CPU的中斷輸入引腳優(yōu)先權(quán)失效信號(hào)+優(yōu)先權(quán)寄存器CPU1234567 8可由程序設(shè)置的中斷允許寄存器由外設(shè)設(shè)置的中斷請(qǐng)求寄存器……1234567 8設(shè)備優(yōu)先級(jí)由編碼器連接方式確定。79電子工程學(xué)院

設(shè)備優(yōu)先級(jí)由鏈?zhǔn)诫娐愤B接順序確定。菊花鏈?zhǔn)脚抨?duì)電路B1B2…H1H2G1G2…CPU的中斷響應(yīng)信號(hào)到設(shè)備1的中斷響應(yīng)信號(hào)輸出到設(shè)備2的中斷響應(yīng)信號(hào)輸出到設(shè)備7的中斷響應(yīng)信號(hào)輸出到設(shè)備8的中斷響應(yīng)信號(hào)輸出1234567 8可由程序設(shè)置的中斷允許寄存器由外設(shè)設(shè)置的中斷請(qǐng)求寄存器……至CPU的中斷輸入引腳+1234567 8A1A280電子工程學(xué)院中斷處理過(guò)程

中斷檢測(cè)

是否有中斷請(qǐng)求；

一般在每條指令執(zhí)行完后由CPU硬件自動(dòng)檢測(cè)；中斷判優(yōu)確認(rèn)已有中斷請(qǐng)求中優(yōu)先級(jí)最高的中斷源；一般CPU內(nèi)部和接口電路中都會(huì)進(jìn)行判優(yōu)；中斷響應(yīng)

保護(hù)斷點(diǎn)、現(xiàn)場(chǎng)，并獲取中斷向量；一般由CPU內(nèi)部硬件自動(dòng)完成；中斷服務(wù)運(yùn)行用戶自行編制的服務(wù)子程序；

中斷返回恢復(fù)現(xiàn)場(chǎng)、斷點(diǎn)；一般由CPU內(nèi)部硬件自動(dòng)完成；堆棧中斷向量表81電子工程學(xué)院直接存儲(chǔ)器訪問(wèn)（DMA）方式程序查詢傳送方式的特點(diǎn)不能實(shí)時(shí)響應(yīng)，電路簡(jiǎn)單；適用于簡(jiǎn)單的無(wú)實(shí)時(shí)性要求的場(chǎng)合；需要CPU參與；程序中斷傳送方式的特點(diǎn)實(shí)時(shí)響應(yīng)，需要中斷控制電路；適用于傳輸數(shù)據(jù)量較少，而要求實(shí)時(shí)性較高的場(chǎng)合；需要CPU參與；DMA方式實(shí)時(shí)響應(yīng)，需要DMA控制電路；適用于M、I/O之間大量數(shù)據(jù)的高速傳輸；CPU不參與；82電子工程學(xué)院DMA控制器結(jié)構(gòu)數(shù)據(jù)緩沖器地址緩沖器數(shù)據(jù)總線地址總線時(shí)序控制邏輯IORMEMRMEMW片選IOWCLK計(jì)數(shù)指示復(fù)位總線仲裁邏輯DMA控制邏輯地址寄存器計(jì)數(shù)寄存器狀態(tài)寄存器總線請(qǐng)求DMA響應(yīng)DMA請(qǐng)求總線響應(yīng)外設(shè)申請(qǐng)DMA操作總線響應(yīng)DMA請(qǐng)求DMAC初始化DMAC傳輸83電子工程學(xué)院DMA傳送過(guò)程可在I/O設(shè)備和存儲(chǔ)器之間直接傳送數(shù)據(jù)。一般用于高速批量數(shù)據(jù)的傳輸傳送時(shí)，源和目的均直接由硬件指定。傳輸?shù)臄?shù)據(jù)塊長(zhǎng)度需要指定，計(jì)數(shù)由硬件自動(dòng)進(jìn)行。在一批數(shù)據(jù)傳輸完成后，通過(guò)中斷方式通知CPU進(jìn)行后續(xù)處理。CPU和I/O設(shè)備能在一定程度上并行工作，效率高。I/ODMA請(qǐng)求DMAC總線請(qǐng)求CPU總線響應(yīng)DMA響應(yīng)84電子工程學(xué)院DMA的工作流程DMAC發(fā)存儲(chǔ)器地址在總線上傳送數(shù)據(jù)傳送結(jié)束？修改地址指針DMA結(jié)束，交還總線權(quán)CPU允許釋放總線，向DMAC發(fā)出總線應(yīng)答信號(hào)HLDADMAC向CPU發(fā)總線申請(qǐng)HOLDYN85電子工程學(xué)院無(wú)握手并行接口-按鍵接口線性鍵盤(pán)

每一個(gè)按鍵需要占用I/O端口的一根口線矩陣鍵盤(pán)

所有按鍵按行、列排列，較節(jié)約I/O口線非編碼鍵盤(pán)：主CPU處理按鍵的操作，降低了主CPU的效率編碼鍵盤(pán)：使用專用的CPU（單片機(jī)）處理按鍵操作，

緩減主CPU的負(fù)擔(dān)并行端口VCC86電子工程學(xué)院87采用掃描法的8×8矩陣鍵盤(pán)8位并行輸入端口8位并行輸出端口+5V10kΩ10kΩ10kΩ10kΩ第0行第1行第2行……第7行第0列第1列第2列第3列……第7列 第一步：判斷是否有鍵按下

輸出端口的各位都為低電平，即各列都為0讀取輸入端口數(shù)據(jù)，如果輸入不等于FFH，則有鍵被按下

第二步：確定按鍵號(hào)確定按鍵的列數(shù)：輸出掃描值，使某一列為低電平，其它為高電平；讀取行值，看是否有行線處于低電平確定按鍵的行數(shù)：循環(huán)右移行值，直到為087電子工程學(xué)院行掃描法程序流程

是否有一行接地？鍵盤(pán)命令處理是進(jìn)位位為0？否掃描值循環(huán)左移一位，使下一列為低電平鍵號(hào)+8，計(jì)數(shù)值-1否讀進(jìn)行值行值循環(huán)右移一位是結(jié)束是全部掃描完？否設(shè)鍵號(hào)=0，計(jì)數(shù)器=列數(shù)列掃描初值=11111110B輸出掃描值，使某一行為低電平鍵值+188電子工程學(xué)院采用行反轉(zhuǎn)法的8×8矩陣鍵盤(pán)8位并口B+5V10kΩ10kΩ10kΩ10kΩ……1.A口輸出全0（“00H”）。

2.B口輸入如為全1（“0FFH”）則表明無(wú)鍵按下，退出；否則繼續(xù)向下，B口讀入值包含按鍵所在列信息（如“0FEH”表示按鍵在第7列）。

3.B口輸出（2）中讀入的數(shù)據(jù)（如“0FEH”）。4.

A口輸入按鍵所在行信息（如“0EFH”表示按鍵在第4行）。5.根據(jù)（2）及（4）中讀入的信息計(jì)算按鍵編碼。……8位并口A89電子工程學(xué)院無(wú)握手并行接口-數(shù)碼顯示屏接口

共陰結(jié)構(gòu)：輸入控制端為高電平時(shí)，對(duì)應(yīng)的LED亮

共陽(yáng)結(jié)構(gòu)：輸入控制端為低電平時(shí)，對(duì)應(yīng)的LED亮多位數(shù)碼管組成的數(shù)碼顯示屏可以有動(dòng)態(tài)和靜態(tài)兩種顯示方式90電子工程學(xué)院6×8數(shù)碼顯示屏靜態(tài)顯示接口91電子工程學(xué)院6×8數(shù)碼顯示屏動(dòng)態(tài)顯示接口帶鎖存功能的并行輸出端口D0~D7D7D6D5D4D3D2D1D0D5D4D3D2D1D0位0位1位2位3位4位5D0~D5段選有效位選有效帶鎖存功能的并行輸出端口92電子工程學(xué)院數(shù)碼屏顯示方式靜態(tài)顯示：顯示位數(shù)少時(shí)使用各位（