一、填空題1.計(jì)算機(jī)的硬件基本組成包括控制器、運(yùn)算器、存儲器、輸入和輸出等五個(gè)部分。2.計(jì)算機(jī)的軟件一般分為系統(tǒng)軟件和應(yīng)用軟件兩大部分。3.計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件和軟件組成的多級層次結(jié)構(gòu)，這通常由微程序級、一般機(jī)器級、操作系統(tǒng)級、匯編語言級和高級語言級等組成，在每一級上都可以進(jìn)行程序設(shè)計(jì)。4.計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來看經(jīng)歷了五代的變化，分別是電子管、晶體管、集成電路、大規(guī)模集成電路和巨大規(guī)模集成電路。1.按IEEE754規(guī)范，一個(gè)浮點(diǎn)數(shù)由符號位S、階碼E、尾數(shù)M三個(gè)域組成，其中階碼E的值等于指數(shù)的真值e加上一個(gè)固定偏移值。2.在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為零操作數(shù)檢查、對階、尾數(shù)求和、結(jié)果規(guī)格化、舍入處理和溢出處理等步驟。3.對階時(shí)，使小階向大階看齊，使小階的尾數(shù)向右移位，每右__移一位，其階碼加一，直到兩數(shù)的階碼相等為止。4.提高加法器運(yùn)算速度的關(guān)鍵是降低進(jìn)位信號的傳播時(shí)間。先行進(jìn)位的含義是低有效位的進(jìn)位信號可以直接向最高位傳遞。現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過總線結(jié)構(gòu)來組織。按其總線數(shù)不同，大體有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)三種形式。6.浮點(diǎn)運(yùn)算器由階碼運(yùn)算器和尾數(shù)運(yùn)算器組成，它們都是定點(diǎn)運(yùn)算器。只要求能執(zhí)行階碼運(yùn)算器運(yùn)算，而加法和減法要求能進(jìn)行尾數(shù)運(yùn)算器運(yùn)算。7.兩個(gè)BCD碼相加，當(dāng)結(jié)果大于9時(shí)，修正的方法是將結(jié)果加6，并產(chǎn)生進(jìn)位輸出。設(shè)有七位二進(jìn)制信息碼0110101，則低位增設(shè)偶校驗(yàn)碼后的代碼為01101010。1.對存儲器的要求是容量大，速度快，成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級存儲和體系結(jié)構(gòu)。2.存儲器的技術(shù)指標(biāo)主要有存儲容量、存儲時(shí)間、存儲周期和存儲器帶寬。3.CPU能直接訪問由CACHE和內(nèi)存，但不能直接訪問外存。4.雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，前者采用空間并行技術(shù)，后者采用時(shí)間并行技術(shù)。5.主存與CACHE的地址映射有全相聯(lián)、直接、組相聯(lián)三種方式。6.虛擬存儲器指的是主存—外存，主存層次，它給用戶提供了一個(gè)比實(shí)際空間大得多的虛擬地址空間。7.虛擬存儲器只是一個(gè)容量非常大的存儲器邏輯模型，不是任何實(shí)際的存儲器，按照主存-外存層次的信息傳送單位不同，虛擬存儲器有物理式、段式頁式和段頁式三類。8.DRAM存儲器的刷新一般有集中式、分散式和異步式三種方式，之所以刷新是因?yàn)橛须姾尚孤缎枰ㄆ谘a(bǔ)充。指令系統(tǒng)是表征一臺計(jì)算機(jī)性能的重要因素，它的格式和功能不僅直接影響到機(jī)器的硬件結(jié)構(gòu)，也影響到系統(tǒng)軟件。指令格式是指令用二進(jìn)制代碼和操作碼表示的結(jié)構(gòu)形式，指令格式由字段和地址碼兩字段組成。指令字長度分為單字長、半字長、雙字長三種形式。形成指令地址的方式，稱為指令尋址方式，有順序?qū)ぶ泛吞S尋址兩種。形成操作數(shù)地址的方式，稱為數(shù)據(jù)尋址方式。操作數(shù)可以放在專用寄存器、通用寄存器、內(nèi)存寄存器和指令寄存器中。堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用先進(jìn)后出原理。按結(jié)構(gòu)不同分為寄存器堆棧和存儲器堆棧。7. 二地址指令中，操作數(shù)的物理位置有三種型式，分別是 寄存器-寄存器(RR)型、寄存器-存儲器(RS)型和存儲器-存儲器(SS)型。地址碼表示操作數(shù)的地址。以其數(shù)量為依據(jù)，可以將指令分為零地址指令、一地址指令、二地址指令和三地址指令等幾種。1. 在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由 系統(tǒng)總線、內(nèi)存總線和I/O總線等組成。一個(gè)適配器必須有兩個(gè)接口：一個(gè)是和系統(tǒng)總線的接口，CPU和適配器的數(shù)據(jù)交換是并行方式，二是和外設(shè)的接口，適配器和外設(shè)的數(shù)據(jù)交換是并行或串行方式。總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭用資源和的基礎(chǔ)上進(jìn)行工作。按照總線仲裁電路的位置不同，總線仲裁分為集中仲裁和分布仲裁。PCI總線是當(dāng)前流行的總線，是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線，又是至關(guān)重要的層次總線。單處理器系統(tǒng)中的總線可以分為三類，CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線稱為內(nèi)部總線；中、低速I/O設(shè)備之間互相連接的總線稱為 I/O總線；同一臺計(jì)算機(jī)系統(tǒng)內(nèi)的告訴功能部件之間相互連接的總線稱為 系統(tǒng)總線。一次總線的信息傳送過程大致可以分為五個(gè)階段，依次為請求總線、總線仲裁、尋址、信息傳送和狀態(tài)返回。在總線上，由一個(gè)主方向多個(gè)從方進(jìn)行寫操作稱為廣播；多個(gè)從方的數(shù)據(jù)在總線上完成AND或OR操作稱為廣集。磁表面存儲器的主要技術(shù)指標(biāo)有存儲密度、存儲容量、平均存取時(shí)間和數(shù)據(jù)傳輸率等四個(gè)部分。CRT顯示器上構(gòu)成圖像的最小單元或圖象中的一個(gè)點(diǎn)稱為像素，磁盤記錄面上的一系列同心圓稱為磁道。漢字在輸入時(shí)采用漢字輸入編碼如字形碼、拼音碼等，在存儲時(shí)采用漢字機(jī)內(nèi)碼，在顯示或打印時(shí)采用漢字字模編碼如點(diǎn)陣。磁盤上訪問信息的最小物理單位是記錄塊(扇區(qū))。溫徹斯特是一種可移動磁頭的固定盤片的磁盤機(jī)。按讀寫性質(zhì)劃分，光盤可以分為只讀型光盤、一次型光盤和重寫型光盤三種。二、單項(xiàng)選擇題1.計(jì)算機(jī)硬件能直接識別和執(zhí)行的語言是CA．高級語言B．匯編語言C．機(jī)器語言D．符號語言2.輸入、輸出設(shè)備以及輔助存儲器一般統(tǒng)稱為BA．I/O系統(tǒng)B．外圍設(shè)備C．外存儲器D．執(zhí)行部件3.馮·諾依曼機(jī)工作方式的基本特點(diǎn)是AA．按地址訪問并順序執(zhí)行指令B．精確結(jié)果處理C．存儲器按內(nèi)部地址訪問D．自動工作4.控制器、運(yùn)算器和存儲器合起來一般稱為DA．I/O部件B．內(nèi)存儲器C．外存儲器D．主機(jī)1.某數(shù)在計(jì)算機(jī)中用8421BCD碼表示為011110001001，其真值是AA．789DB．789HC．1887DD．11110001001B若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是 B 碼A．原B．補(bǔ)C．反D．移一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則其最小值是C10000011A．-127B．-32C．-125D．-3下列數(shù)中最小的數(shù)為C存儲單元是指BA．存放一個(gè)二進(jìn)制信息位的存儲元B．存放一個(gè)機(jī)器字的所有存儲元集合C．存放一個(gè)字節(jié)的所有存儲元集合D．存放兩個(gè)字節(jié)的所有存儲元集合2. 存儲周期是指為 CA．存儲器的讀出時(shí)間 B．存儲器的寫入時(shí)間C．存儲器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔D．存儲器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔3. 相聯(lián)存儲器是按 C 進(jìn)行尋址的存儲器A．地址指定方式B．堆棧存取方式C．內(nèi)容指定方式D．地址指定與堆棧存取方式結(jié)合4.交叉存儲器實(shí)質(zhì)上是一種A存儲器，它能執(zhí)行獨(dú)立的讀寫操作A．模塊式，并行，多個(gè)B．模塊式，串行，多個(gè)C．整體式，并行，一個(gè)D．整體式，串行，多個(gè)5.主存儲器和CPU之間增加CACHE的目的是AA．解決CPU和主存之間的速度匹配問題B．?dāng)U大主存的容量C．?dāng)U大CPU中通用寄存器的數(shù)量D．既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量6.采用虛擬存儲器的主要目的是DA．提高主存儲器的存取速度B．提高外存儲器的存取速度C．?dāng)U大外存儲器的存儲空間D．?dāng)U大主存的存儲空間，并能進(jìn)行自動管理和調(diào)度1. 指令系統(tǒng)中采用不同方式的目的主要是 BA．實(shí)現(xiàn)存儲程序和程序控制B．縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C．可以直接訪問外存D．提供擴(kuò)展操作碼的可能并降低指令譯碼難度2. 寄存器間接尋址方式中，操作數(shù)處在 CA．通用寄存器B．堆棧C．主存儲器D．程序計(jì)數(shù)器3. 指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實(shí)現(xiàn)_D_A．堆棧尋址B．程序的條件轉(zhuǎn)移C．程序的無條件轉(zhuǎn)移 D．程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移4. 方式對實(shí)現(xiàn)程序浮動提供了支持 BA．變址尋址B．相對尋址C．間接尋址D．寄存器間接尋址單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常需采用CA．堆棧尋址方式 B．立即尋址方式 C．隱含尋址方式 D．間接尋址方式計(jì)算機(jī)系統(tǒng)的輸入輸出接口是C之間的交接界面。A．CPU與存儲器B．存儲器與外圍設(shè)備C．主機(jī)與外圍設(shè)備 D．CPU與系統(tǒng)總線在集中式總線仲裁中，B方式響應(yīng)時(shí)間最快。A．菊花鏈B．獨(dú)立請求C．計(jì)數(shù)器定時(shí)查詢 D．分布作為現(xiàn)行PC機(jī)的主要系統(tǒng)總線是AA．PCI總線和ISA總線B．EISA總線和VESA總線C．ISA總線和AGP總線D．PCI總線4. 同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)镈A．同步通信不需要應(yīng)答信號且總線長度比較短B．同步通信用一個(gè)公共的時(shí)鐘信號進(jìn)行同步C．同步通信中，各部件存取時(shí)間比較接近D．以上各項(xiàng)因素的綜合結(jié)果1. 計(jì)算機(jī)的外圍設(shè)備是指 DA．輸入/輸出設(shè)備B．外存設(shè)備C．通信設(shè)備D．除主機(jī)外的其他設(shè)備2.CRT的顏色數(shù)為256色，則刷新存儲器每個(gè)單元的字長應(yīng)該為 BA．256位B．8位C．7位D．16位字符顯示器中的VRAM用來存放AA．顯示字符的ASCII碼B．BCD碼C．字模D．漢字內(nèi)碼4. 下列外存中，屬于順序存取存儲器的是 CA．軟盤B．硬盤C．磁帶D．光盤三、簡答題說明定點(diǎn)運(yùn)算器的主要組成答：ALU，寄存器，多路選擇器，移位器，數(shù)據(jù)通路等說明雙符號位法檢測溢出的方法答：在數(shù)據(jù)運(yùn)算前將符號位照樣再寫一次，構(gòu)成雙符號位。運(yùn)算后，如果雙符號位狀態(tài)=00，表示結(jié)果為正，無溢出；=11，表示結(jié)果為負(fù)，無溢出；=01，表示結(jié)果為負(fù)，有溢出；=10，表示結(jié)果為正，有溢出。計(jì)算機(jī)存儲系統(tǒng)分為哪幾個(gè)層次？答：計(jì)算機(jī)存儲系統(tǒng)一般指：CPU內(nèi)的寄存器、CACHE、主存、外存、后備存儲器等五個(gè)層次存儲保護(hù)主要包括哪幾個(gè)方面？答：存儲保護(hù)一般涉及存儲區(qū)域保護(hù)和訪問方式保護(hù)兩大方面。前者主要有頁表保護(hù)、鍵保護(hù)、環(huán)保護(hù)等方式，后者則主要考慮對主存信息使用的讀、寫、執(zhí)行三種方式的保護(hù)。說出至少三種加速CPU和存儲器之間有效傳輸?shù)拇胧４穑褐饕校?)加長存儲器的字長2)采用雙端口存儲器3)加入CACHE4)采用多體交叉存儲器1.一個(gè)比較完善的指令系統(tǒng)應(yīng)該包括哪幾類指令？數(shù)據(jù)傳送指令，算術(shù)運(yùn)算指令，邏輯運(yùn)算指令，程序控制指令，輸入/輸出指令，堆棧指令，字符串指令，特權(quán)指令2.說明RISC指令系統(tǒng)的主要特點(diǎn)指令條數(shù)少，指令長度固定，指令格式、尋址方式種類少，只有取數(shù)/存數(shù)指令訪問存儲器說明外圍設(shè)備有哪幾種類型有：輸入設(shè)備、輸出設(shè)備、外存設(shè)備、數(shù)據(jù)通信設(shè)備、過程控制設(shè)備說明磁盤找道時(shí)間和等待時(shí)間的含義磁盤找道時(shí)間是指磁頭移動到信息所在磁道所需要的時(shí)間，一般是一個(gè)平均時(shí)間值。等待時(shí)間是指磁頭等待當(dāng)前磁道上對應(yīng)扇區(qū)的信息到達(dá)磁頭下的時(shí)間，也一般是個(gè)平均時(shí)間值。四、計(jì)算與分析題將十進(jìn)制數(shù)（24/512）表示成浮點(diǎn)規(guī)格化數(shù)，要求階碼4位（含符號），移碼表示；尾數(shù)6位（含符號），用補(bǔ)碼表示-9-9-4解：（24/512）D=（16+8）×2=11000B×2=0.11000×2階碼用補(bǔ)碼表示為1100，用移碼即0100；整個(gè)數(shù)據(jù)表示即：0010011000寫出十進(jìn)制數(shù)-5的IEEE754編碼-9-9-4解：（24/512）D=（16+8）×2=11000B×2=0.11000×2階碼用補(bǔ)碼表示為1100，用移碼即0100；整個(gè)數(shù)據(jù)表示即：0010011000已知x和y，用變形補(bǔ)碼計(jì)算x+y，同時(shí)指出結(jié)果是否溢出X=0.11011，y=0.00011解：由題：1)[x] 補(bǔ)=0.11011，[y]補(bǔ)=0.00011，[x+y]補(bǔ)=[x]補(bǔ)+[y]補(bǔ)=00.1111011011+00.0001111110用雙符號位法檢查，結(jié)果沒有溢出，所以x+y=0.11110試用原碼陣列乘法器、補(bǔ)碼陣列乘法器、直接補(bǔ)碼并行乘法計(jì)算x×y1)X=0.11011，y=-0.11111解：由題：[x]補(bǔ)=0.11011，[y] 補(bǔ)=1.000011)[x×y]補(bǔ)＝1.0010111011[x×y]原＝1.1101000101注意：求補(bǔ)器不作用[x×y]補(bǔ)＝1.0010111011用原碼陣列除法器計(jì)算x÷yX=0.11000，y=-0.11111解：[q]原＝1.q1q2q3q4q5＝1.11000q＝-0.11000余數(shù)r＝(0.0000r5r6r7r8r9r10)＝0.00000110006.設(shè)階碼3位，尾數(shù)6位，按浮點(diǎn)運(yùn)算方法，完成以下取值的[x+y]、[x-y]運(yùn)算1)X=2-011-010×（-0.011110）×0.100101，y=2解：[x+y]浮=11100,1.010010即ｘ+y＝2-100×(-0.101110)[x-y]浮=11110,0.110001即ｘ-y＝2-010×0.110001設(shè)某RAM芯片，其存儲容量為16K×8位，問：該芯片引出線的最小數(shù)目應(yīng)該是多少？存儲器芯片的地址范圍是多少？解：由題：141)16K=2，所以地址線為14根，字長8位，所以數(shù)據(jù)線為8根，加上芯片片選信號CS，讀信號RD，寫信號WR，電源線、地線，其引出線最小數(shù)目為27根。存儲器芯片的地址范圍為：0000H～3FFFH。有一個(gè)16K×16的存儲器，用1K×4的DRAM芯片（內(nèi)部結(jié)構(gòu)為64×16）構(gòu)成，設(shè)讀/寫周期為0.1μs，問：采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號周期是多少？如采用集中刷新方式，存儲器刷新一遍最少用多少讀/寫周期？死時(shí)間率多少？解：由題：刷新信號間隔為2ms/64=31.25μs，此即刷新信號周期設(shè)T為讀/寫周期，且列向16組同時(shí)進(jìn)行刷新，則所需刷新時(shí)間為64T，已知T=0.1μs，則死時(shí)間率=64T/2000×100%=0.32%設(shè)存儲器容量為32M字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。若存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns。問：順序存儲器和交叉存儲器的平均存取時(shí)間、帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出 m=4字的信息總量都是：q=64位×4=256位順序存儲器和交叉存儲器連續(xù)讀出 4個(gè)字所需的時(shí)間分別是：T1=mT=4×200ns=800nsT2=T+(m-1)τ=200ns+3×50=350ns順序存儲器和交叉存儲器的平均存取時(shí)間分別是：T1a=T=200nsT2a=350ns/4=87.5ns7順序存儲器帶寬w1=q/t1=256b/800ns=32×10(b/s)7交叉存儲器帶寬w2=q/t2=256b/350ns=73×10(b/s)CPU執(zhí)行一段程序時(shí)，CACHE完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知CACHE存取周期為40ns，主存存取周期為160ns。分別求CACHE的命中率H、平均訪問時(shí)間Ta和CACHE主-存系統(tǒng)的訪問效率e。解：由題：H=Nc/(Nc+Nm)=5000/5200≈0.96Ta=Tc+(1-H)×Tm=40ns+(1-0.96)×160ns=46.4nsE=Tc/Ta=40ns/46.4ns×100%=86.2%設(shè)在異步串行傳輸系統(tǒng)中，每秒可傳輸20個(gè)數(shù)據(jù)幀，一個(gè)數(shù)據(jù)幀包含一個(gè)起始位，7個(gè)數(shù)據(jù)位，一個(gè)奇校驗(yàn)位，一個(gè)結(jié)束位，試計(jì)算其波特率和比特率。波特率=（1+7+1+1）×20=200波特，比特率=20×7=140b/s設(shè)某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于五個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為60MHz，求總線帶寬等于多少？總線帶寬=8B×60×106/5=96MB/s某顯示器的分辨率為800×600，灰度級為256色，試計(jì)算為達(dá)到這一顯示效果需要多少字節(jié)？所需字節(jié)數(shù)為：256色即28，每像素占8位=1字節(jié)，則800×600×B=480000B設(shè)顯示器分辨率為1024×768，顏色深度3B，幀頻為72Hz，計(jì)算刷新屏幕時(shí)存儲器帶寬是多少？所需帶寬=1024×768×3B×72/s=768K×216B=162MB/s設(shè)某硬盤有20個(gè)磁頭，1024個(gè)柱面，每柱面46個(gè)扇區(qū)，每扇區(qū)可記錄512字節(jié)。試計(jì)算該硬盤的容量。硬盤的容量=20×46×1024×512B=460MB五、設(shè)計(jì)題某機(jī)器中，已知配有一個(gè)地址空間為0000H～3FFFH的ROM區(qū)域，現(xiàn)在再用一個(gè)RAM芯片（8K×8）形成40K×16的RAM區(qū)域，起始地址為6000H，假設(shè)RAM芯片有CS#和WE#信號控制端，CPU的地址總線為A15～A0，數(shù)據(jù)總線為D15～D0，控制信號為R/W#（讀/寫），MREQ#（訪存），要求：畫出地址譯碼方案將RAM與ROM同CPU連接解：由題：所需RAM芯片數(shù)＝(40K×16)/(8K×8)=5×2RAM存儲器子系統(tǒng)擴(kuò)展方式為字位同時(shí)擴(kuò)展方式另由題意可知：ROM存儲器子系統(tǒng)地址空間區(qū)域?yàn)?000H～3FFFH，即16K×16的區(qū)域。簡單起見，假設(shè)ROM子系統(tǒng)由一塊16K×16的ROM芯片構(gòu)成。由于RAM子系統(tǒng)的起始地址為6000H，即與ROM子系統(tǒng)相隔8K的地址單元?？上茸鞒龃鎯ο到y(tǒng)的地址映像分析如下：5)由前述存儲映像表可知：如果把擴(kuò)展的存儲器看成每8K一個(gè)基本單位，則ROM芯片占2個(gè)8K，每個(gè)RAM模塊占一個(gè)8K，此時(shí)系統(tǒng)總共需要6個(gè)8K，針對8K所需要的片內(nèi)地址是13位：A0～A12，如果采用3-8譯碼器來產(chǎn)生片選信號，可選用地址的A13、A14、A15三位作為譯碼器信號輸入端，MREQ#信號控制譯碼器的動作，產(chǎn)生的八個(gè)譯碼器輸出中，ROM芯片需要占用連續(xù)的兩個(gè)輸出端，且從Y0開始；每個(gè)RAM模塊則只需占用一個(gè)輸出端，RAM部分總共要5個(gè)，由于是從6000H開始，實(shí)際是Y3～Y7。對于RAM子系統(tǒng)，由于是字位同時(shí)擴(kuò)展，按以下步驟進(jìn)行：先考慮位向擴(kuò)展：每兩片RAM芯片構(gòu)成一個(gè)模塊，存儲8K×16的信息。這兩個(gè)芯片共享以下信號：A0～A12，CS，WE#，區(qū)別是一片RAM處理D0～D7的數(shù)據(jù)信息，另一片處理同地址信號的D8～D15的數(shù)據(jù)信息。再考慮用前述小模塊構(gòu)成字向擴(kuò)展，共5個(gè)模塊。模塊內(nèi)共享A0～A12、D0～D15和WE#以及CS信號，模塊間的片選CS信號不同。對于ROM子系統(tǒng)，由于只有一片芯片，接A0～A13、D0～D15和OE以及CS信號即可。參考連接圖示意如下：四、綜合題指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。31 2423

19

0OP

I

目標(biāo)寄存器

20位地址操作碼：定長操作碼，可表示 128條指令；操作數(shù)：雙操作數(shù)，可構(gòu)成RS或SS型指令，有直接、寄存器、寄存器間接尋址方式，訪存范圍1M，可表示16個(gè)寄存器。設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是8位，有一條相對尋址的無條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指令給出的位移量D=0