計算機(jī)組成期末試卷（A）一、選擇題（每小題1分，共17分）1某SRAM芯片，存儲容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為.A64,16B16,64C64,8D16,16.2描述PCI總線中基本概念不正確的句子是.AHOST總線不僅連接主存，還可以連接多個CPUBPCI總線體系中有三種橋，它們都是PCI設(shè)備C以橋連接實現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上.某機(jī)字長32位，其中1位符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為A+（1-232）B+（1-23'）C232D231.變址尋址方式中，操作數(shù)的有效地址等于oA基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）D程序記數(shù)器內(nèi)容加上形式地址（位移量）.以下敘述中正確描述的句子是：?A同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作.計算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，同時。A減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)D加重了CPU的工作量.若浮點數(shù)用補(bǔ)碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是.A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點后第?位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù).主存貯器和CPU之間增加cache的目的是。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量.假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗的字符碼是一A11001011B11010110C11000001D11001001.中斷向量地址是：.A子程序入口地址 B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址.在機(jī)器數(shù)中，零的表示形式是唯一的。A原碼B補(bǔ)碼C移碼D反碼.某計算機(jī)字長32位，其存儲容量為4MB,若按半字編址，它的尋址范圍是A4MBB2MBC2MDIM.采用虛擬存貯器的主要目的是.A提高主存貯器的存取速度；B擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動管理和調(diào)度；C提高外存貯器的存取速度；D擴(kuò)大外存貯器的存貯空間；.微程序控制器中，機(jī)器指令與微指令的關(guān)系是oA每一條機(jī)器指令由一條微指令來執(zhí)行；B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行；C一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行；D一條微指令由若干條機(jī)器指令組成；.從下面浮點運算器的描述中選出兩個描述正確的句子oA.浮點運算器可用兩個松散連接的定點運算部件一階碼部件和尾數(shù)部件。B.階碼部件可實現(xiàn)加、減、乘、除四種運算。C.階碼部件只進(jìn)行階碼相加、相減和比較操作。D.尾數(shù)部件只進(jìn)行乘法和除法運算。.為確定下一條微指令的地址，通常采用斷定方式，其基本思想是.A.用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B.用微程序計數(shù)器uPC來產(chǎn)生后繼微指令地址C.通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址.下述I/O控制方式中， 主要由程序?qū)崿F(xiàn)。A.PPU方式 B.中斷方式 C.DMA方式 D.通道方式二、填空題（每空1分，共30分）.Cache是一種存儲器，是為了解決CPU和之間 上不匹配而采用的一項重要硬件技術(shù)。.字符信息是數(shù)據(jù)，它處理領(lǐng)域的問題。國際上采用的字符系統(tǒng)是七單元的碼。.指令格式中，操作碼字段表征指令的,地址碼字段指示。微型機(jī)中多采用混合方式的指令格式。.一個較完善的指令系統(tǒng)應(yīng)包含類指令，類指令，類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。.DMA和CPU分時使用內(nèi)存的三種方式是：,,?.RISC指令系統(tǒng)最大特點是： ； —固定； —種類少。.在計算機(jī)系統(tǒng)中，CPU對外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有—方式，方式，和方式。.硬布線控制器的設(shè)計方法是：先設(shè)計——流程圖，再利用——寫出綜合邏輯表達(dá)式，然后用等邏輯電路實現(xiàn)。.當(dāng)今的CPU芯片除了包括定點運算器、操作控制器外，還包括、運算器和管理部件。.虛擬存貯器通常由主存和兩級存貯系統(tǒng)組成。為了在一臺特定的機(jī)器上執(zhí)行程序，必須把映射到這臺機(jī)器主存貯器的 空間上，這個過程稱為地址映射。三.（8分）以知cache命中率H=0.98,主存比cache慢4倍,以知主存存取周期為200ns,求cache/主存的效率和平均訪問時間。四.（9分）已知X=-0.01ULY=+0.11001,求［X］補(bǔ)，［-X］補(bǔ)，［Y］補(bǔ)，［-Y］補(bǔ),X+Y=?,X-Y=?（要步驟）五.（9分）指令格式如下所示，OP為操作碼字段，試分析指令格式的特點。15 10 7 43 0OP源寄存器基值寄存器位移量（16位）六、（9分）CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。

七.（9分）用16KX1位的DRAM芯片構(gòu)成64KX8位的存儲器。要求：畫出該芯片組成的存儲器邏輯框圖。八、（9分）下表列出某機(jī)的尋址方式有效地址E的算法，請在第2行中填寫尋址方式名稱。計算機(jī)組成原理（B）一.填空題（每小題3分，共18分）。.2000年，超級計算機(jī)的最高浮點運算速度達(dá)到A._億次/秒，我國的B._號超級計算機(jī)浮點運算速度達(dá)到3840億次/秒，成為C.—之后第三個擁有高速計算機(jī)的國家。.按IEEE754標(biāo)準(zhǔn)，一個浮點數(shù)由A._,階碼E,尾數(shù)M三個域組成。其中階碼E的值等于指數(shù)的B._,加上一個固定C.—..閃速存儲器能提供高性能，低功率，高可靠性，以及A.—能力，為現(xiàn)有的B.—體系結(jié)構(gòu)帶來了巨大的變化，因此作為C.—用于便攜式電腦中。.并行處理技術(shù)已成為計算機(jī)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個步驟和階段。概括起來，主要有三種形式：A.—并行，B.—并行，C.一并行。.為了解決多個A.—同時競爭總線B.—,必須具有C—部件。.重寫型光盤分A._和B._兩種，用戶可對這類光盤進(jìn)行C._信息。二.（10分）設(shè)x=+15,y=-13,用帶求補(bǔ)器的原碼陣列乘法器求乘積xxy=?并用卜進(jìn)制數(shù)乘法進(jìn)行驗證。二.（11分）四位運算器框圖如圖A1.1所示，ALU為算術(shù)邏輯單元，A和B為三選一多路開關(guān)，預(yù)先已通過多路開關(guān)A的SW門向寄存器Ri,R2送入數(shù)據(jù)如下：Ri=0101,R2=1010.寄存器BR輸出端接四個發(fā)光二極管進(jìn)行顯示。其運算過程依次如下:顯示燈LDBR[gc BUSLDBR[gc BUS--hr 二LDR)BS0BSj圖圖A1.1LDR2R1(A)+R2(B)-*BR(1O1O);R2(A)+R1(B)-*BR(1111);Ri(A)+Ri(B)-*BR(1010);R2(A)+R2(B)fBR(lHl);R2(A)+BR(B)fBR(Ull);Ri(A)+BR(B)fBR(1010);試分析運算器的故障位置與故障性質(zhì)（“1”故障還是“0”故障），說明理由。四.（10分）用定量分析方法證明多模塊交叉存儲器帶寬大于順序存儲器帶寬。

五.（10分）下表列出Pentium機(jī)的9種尋址方式名稱及有關(guān)說明，請寫出對應(yīng)尋址方式有效地址E的計算方法。Pentium機(jī)尋址方式序號尋址方式名稱說明(1)立即操作數(shù)在指令中(2)寄存器操作數(shù)在某寄存器中，指令給出寄存器號(3)直接Disp為偏移量(4)基值B為基值寄存器(5)基值+偏移量(6)比例變址+偏移量I為變址寄存器，S為比例因子(7)基值+變址+偏移量(8)基值+比例變址+偏移量(9)相對PC為程序計算器.（11分）圖A1.2所示的CPU邏輯框圖中，有兩條獨立的總線和兩個獨立的存儲器。已知指令存儲器IM最大容量為16384字（字長18位），數(shù)據(jù)存儲器DM最大容量是65536字（字長16位）。各寄存器均有“打入"（Rin）"送出"（RG控制命令,但圖AL2中未標(biāo)出。BUS.IM 指令存亡81 操作控制器 數(shù)據(jù)存亡器DMBUS,圖A1.2（1）指出下列寄存器的位數(shù)：程序計數(shù)器PC,指令寄存器IR,累加器ACo、ACi,通用寄存器Ro?Rs,指令存儲器地址寄存器IAR,,指令存儲器數(shù)據(jù)存儲器IDR,數(shù)據(jù)存儲器地址寄存器DAR,數(shù)據(jù)存儲器數(shù)據(jù)寄存器DDR。（2）設(shè)機(jī)器指令格式為,17 13,12 0,0Plx-加法指令可寫為“ADDX（R）”淇功能是（AC。）+（（Ri）+X）fA。,其中（（R）+X）部分通過尋址方式指向數(shù)據(jù)存儲器DM?，F(xiàn)取氏為R.畫出ADD指令的指令周期流程圖，寫明“數(shù)據(jù)通路”和相應(yīng)的微操作控制信號。.（10分）畫出PCI總線結(jié)構(gòu)框圖，說明HOST總線，PCI總線，LAGACY總線的功能。

（10分）何謂SCSI?若設(shè)備的優(yōu)先級依次為CD-ROM,掃描儀，硬盤，請用SCSI進(jìn)行配置，畫出配置圖。九.（10分）試推導(dǎo)磁盤存儲器讀寫一塊信息所需的總時間公式。計算機(jī)組成原理試卷A評閱人得分一.填空題（每空2分，共40分）評閱人得分.（8D.34）16=（ ）10，計算機(jī)內(nèi)標(biāo)準(zhǔn)浮點數(shù)表示（短型）O.［X］補(bǔ)=10011010,真值X=,［X/4］補(bǔ)'o.X、丫為浮點數(shù)階碼，［X］移=111011H,［Y］移=01010101,［X—丫］移=o標(biāo)志位CVZN=o.ALU的核心部件是,兩個重要的進(jìn)位函數(shù),欲擴(kuò)展成32位運算器，需要片AM2901,片AM2902。.層次化存儲體系涉及到主存、輔存、Cache和寄存器，按存取速度由短至長的順序是o.基址寄存器的內(nèi)容為7000H,變址寄存器的內(nèi)容為02C0H,指令的地址碼為3FH,當(dāng)前指令的地址為7BC0H,變址編址訪存，有效地址為,相對編址有效地址為O.MOS存儲器分為和,前者是利用來保存信息，后者是利用來存貯信息。.主存容量8MB,虛存容量2G,頁面寬度8K,頁表長度為。.采用硬布線控制的計算機(jī)，其核心部件為。.微程序控制中，加法指令分為4個周期。它們是二選擇題（單選，將正確答案填入下表）（每空1分，共15分）評閱人得分評閱人得分劉曉悅123456789101112131415機(jī)器指令與微指令關(guān)系是A.每一條機(jī)器指令由一條微指令來執(zhí)行一段機(jī)器指令組成的程序可由一個微程序來執(zhí)行C.每一條機(jī)器指令由一段微指令組成的微程序來執(zhí)行2多重中斷嵌套方式其中斷響應(yīng)次序是完全由誰來決定。A.硬件 B.軟件 C.硬軟結(jié)合.微指令格式中，說法正確的是A.垂直型微指令采用較長的微程序結(jié)構(gòu)去換取較短的微指令結(jié)構(gòu)B垂直型微指令采用較短的微程序結(jié)構(gòu)去換取較長的微指令結(jié)構(gòu)

.在微程序流控制中，產(chǎn)生轉(zhuǎn)微子程序的下址可能出現(xiàn)在下列哪種方式A.增量與下址結(jié)合 B.多路轉(zhuǎn)移C.增量方式.存儲器的刷新是指A.動態(tài)存儲器的讀出過程 B.靜態(tài)存儲器的讀出過程C.動態(tài)存儲器的寫入過程 D.靜態(tài)存儲器的寫入過程.CPU訪存時序控制信號中，哪些是總線周期定義信號A.W/R、D/C、M/IO、READYBW/R、D/C、M/IO,ADSC.W/R、D/C、M/IO、LOCKD.W/R、CLK2、M/IO、ADSC.W/R、D/C、M/IO、LOCKD.W/R、CLK2、M/IO、ADS.在頁式虛擬存儲器結(jié)構(gòu)中，有關(guān)快表與慢表論述哪個是錯誤的。A.快表由硬件組成 B.快表是慢表的副本C.慢表實際是主存的頁表D.快表是主存的頁表.DMA是一種由哪種執(zhí)行的內(nèi)存與外設(shè)之間的數(shù)據(jù)直傳工作方式A.硬件 B.軟件 C.硬軟結(jié)合.下列邏輯部件不包含在運算器中的是A.累加器 B.ALUC.指令寄存器 D.狀態(tài)寄存器.Cache存儲器的內(nèi)容是怎樣調(diào)入的。A.由操作系統(tǒng)調(diào)入B.執(zhí)行程序時逐步調(diào)入C.指令系統(tǒng)設(shè)置的專用指令.寄存器間接尋址方式中，操作數(shù)處在A.通用寄存器B.內(nèi)存單元C.程序計數(shù)器D.堆棧A.CPU一主存13.A.CPU一主存13.采用DMA方式傳送數(shù)據(jù)時,沖突，優(yōu)先權(quán)的判定是A.CPUC.二者根據(jù)需要判定14..原碼乘除法運算適用于A.操作數(shù)必須都是正數(shù)C.對操作數(shù)符號沒有限制B.cache-主存 C.主存一輔存DMA占用總線控制權(quán)時，若與CPU訪存發(fā)生B.DMAD.DMA采用與CPU周期竊取方式。B.操作數(shù)必須具有相同的符號位D.以上都不對15.8259A中斷控制器，為了保證每個級別的中斷有機(jī)會被處理，中斷優(yōu)先級不可能選擇的方式是A.完全嵌套B.輪換A C.輪換B.評閱人得分劉曉悅?cè)治雠袛囝}(每空1分，以J、X表示，共9分)1.流水線技術(shù)中的“堵塞”問題，主要是發(fā)生在微程序順序執(zhí)行過程中。()

.通道是一個與CPU完全獨立的控制器。().主存向Cache傳送的信息單位是以段、頁或段頁方式。().控制器的控制方式是指形成控制不同操作序列的時序信號方式。().應(yīng)用再生電路的存儲器，其刷新過程是先行后列，每行都掛接刷新線路。().要準(zhǔn)確讀出SRAM地址信息，應(yīng)該按先有地址，后有R/W#的信號時序。().海明碼校驗實際是偶校驗。().對寄存器數(shù)據(jù)做加法與對主存數(shù)據(jù)做加法所裝載的微碼指令數(shù)相同。().動態(tài)MOS存儲器需要定期刷新，所以其工作效率不可能是100%。 ()評閱人得分四.寫出x—Y、XxY、X+Y每個計算過程中原操作數(shù)、結(jié)果所對應(yīng)的寄存器及有效的控制信號(15分)評閱人得分計數(shù)器Hour計數(shù)器Hour評閱人得分劉曉悅五、(6分)一個2路組相聯(lián)映像cache有32個存儲塊，每塊64字，主存1024個存儲塊，按字編址。①寫出cache容量和地址格式。②寫出主存容量和地址格式。③主存中第20塊映像cache中哪組哪塊中？評閱人文帆悅六(15分)某8位機(jī)器有地til空間為1800—1FFF的ROM區(qū)域用2KX4芯片設(shè)計RAM存儲系統(tǒng)，RAM地址^間為OOOO-OFFF。.寫出擴(kuò)展后的ROM容量。(3分).寫出擴(kuò)展后的RAM容量。(2分).畫出ROM、RAM存儲器系統(tǒng)與CPU雌哪堀幽。(10分)計算機(jī)組成原理試卷B第一題第二題第三題計算機(jī)組成原理試卷B第一題第二題第三題第四題總分40分10分1。分10分10分20分100分填空題(每空2分，共40分).(4C.34)16=( )2=()io(小數(shù)點位數(shù)保留3位)，計算機(jī)內(nèi)標(biāo)準(zhǔn)浮點數(shù)表示(短型)。.虛擬存儲器在運行時,CPU根據(jù)程序指令生成的地址是,該地址經(jīng)過轉(zhuǎn)換形成?.基址寄存器的內(nèi)容為5000H,變址寄存器的內(nèi)容為02B0H,指令的地址碼為3FH,當(dāng)前指令的地址為5B00H,變址編址訪存，有效地址為0.計算機(jī)內(nèi)浮點數(shù)的階碼用移碼表示，若［X］移=11101111,［Y］移=01010101,執(zhí)行［X—Y］移后，結(jié)果為 ,標(biāo)志位CVZN= o.寫算器的核心部件是,兩個重要的進(jìn)位函數(shù),欲擴(kuò)展成32位運算器，需要 片AM2901, 片AM2902。.控制器的控制而主要有o其中是CPU訪問外設(shè)的控制方式。.補(bǔ)碼的加減法中，可采用雙符號位補(bǔ)碼判別溢出，溢出條件是o.主存容量16MB,虛存容量4G,頁面寬度8K,頁表長度為。.［X］補(bǔ)=10011010,真值X= ,［X/8］if= o10..微程序控制中，加法指令分為4個周期。它們裒11.在微程序控制中，一般存放微程序的存儲器稱為o二選擇題(單選)(每空1分，共10分)1.下面有關(guān)存儲器的描述中，不正確的是()A.多體交叉存儲器主要解決擴(kuò)充容量問題B.訪問存儲器的請求是由CPU發(fā)出的Cache與CPU統(tǒng)一編址，即主存空間的某一部分屬于CacheCache的功能全山硬件實現(xiàn).指令周期是()CPU執(zhí)行一條指令的時間CPU從主存中取出一條指令的時間CPU從主存中取出一條指令的時間加上執(zhí)行這條指令的時間.微程序控制方式中，機(jī)器指令與微指令關(guān)系是()D.每一條機(jī)器指令由一條微指令來執(zhí)行E.一段機(jī)器指令組成的程序可由一個微程序來執(zhí)行F.每一條機(jī)器指令由一段微指令組成的微程序來執(zhí)行.多重中斷嵌套方式其中斷響應(yīng)次序是完全由誰來決定。()A.硬件 B.軟件 C.硬軟結(jié)合.微指令格式中，說法正確的是()A. 垂直型微指令采用較長的微程序結(jié)構(gòu)去換取較短的微指令結(jié)構(gòu)B.垂直型微指令采用較短的微程序結(jié)構(gòu)去換取較長的微指令結(jié)構(gòu).存儲器的刷新是指()A.動態(tài)存儲器的讀出過程B.靜態(tài)存儲器的讀出過程C.動態(tài)存儲器的寫入過程D.靜態(tài)存儲器的寫入過程.采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)要占用哪種時間 ( )A.一個指令周期B,一個機(jī)器周期C.一個時鐘周期D.?個存儲周期.Cache存儲器的內(nèi)容是怎樣調(diào)入的。()A.由操作系統(tǒng)調(diào)入 B.執(zhí)行程序時逐步調(diào)入C.指令系統(tǒng)設(shè)置的專用指令.全相聯(lián)映像是屬于哪個層次范疇()A.CPU一主存 B.cache一主存 C.主存一輔存10.DMA是一種由哪種執(zhí)行的內(nèi)存與外設(shè)之間的數(shù)據(jù)直傳工作方式()A.硬件 B.軟件 C.硬軟結(jié)合三分析判斷題(每空1分，以J、X表示，共10分).流水線技術(shù)在微程序控制和硬布線控制中均得到應(yīng)用。().CPU能直接訪問Cache和主存，但不能直接訪問磁盤和光盤().主存向Cache傳送的信息單位是以段、頁或段頁方式。().Cache與主存地址對應(yīng)是應(yīng)用某種函數(shù)關(guān)系().控制器的控制方式是指形成控制不同操作序列的時序信號方式。().禁止中斷可以由中斷允許觸發(fā)器來控制。().要準(zhǔn)確讀出SRAM地址信息，應(yīng)該按先有地址，后有R/W#的信號時序。().一般情況下，ROM與RAM在存儲體中是統(tǒng)一編址的。().存儲器一般采用CRC校驗().CPU內(nèi)通用寄存器的位數(shù)只取決于機(jī)器字長。()四綜合題(40分).已知Cache/主存系統(tǒng)效率為85%,平均訪問時間為60ns,Cache比主存快4倍，求主存周期是多少？Cache命中率是多少？(10分).設(shè)計一個4選1數(shù)據(jù)選擇器(用與、或、非元件)，按功能表要求，將適當(dāng)?shù)倪壿媹D填入圖框內(nèi)。(10分)功能表XIXO.計算并畫圖(20分) 某機(jī)器字長8位，用所給芯片設(shè)計一個存儲器，容量為12K,其中RAM為18K,ROM為低4K,最低地址為8000H。所給芯片類型：RAM為4KX4,ROM為4K義8及74LS138芯片若干。(1)地址線、數(shù)據(jù)線各為多少根？(2分)(2)寫出擴(kuò)展后RAM、ROM區(qū)域地址范圍。(4分)(3)每種芯片各需多少片？(4分)(4)畫出存儲器與CPU連接線路圖(10分)計算機(jī)組成原理試卷A、選擇題(每小題2分，共30分).下列數(shù)中最小的數(shù)是。A.(100100)2B.(43)gC.(110010)bcdD.(25)|6.計算機(jī)經(jīng)歷了從器件角度劃分的四代發(fā)展歷程，但從系統(tǒng)結(jié)構(gòu)上來看，至今絕大多數(shù)計算機(jī)仍屬于 型計算機(jī)。A.實時處理 B.智能化 C.并行 D.馮.諾依曼.存儲器是計算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來.A.存放數(shù)據(jù) B.存放程序 C.存放微程序 D.存放數(shù)據(jù)和程序.以下四種類型指令中，執(zhí)行時間最長的是.A.RR型指令B.RS型指令C.SS型指令 D.程序控制指令.計算機(jī)的外圍設(shè)備是指oA.輸入/輸出設(shè)備 B.外存儲器C.遠(yuǎn)程通信設(shè)備 D.除了CPU和內(nèi)存以外的其它設(shè)備.堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元，如果操作動作是：(A)-Mw,(SP)-lfSP,那么出棧操作的動作應(yīng)為。A.(Msp)fA,(SP)+1-SPB.(SP)+1-SP,(Msp)-AC.(SP)TfSP,(M.SP)fAD.(Msp)-A,(SP)-1-SP.某寄存器中的值有時是地址，因此只有計算機(jī)的才能識別它。A.譯碼器B.判別程序C.指令D.時序信號.寄存器間接尋址方式中，操作數(shù)處在。A.通用寄存器 B.主存單元 C.程序計數(shù)器 D.堆棧.假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是。A.11001011 B.11010110 C.11000001 D.1100101.丕是發(fā)生中斷請求的條件是.A.一條指令執(zhí)行結(jié)束 B.一次I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障 D.一次DMA操作結(jié)束.指令系統(tǒng)中采用不同尋址方式的目的主要是.A實現(xiàn)存貯程序和程序控制 B縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪問外存 D提供擴(kuò)展操作碼的可能并降低指令譯碼難度.某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是.A23B25C50D19.算術(shù)右移指令執(zhí)行的操作是.A符號位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位；B符號位不變，并順次右移I位，最低位移至進(jìn)位標(biāo)志位；C進(jìn)位標(biāo)志位移至符號位，順次右移1位，最低位移至進(jìn)位標(biāo)志位；D符號位填1,并順次右移1位，最低位移至進(jìn)位標(biāo)志位；.在定點運算器中，無論采用雙符號位還是單符號位，必須有,它一般用來實現(xiàn)OA譯碼電路，與非門； B編碼電路，或非門；C溢出判斷電路，異或門；D移位電路，與或非門；.在CPU中跟蹤指令后繼地址的寄存器是。A主存地址寄存器B程序計數(shù)器C指令寄存器D狀態(tài)條件寄存器二、填空題（每小題3分，共24分）.多個用戶共享主存時，系統(tǒng)應(yīng)提供Ao通常采用的方法是B保護(hù)和C保護(hù)，并用硬件來實現(xiàn)。.虛擬存貯器通常由主存和A兩級存貯系統(tǒng)組成。為了在一臺特定的機(jī)器上執(zhí)行程序，必須把B映射到這臺機(jī)器主存貯器的C 空間上，這個過程稱為地址映射。.主存與cache的地址映射有A,B,C 三種方式。.計算機(jī)系統(tǒng)中的存儲器分為A和Bo在CPU執(zhí)行程序時，必須將指令存放在C中。.DMA技術(shù)的出現(xiàn)，使得A可以通過8直接訪問C..中斷處理過程可以A進(jìn)行。B的設(shè)備可以中斷C的中斷服務(wù)程序。.存儲器的技術(shù)指標(biāo)有A、B和C存儲器帶寬。.設(shè)8位信息為01101101則海明校驗碼為?三.應(yīng)用題（6分）CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：Cache命中率H,Cache/主存系統(tǒng)的訪問效率e,平均訪問時間Ta。（9分）已知某16位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4KX4位SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式。問：（1）若每個模板為32Kx8位，共需幾個模塊板？（2）每個模塊內(nèi)共有多少片SRAM芯片？（3）主存共需多少SRAM芯片？CPU如何選擇模塊板？（8分）指令格式如下所示。OP為操作碼字段，試分析指令格式特點。31 26 22 1817 1615 0OP——源者:存器變址寄不:器偏移量（H分）已知X=2"°X0.11011011,Y=2l00X（-0.10101100）,求X+Y。（6分）簡述中斷處理過程？（6分）CPU結(jié)構(gòu)如圖B9.1所示，其中有一個累加寄存器AC,一個狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個寄存器的名稱。（2）簡述指令從主存取到控制器的數(shù)據(jù)通路。（3）簡述數(shù)據(jù)在運算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。圖B9.1（本試題共三大題 29小題到此結(jié)束）選擇題答案123456789101112131415本科生期末試卷答案選擇題C 2.D 3.D4.C5.D6.B 7.C8.BD 10.A11.B12.D13.B14.C15.B一、填空題A.存儲保護(hù)B.存儲區(qū)域C.訪問方式A.輔存B.邏輯地址 C.物理地址A.全相聯(lián)B.直接C.組相聯(lián)A.內(nèi)存B.外存C.內(nèi)存A.外圍設(shè)備B.DMA控制器C.內(nèi)存A.嵌套B.優(yōu)先級高C.優(yōu)先級低A.存儲容量 B.存取時間C.存儲周期1011001100111三.應(yīng)用題1.1.解：①命中率H=Nc/(Nc+Nm)=5000/(5000+200)=5000/5200=0.96②主存慢于cache的倍率R=Tm/Tc=160Ns/40Ns=4訪問效率：e= 1/[r+(l-r)H]=l/[4+(1—4)X0,96]=89.3% ③平均訪問時間Ta=Tc/e=40/0.893=45ns2.解：(1)由于主存地址碼給定18位，所以最大空間為2^=256K,主存的最大容量為256K?，F(xiàn)在每個模塊板的存貯容量為32KB,所以主存共需256KB/32KB=8塊板。(3分)(2)每個模塊板的存貯容量為32KB,現(xiàn)用4KX4位的SRAM芯片。每塊板采用位并聯(lián)與地址串聯(lián)相結(jié)合的方式：即用2片SRAM芯片拼成4KX8位(共8組)，用地址碼的低12位(A。?A”)直接接到芯片地址輸入端，然后用地址碼的高3位(A,?Ai2)通過3：8譯碼器輸出分別接到8組芯片的片選端。共8X2=16個SRAM(3分)(3)根據(jù)前面所得，共虛8個模板，每個模板上有16片芯片，故主存共需8X16=128片芯片(SRAM)。(1分)CPU選擇各模塊板的方法是：各模塊板均用地址碼A。?A,譯碼，而各模塊的選擇用地址碼最高三位AmA16,A”通過3：8譯碼器輸出進(jìn)行選擇。(3分)3解：(1)操作碼字段為6位，可指定26=64種操作，即64條指令。(2)單字長(32)二地址指令。(3)一個操作數(shù)在原寄存器(共有16個)，另一個操作數(shù)在存儲器中(由變址寄存器內(nèi)容+偏移量決定)，所以是RS型指令。(4)這種指令結(jié)構(gòu)用于訪問存儲器。4.解：為了便于直觀理解，假設(shè)兩數(shù)均以補(bǔ)碼表示，階碼采用雙符號位，尾數(shù)采用單符號位，則它們的浮點表示分別為：[X],t=00010,0.11011011[Y]?=00100,1.01010000(1)求階差并對階：AE=ElEy=[Ej*+[-Ey],h=00010+11100=11110即AE為-2,x的階碼小，應(yīng)使右移2位，艮加2,[X]i?=00010,0.11011011(11)其中(11)表示右移2位后移出的最低兩位數(shù)。(2)尾數(shù)和0.00110110 (11)+1.010101001.10001010 (11)(3)規(guī)格化處理尾數(shù)運算結(jié)果的符號位與最高數(shù)值位為同值，應(yīng)執(zhí)行左規(guī)處理，結(jié)果為1.00010101(10),階碼為00011。(4)舍入處理采用0舍1入法處理，則有1.00010101

1.00010110(5)判溢出階碼符號位為00,不溢出，故得最終結(jié)果為x+y=2011X(-0.11101010). (1)關(guān)中斷(2)保存斷點和現(xiàn)場(3)判別中斷源(④開中斷5)執(zhí)行中斷服務(wù)程序(。退出中斷.解：(1)a為數(shù)據(jù)緩沖寄存器DR,b為指令寄存器IR,c為主存地址寄存器，d為程序計數(shù)器PC。(2)主存M-緩沖寄存器DR-指令寄存器IR-操作控制器。(3)存貯器讀：M-DR-ALU-AC存貯器寫：AC-DR-M計算機(jī)組成原理試卷B選擇題(每小題2分，共40分).目前我們所說的個人臺式商用機(jī)屬于0A.巨型機(jī)B.中型機(jī)C.小型機(jī)D.微型機(jī).(2000)10化成十六進(jìn)制數(shù)是。A.(7CD)16B。(7D0)16C。(7E0)16D。(7F0)16.下列數(shù)中最大的數(shù)是oA.(10011001)2Bo(227)8C。(98)16D?(152)10.表示法主要用于表示浮點數(shù)中的階碼。A.原碼 B.補(bǔ)碼C.反碼D.移碼.在計算機(jī)中，普遍采用的字母與字符編碼是。A.BCD碼 B.16進(jìn)制C.格雷碼 D.ASCH碼.運算器的主要功能是進(jìn)行。A.邏輯運算 B.算術(shù)運算C.邏輯運算和算術(shù)運算 D.只作加法7,存儲器是計算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來。A.存放數(shù)據(jù) B.存放程序C.存放數(shù)據(jù)和程序 D.存放微程序.計算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲程序”的概念，最早提出這種概念的是.A.巴貝奇 B.馮.諾依曼C.帕斯卡D.貝爾.在CPU中，跟蹤后繼指令地指的寄存器是oA.指令寄存器 B,程序計數(shù)器 C地址寄存器D.狀態(tài)條件寄存器.CPU主要包括。A.控制器 B.控制器、運算器、cacheC,運算器和主存 D.控制器、ALU和主存.寄存器間接尋址方式中，操作數(shù)處在。A.通用寄存器 B.程序計數(shù)器 C.堆棧 D.主存單元.以下四種類型指令中，執(zhí)行時間最長的是oA.RR型B.RS型C.SS型 D.程序控制指令.算術(shù)右移指令執(zhí)行的操作是。A.符號位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位B.符號位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位C,進(jìn)位標(biāo)志位移至符號位，順次右移1位，最低位移至進(jìn)位標(biāo)志位D.符號位填1,并順次右移1位，最低位移至進(jìn)位標(biāo)志位.在主存和CPU之間增加cache存儲器的目的是。A.增加內(nèi)存容量 B.提高內(nèi)存可靠性C.解決CPU和主存之間的速度匹配問題 D.增加內(nèi)存容量，同時加快存取速度.單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用oA.堆棧尋址方式B.立即尋址方式C.隱含尋址方式 D.間接尋址方式.指令周期是指oA.CPU從主存取出一條指令的時間 B.CPU執(zhí)行一條指令的時間C.CPU從主存取出一條指令加上執(zhí)行這條指令的時間D.時鐘周期時間.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為oA.隱含尋址 B.立即尋址C.寄存器尋址 D.直接尋址.指令寄存器的作用是.A.保存當(dāng)前指令的地址 B.保存當(dāng)前正在執(zhí)行的指令C.保存下一條指令 D.保存上一條指令.計算機(jī)的存儲器系統(tǒng)是指.A.RAM存儲器B.ROM存儲器C.主存儲器 D.主存儲器和外存儲器.某寄存器芯片的存儲容量為8Kxi位，則它的地址線和數(shù)據(jù)線引腳相加的和為.A.11 B.12 C.13 D.14.填空題（每空1分，共19分）.奔騰CPU中，L2級cache的內(nèi)容是A.的子集，而B.的內(nèi)容又是C.的子集。.存儲A.并按B.順序執(zhí)行，這是馮.諾依曼型計算機(jī)的工作原理。.主存與cache的地址映射有A,B,C 三種方式。.計算機(jī)系統(tǒng)中的存儲器分為A和B.在CPU執(zhí)行程序時，必須將指令存放在C中。.存儲器的技術(shù)指標(biāo)有A、B和C存儲器帶寬。.尋址方式按操作數(shù)的物理位置不同，多使用A._ 型和B. 一型，前者比后者執(zhí)行速度快。.運算器的兩個主要功能是：A.,B.o8某機(jī)字長32位。其中1位符號位，31位表示尾數(shù)。若用定點整數(shù)表示，則最大正整數(shù)為A..應(yīng)用題（共41分）.請將十進(jìn)制數(shù)（123.375）轉(zhuǎn)化成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。.用16