第四章晶體管規(guī)則陣列設計技術

VLSIC是高度復雜的集成系統(tǒng)，為保證設計的正確性并且降低設計難度，提高設計效率，避免由于在版圖設計過程中采用復雜結構而引入不可靠因素，因此，在VLSI的設計技術中大量地采用規(guī)則結構，晶體管規(guī)則陣列設計技術就是其中之一。在這個結構中的基本單元就是MOS晶體管或CMOS晶體管對。4.1晶體管陣列及其邏輯設計應用

ROM是最常用的晶體管規(guī)則陣列，它以晶體管的有無來確定存儲的信號是“0”或“1”。4.1.1全NMOS結構ROM

動態(tài)NMOS或非結構ROM4.1.2ROM版圖1.NMOS或非結構ROM版圖

2.NMOS與非結構ROM版圖

例題：按照真值表，用NMOS或非ROM結構電路實現(xiàn)邏輯。

4.2MOS晶體管開關邏輯

MOS開關晶體管邏輯是建立在“傳輸晶體管”或“傳輸門”基礎上的邏輯結構，所以又稱為傳輸晶體管邏輯。信號的傳輸是通過導通的MOS器件，從源傳到漏或從漏傳到源。這時的信號接受端的邏輯值將同時取決于信號的發(fā)送端和MOS器件柵極的邏輯值。

4.2.1開關邏輯1.多路轉(zhuǎn)換開關MUX

CMOS結構的MUX帶有提升電路的MUX2.MUX邏輯應用

在MUX作為選擇開關的應用時，將B和A當作控制信號，而將C0~C3當作數(shù)據(jù)信號，如果反過來，仍是這個電路結構，將C0~C3當作邏輯功能控制信號，B和A作為邏輯數(shù)據(jù)信號，我們可以得到一個非常有趣地邏輯結構。

4.2.2棒狀圖

4.3PLA及其拓展結構

可編程邏輯陣列PLA也是典型的晶體管規(guī)則陣列結構，它采用兩級ROM形式構造電路，其兩級ROM陣列分別為“與平面”和“或平面”，這是源于大多數(shù)邏輯表達式采用“與-或”結構。它不用譯碼電路而直接將輸入變量的原量和非量送入晶體管陣列。

實際的PLA結構中，“與平面”并不是由“與門”陣列構成，同樣的，“或平面”也不是“或門”陣列，其兩個“平面”的組合是以“或非-或非”或者“與非-與非”，或者其他變形結構的陣列形式出現(xiàn)。

4.3.1“與非-與非”陣列結構4.3.2“或非-或非”陣列結構

當用“或非-或非”結構PLA實現(xiàn)邏輯時必須輸入取反、輸出取反。

4.3.3多級門陣列(MGA)

MGA是在PLA基礎上變化而成的多級門結構，雖然它被稱為門陣列，實際上它是多級PLA的組合，一個最明顯的標志是它對輸入、輸出位置的限制。

因為在每塊PLA中，“與平面”只能外部輸入，內(nèi)部輸出，“或平面”只能內(nèi)部輸入，外部輸出。

4.4門陣列

門陣列是一種規(guī)則化的版圖結構。門陣列版圖采用行式結構，在單元行內(nèi)規(guī)則的排列著以標準門定義的門單元。嚴格地講，門陣列不是一個實現(xiàn)邏輯的電路結構，它是一種版圖形式。

4.4.1門陣列單元

4.4.2整體結構設計準則

·電源、地線必須用鋁引線，為了使電源和地線通達各個單元，它們應設計成叉指形。電源、地線在各單元行的位置、寬度必須一致。對于外部的輸入、輸出單元的電源和地線的設計采用“回”字型結構，以保證電源和地線能夠通達到每一個單元?！げ捎么怪辈季€法，即水平方向用鋁線作為各單元間的互連線。垂直方向用多晶硅條或擴散條作為穿越單元行的通信以及鋁引線交叉的通道。由于鋁線與多晶硅條或擴散條可以互相跨越，因此它們可以共用同一個布線通道?！げ捎谩靶惺浇Y構”，即單元行和布線通道間隔排列，這種間隔便于CAD軟件實現(xiàn)自動布局布線?！?/p>

用掩模版編程的I/OPAD單元或獨立的I/O單元位于芯片四周。

4.4.3門陣列在VLSI設計中的應用形式

門陣列是一種規(guī)則陣列形式的版圖，與前面介紹的晶體管規(guī)則陣列所不同的是，在前述的晶體管規(guī)則陣列中，版圖和電路形式是相關的，運用什么樣的版圖必須有配套的電路設計方法。門陣列版圖對電路設計沒有嚴格的要求，可以完全按照人們習慣的設計方式構造電路，不必考慮邏輯的表達式應是什么形式。門陣列在VLSI設計中的應用有兩類三種主要的應用形式：電路的完全實現(xiàn)形式，包括固定門陣列和優(yōu)化門陣列；電路的局部實現(xiàn)形式，即在系統(tǒng)中的某一部分電路采用門陣列結構加以實現(xiàn)。顯然，在第一類中，VLSIC完全采用門陣列技術實現(xiàn)設計，而第二類僅僅在VLSIC中的一部分電路采用了門陣列。1.固定門陣列

固定門陣列采用預加工技術，就是說，在工廠里預先就加工了一些規(guī)格化的門陣列母片，這些母片已完成了主要的工藝流程，母片上已沉積了金屬層。所謂固定就是固定大小、固定結構、固定I/O數(shù)量的門陣列。固定大小就是對某一個預先制作的母片，它的門數(shù)是固定的，如500門、1000門、5000門，等等。固定結構就是對預先制作的母片，它的結構，如陣列有幾列、每列有幾行、每行的門數(shù)，行間有多少水平布線道、列間有多少豎直布線道、陣列外圍有多少布線道，等等，都是固定的。固定的I/O數(shù)量是指對預先制作的母片，它的外圍I/O的數(shù)量、排列方式是固定的，電源、地線的位置也是固定的。

用固定門陣列實現(xiàn)VLSIC就是在母片的圖形基礎上進行電路的安置。由于母片是規(guī)格化的，因此在實現(xiàn)布線時將會出現(xiàn)多余的單元。這種浪費是固定門陣列的一個缺點。固定門陣列的優(yōu)點是設計制作周期短。

雖然用固定門陣列實現(xiàn)VLSIC只需設計金屬掩模版圖，但這個掩模必須嚴格的與所選的母片相配套。母片的獲取有兩種途徑：一是由CAD軟件提供商推薦半導體公司所生產(chǎn)的，與CAD系統(tǒng)相匹配的母片，二是在有關半導體公司或廠家定制母片。

特別值得注意的是，購買的母片必須是同一CAD系統(tǒng)設計的，而且，它們所采用的版圖幾何設計規(guī)則必須與自己的CAD系統(tǒng)所采用的幾何設計規(guī)則相一致，否則，所設計的金屬掩模將不能與母片相匹配。

2.優(yōu)化門陣列

優(yōu)化門陣列是一種不規(guī)則的門陣列結構，所謂不規(guī)則是指它的單元行的寬度可以不完全相同，即每行的單元數(shù)可以有多有少，布線通道的容量可以不完全相同。

3.局部門陣列

所謂局部門陣列就是將集成電路中的一部分用門陣列結構設計，顯然，它屬于優(yōu)化門陣列范疇。

4.5晶體管規(guī)則陣列設計技術應用

1.EPLD中的宏單元

EPLD（ErasableProgramableLogicDevices）是目前應用最為廣泛的現(xiàn)場編程器件之一。它采用電編寫和電擦除的特殊MOS器件（E2PROM器件）作為晶體管規(guī)則陣列中的單元，實現(xiàn)現(xiàn)場編程。2.E2