第四章存儲邏輯教學(xué)基本要求掌握：熟悉：1、特殊存儲部件的邏輯結(jié)構(gòu)及工作原理；2、ROM的結(jié)構(gòu)和工作原理；3、存儲器容量的擴充方法。1、RAM的邏輯結(jié)構(gòu)；2、RAM的兩種地址譯碼方法；3、ROM的應(yīng)用——代碼轉(zhuǎn)換器。4.1特殊存儲部件存儲邏輯是時序邏輯和組合邏輯相結(jié)合的產(chǎn)物。能夠存儲m×n個二進制比特數(shù)的邏輯電路，我們叫做存儲器。與存儲器相比，特殊存儲部件如：寄存器堆、寄存器隊列、寄存器堆棧是由寄存器組成。特點：存儲容量小，邏輯結(jié)構(gòu)簡單，工作速度快。助記：寄存器和存儲器區(qū)別：類似于一維數(shù)組與二維數(shù)組的區(qū)別。一個寄存器是由n個觸發(fā)器或鎖存器按并行方式輸入且并行方式輸出構(gòu)成。如：以字（n位）為單位存儲。

當要存儲更多的字時，需要使用集中的寄存器組邏輯結(jié)構(gòu)：寄存器堆。它實際上是一個容量極小的存儲器。n位數(shù)據(jù)出n位數(shù)據(jù)入M字地址寄存器堆（a）邏輯結(jié)構(gòu)圖4.1.1寄存器堆地址m字譯碼器數(shù)據(jù)出數(shù)據(jù)入n位n位DMUXMUX寄存器組（b）原理示意圖（a）雙端口輸出寄存器堆邏輯結(jié)構(gòu)A輸出數(shù)據(jù)入A地址（4位）寄存器堆(16個）B地址（4位）B輸出B地址寄存器A寄存器B16字寄存器堆加法器A輸出B輸出地址地址（b）簡單運算器電路4.1.2寄存器隊列（FIFO）4.1.2寄存器堆棧（LIFO）通用寄存器棧頂棧底…進?！M?！鰲?.2隨機讀寫存儲器RAM簡寫為RAM，是數(shù)字計算機的重要記憶部件，用來存放數(shù)據(jù)或指令。RAM：雙極型:工作速度高，但制造工藝復(fù)雜，成本高，功耗大，集成度低，功耗小。MOS型:制造工藝簡單，成本低，功耗小，集成度高，但工作速度比雙極型RAM低。分為靜態(tài)和動態(tài)兩種。由大量寄存器構(gòu)成的矩陣用以決定訪問哪個字單元用以決定對被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道4.2.1RAM的結(jié)構(gòu)6.2.3存儲器RAM時序及控制地址MDR數(shù)據(jù)m位n位n位位存儲矩陣譯碼器MARRAM的邏輯結(jié)構(gòu)MAR：地址寄存器MDR：數(shù)據(jù)緩沖寄存器①地址線是單向的，它傳送地址碼（二進制數(shù)），以便按地址碼訪問存儲單元一個RAM有三種信號線：②數(shù)據(jù)線是雙向的，它將數(shù)據(jù)碼（二進制數(shù)），送入存儲矩陣或從存儲矩陣讀出。③讀/寫控制線傳送讀（寫）命令，且分時發(fā)送該命令，即讀時不寫，寫時不讀。4.2.2地址譯碼方法1.單譯碼結(jié)構(gòu)2.雙譯碼結(jié)構(gòu)4.3只讀存儲器簡寫為ROM，只能讀出，不能寫入，故稱為只讀存儲器（ReadOnlyMemory）ROM1.掩模式只讀存儲器2.一次編程只讀存儲器（PROM）3.多次改寫編程的只讀存儲器（EPROM）（E2PROM）（EAROM）4.閃速存儲器（FLASH）4.3.2ROM的結(jié)構(gòu)與工作原理1.固定內(nèi)容的只讀存儲器（ROM）或陣列與陣列地址A1A000011011數(shù)據(jù)D3D2D1D001011010011111104.3.3ROM應(yīng)用舉例【例5】用ROM實現(xiàn)4位二進制碼到格雷碼的轉(zhuǎn)換。1.代碼轉(zhuǎn)換器(1)真值表如下頁：(2)由真值表寫出最小項表達式（如下頁）：(3)根據(jù)最小項表達式，畫出4位二進制碼－格雷碼轉(zhuǎn)換器的ROM陣列結(jié)構(gòu)示意圖(4)選用適當?shù)闹蛔x存儲器芯片寫入數(shù)據(jù)。地址碼A3～A0＝B3～B0（A4以上的高位置為0），則輸出O3～O0＝G3～G0二進制碼格雷碼B3B2B1B0G3G2G1G000000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000G3G2G1G0m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15B3B2B1B02.字符發(fā)生器行譯碼器輸出緩沖器F4F3F2F1F0A2A1A0010010001010011100101110111A8A7A6A5A4A3A2A1A0（特征地址）（掃描）（字符）（a）7×5字符存儲點陣（c）7×5顯示矩陣地址譯碼地址譯碼輸出緩沖…A2A1A0A8A7A3ROM矩陣64×7×57645（b）64字符（7×5點陣）發(fā)生器框圖4.5存儲器容量的擴充4.5.1字長位數(shù)擴展（位擴展）給定的芯片字長位數(shù)較短，不滿足設(shè)計要求的存儲器字長，此時需要用多篇給定芯片擴展字長位數(shù)。三組信號線中，地址線和控制線公用，數(shù)據(jù)線單獨分開連接。所需芯片數(shù)d計算公式為例6利用64K×8位ROM芯片，設(shè)計一個64K×16位的ROM。解：所需芯片數(shù)片8片2片1……數(shù)據(jù)線地址線A11-A0(a)位擴展4096×1位擴展成4096×8位例7用1M×4位SRAM芯片，設(shè)計1M×8位的SRAM存儲器。解：所需芯片數(shù)給定的芯片存儲容量較?。ㄗ謹?shù)少），不滿足設(shè)計要求的總存儲容量，此時需要用多片給定芯片來擴展字數(shù)。三組信號線中給定芯片的地址總線和數(shù)據(jù)總線公用，控制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段譯碼來決定片選信號，所需芯片數(shù)d計算公式同上。4.5.2字存儲容量擴展（字擴展）例8用1M×8位DRAM芯片，設(shè)計2M×8位的DRAM存儲器。解：所需芯片數(shù)片2片1數(shù)據(jù)線地址線A10-A0(b)字擴展A11D3-D0D3-D02048×4位擴展成4096×4位4.5.3字位同時擴展例9用2048×4位DRAM芯片，設(shè)計4096×8位的DRAM存儲器。解：所需芯片數(shù)A10-A0地址線8位數(shù)據(jù)線D7－D0D3－D0（低四位）D7－D4（高四位）片1片3片2片4A11高4位低4位(c)字位同時擴展2048×4位擴展成4096×8位1、有256×4位芯片，問地址線多少位？數(shù)據(jù)線多少位？2、使用256×4位芯片組成1024×4位存儲器，問需要多少芯片？3、使用256×4位芯片組成256×16位存儲器，問需要多少芯片？4、使用256×4位芯片組成2048×32位存儲器，問需要多少芯片？練習(xí)題：0100010001011100000001112048×4位