湖北民族學(xué)院畢業(yè)論文（設(shè)計(jì)）簡(jiǎn)易頻率特性測(cè)試儀學(xué)生姓名：學(xué)號(hào)：系別：信息工程學(xué)院專業(yè)：電子信息指導(dǎo)教師：評(píng)閱教師：論文答辯日期答辯委員會(huì)主席緒論頻率特性測(cè)試儀作為一種測(cè)量傳輸系統(tǒng)幅頻特性和相頻特性的定量測(cè)量?jī)x器，在工程實(shí)踐和實(shí)驗(yàn)室里都有非常廣泛的應(yīng)用。本章闡述了頻率特性測(cè)試儀的研究背景、現(xiàn)狀以及發(fā)展方向，明確指出了現(xiàn)有頻率特性測(cè)試儀在體積以及易用性等方面所面臨的問(wèn)題。1.1課題的研究背景、目的及意義在工程測(cè)量中，經(jīng)常需要對(duì)一段傳輸線路的傳輸特性進(jìn)行測(cè)量評(píng)估，以確定線路的數(shù)據(jù)傳輸質(zhì)量，在實(shí)驗(yàn)室里，也經(jīng)常需要對(duì)某個(gè)電路，某段走線的頻率特性進(jìn)行定量的分析測(cè)量，以評(píng)估電路走線的信號(hào)完整性，從而減少因?yàn)殡娐钒逶O(shè)計(jì)不合理導(dǎo)致的電路工作異常。目前對(duì)于幅頻特性和相頻特性的測(cè)量主要采用有兩種儀器，微米波段（300MHz—300GHz）主要采用的為網(wǎng)絡(luò)分析儀，其測(cè)量準(zhǔn)確、精度高、數(shù)據(jù)可靠、測(cè)量范圍廣，適用于高頻段；中低頻段（30—300MHz）的則以頻率特性測(cè)試儀為主，其測(cè)量范圍小于網(wǎng)絡(luò)特性測(cè)試儀，測(cè)量精度高、速度快、數(shù)據(jù)可靠、對(duì)使用環(huán)境的要求也較低。相對(duì)于網(wǎng)絡(luò)分析儀，頻率特性測(cè)試儀體積較小、成本較低，因此，在中低頻段，頻率特性測(cè)試儀有很廣的應(yīng)用。目前已有的頻率特性測(cè)試儀大多以臺(tái)式機(jī)為主，體積較大、機(jī)身笨重、需要外接市電供電，攜帶不方便，給戶外測(cè)量帶來(lái)了很大的不便。本設(shè)計(jì)就是根據(jù)實(shí)際工程測(cè)量需求，設(shè)計(jì)一個(gè)測(cè)量范圍在1MHz—40MHz的便攜式頻率特性測(cè)試儀。該頻率特性測(cè)試儀可采用電池供電、體積小巧，采用零中頻解調(diào)原理，成本低，結(jié)構(gòu)簡(jiǎn)單、操作方便、穩(wěn)定性好、精度適中，可滿足一般的戶外測(cè)量需求，適合于外出進(jìn)行系統(tǒng)維護(hù)，也可用于實(shí)驗(yàn)室中產(chǎn)品的設(shè)計(jì)開(kāi)發(fā)。1.2頻率特性測(cè)試儀的現(xiàn)狀早期的頻率特性測(cè)試儀系統(tǒng)多采用晶體管等分立元件設(shè)計(jì)，顯示采用陰極射線管。由于分立元件特性隨環(huán)境變化而不同，使用時(shí)間一長(zhǎng)，元件的老化會(huì)改變其自身參數(shù)，因而使得測(cè)量結(jié)果精度不高。陰極射線管顯示信息量少，結(jié)果不夠直觀，測(cè)量過(guò)程中需要花費(fèi)大量的時(shí)間去讀取顯示數(shù)據(jù)，并根據(jù)顯示數(shù)據(jù)進(jìn)行一系列的整理計(jì)算，方可得出系統(tǒng)的頻率特性，使用起來(lái)效率不夠高。隨著集成電路的發(fā)展，出現(xiàn)了直接數(shù)字頻率合成技術(shù)，并有很多優(yōu)秀的直接數(shù)字頻率合成芯片問(wèn)世，主要代表為ADI公司的AD98XX系列和AD99XX系列。該系列芯片輸出信號(hào)頻率范圍廣、幅度穩(wěn)定、抗干擾能力強(qiáng)。通過(guò)采用直接數(shù)字頻率合成技術(shù)來(lái)產(chǎn)生掃頻信號(hào)，可以彌補(bǔ)傳統(tǒng)的LC諧振網(wǎng)絡(luò)產(chǎn)生的信號(hào)頻率精度不夠高，幅度不穩(wěn)定的缺點(diǎn)。且系統(tǒng)控制部分可采用單片機(jī)或DSP對(duì)傳輸網(wǎng)絡(luò)的頻率特性進(jìn)行測(cè)量，電路簡(jiǎn)單，由于采用了數(shù)字電路，使得系統(tǒng)的抗干擾能力大大提高。但這種測(cè)量原理實(shí)質(zhì)上還是在對(duì)信號(hào)的幅值和相位進(jìn)行采樣，通過(guò)采樣來(lái)實(shí)現(xiàn)傳輸網(wǎng)絡(luò)的頻率特性。因此，受限于采樣速度和模擬帶寬的限制，采用此方案的低成本系統(tǒng)，測(cè)量范圍不夠?qū)?，大多?MHz以下，而測(cè)量范圍寬的價(jià)格則極其昂貴，一般在2萬(wàn)元以上。1.3國(guó)內(nèi)外概況目前，國(guó)際上高性能網(wǎng)絡(luò)分析儀主要以Agilent公司的系列產(chǎn)品為代表，如安捷倫公司的N52XXA高性能測(cè)試系列，以及N50XXA低成本系列。由于掃頻儀工作頻率范圍與網(wǎng)絡(luò)分析儀相比較低，技術(shù)要求也比網(wǎng)絡(luò)分析儀低很多，因此目前國(guó)內(nèi)外設(shè)計(jì)生產(chǎn)頻率特性測(cè)試儀的公司有很多，產(chǎn)品大多相似，功能相近，且都局限臺(tái)式機(jī)的形式，手持式頻率特性測(cè)試儀并不常見(jiàn)。因此，在手持機(jī)方面，國(guó)內(nèi)外都還有廣闊的市場(chǎng)空間。1.4課題研究?jī)?nèi)容與組織結(jié)構(gòu)安排頻率特性測(cè)試中，幅頻特性可采用峰值檢波法和采樣法實(shí)現(xiàn)，也可采用零中頻解調(diào)原理實(shí)現(xiàn)。相頻特性測(cè)試可將信號(hào)整形為方波后測(cè)邊沿的時(shí)差來(lái)實(shí)現(xiàn)，即過(guò)零法，也可采用零中頻解調(diào)原理實(shí)現(xiàn)。峰值檢波法測(cè)量精度不夠高，對(duì)頻率較高的信號(hào)難以正確測(cè)量[1]。過(guò)零法[2]電路的測(cè)量精度主要取決于測(cè)量時(shí)差的處理器運(yùn)行速度。當(dāng)處理器運(yùn)行速度較低時(shí)，則難以準(zhǔn)確的測(cè)得兩個(gè)信號(hào)的過(guò)零點(diǎn)時(shí)間差，從而無(wú)法得到精確的結(jié)果。即過(guò)零法對(duì)處理器的要求較高，而且，過(guò)零法由于其自身電路特點(diǎn)，很容易受到噪聲的影響。為了滿足高噪聲抑制能力，尋求一種能在較為惡劣的環(huán)境中穩(wěn)定工作，且精度和測(cè)量范圍相對(duì)較高的頻率特性測(cè)試儀，本設(shè)計(jì)從零中頻解調(diào)原理[3]入手，提出了一種測(cè)量范圍在1M到40MHz，可進(jìn)行點(diǎn)頻和掃頻測(cè)量的頻率特性測(cè)試儀。各章的內(nèi)容安排如下：分析了頻率特性的基本概念，并從電路結(jié)構(gòu)入手，對(duì)幾種實(shí)現(xiàn)方法進(jìn)行了分析對(duì)比，并結(jié)合具體設(shè)計(jì)要求和目標(biāo)，介紹了零中頻解調(diào)原理。詳細(xì)介紹了該設(shè)計(jì)的重要電路—零中頻解調(diào)電路的設(shè)計(jì)及實(shí)現(xiàn)方法，包括電路結(jié)構(gòu)、傳輸特性、器件選擇、高頻布線以及電路結(jié)果驗(yàn)證等內(nèi)容，并說(shuō)明了設(shè)計(jì)的優(yōu)勢(shì)所在。詳細(xì)介紹了掃頻信號(hào)發(fā)生電路的設(shè)計(jì)，采用DDS專用芯片AD9854實(shí)現(xiàn)設(shè)計(jì)，分析了系統(tǒng)性能，通過(guò)高頻電路設(shè)計(jì)及布線技術(shù)，確保了電路在所需工作范圍內(nèi)信號(hào)的穩(wěn)定工作。介紹了控制系統(tǒng)的電路結(jié)構(gòu)以及具體的實(shí)現(xiàn)方法，并介紹了SOPC技術(shù)在本設(shè)計(jì)中的優(yōu)勢(shì)，對(duì)系統(tǒng)的軟件設(shè)計(jì)和FPGA邏輯設(shè)計(jì)進(jìn)行了介紹，分析了幾個(gè)關(guān)鍵運(yùn)算模塊的FPGA實(shí)現(xiàn)方法介紹了系統(tǒng)工作電源設(shè)計(jì)與實(shí)現(xiàn)，通過(guò)對(duì)系統(tǒng)正常工作所需電源進(jìn)行需求分析，設(shè)計(jì)了以鋰電池為供電的電源電路，并針對(duì)不同的電路模塊對(duì)電源的不同要求，設(shè)計(jì)了專用穩(wěn)壓電路。介紹了系統(tǒng)軟件設(shè)計(jì)與實(shí)現(xiàn)，通過(guò)對(duì)系統(tǒng)各模塊電路對(duì)軟件的需求，設(shè)計(jì)了軟件系統(tǒng)結(jié)構(gòu)框架，并給出了軟件設(shè)計(jì)流程圖。介紹了設(shè)計(jì)過(guò)程中采用的設(shè)計(jì)方法，通過(guò)儀器測(cè)量、Tina-TI軟件仿真，驗(yàn)證了設(shè)計(jì)的正確性和合理性。是整個(gè)課題研究階段的回顧以及對(duì)該研究方向的展望。其中，3、4、5、6、7章是核心內(nèi)容，做了重點(diǎn)闡述。1.5本章小結(jié)本章簡(jiǎn)要介紹了頻率特性測(cè)試儀在電路設(shè)計(jì)及測(cè)量中的重要作用，并介紹了頻率特性測(cè)試儀的發(fā)展史和國(guó)內(nèi)外現(xiàn)狀。零中頻解調(diào)原理作為一種測(cè)量信號(hào)幅度和相位的方法，雖然在精度方面和采用高端DSP[4]方式還存在很大的差距，但由于其優(yōu)異的抗干擾能力和簡(jiǎn)單的電路結(jié)構(gòu)，很大程度上能夠用很低的成本解決一些較為嚴(yán)重的干擾問(wèn)題。用戶可以在一定程度上采用此手持機(jī)來(lái)進(jìn)行一些簡(jiǎn)單的測(cè)量，代替笨重的臺(tái)式機(jī)，從而使設(shè)計(jì)和維護(hù)更加快捷方便。頻率特性測(cè)試儀是電路設(shè)計(jì)和設(shè)備維護(hù)中最常用的儀器之一，簡(jiǎn)單、快速、準(zhǔn)確的測(cè)量不僅能夠使設(shè)計(jì)更加可靠，更可進(jìn)一步節(jié)省設(shè)計(jì)和維護(hù)時(shí)間，提高工作效率。我們相信，穩(wěn)定可靠的頻率特性測(cè)試儀一定會(huì)在推動(dòng)產(chǎn)品的開(kāi)發(fā)，科技的進(jìn)步方面發(fā)揮重要的作用。

2系統(tǒng)設(shè)計(jì)方案的研究本章回顧了頻率特性測(cè)試儀的結(jié)構(gòu)特點(diǎn)與控制特點(diǎn)，包括對(duì)點(diǎn)頻測(cè)量法和掃頻測(cè)量法的介紹[5]。然后結(jié)合頻率特性測(cè)試儀發(fā)展的不同階段分析了幾種常見(jiàn)的設(shè)計(jì)方案，并根據(jù)本頻率特性測(cè)試儀的參數(shù)要求，確定了其最終采用的設(shè)計(jì)方案。同時(shí)，本章還介紹了本設(shè)計(jì)中采用的零中頻解調(diào)電路的原理。2.1系統(tǒng)的控制特點(diǎn)與性能要求針對(duì)頻率特性測(cè)試儀的具體使用環(huán)境及工作特點(diǎn)，本節(jié)分析了其系統(tǒng)控制特性與性能要求。并能簡(jiǎn)單介紹了系統(tǒng)的工作原理。2.1.1系統(tǒng)的控制特點(diǎn)頻率特性測(cè)試儀主要用于對(duì)一個(gè)傳輸系統(tǒng)的傳輸特性進(jìn)行測(cè)量，包括測(cè)量信號(hào)幅度的改變以及信號(hào)相位的延遲。頻率特性測(cè)試主要有兩種方式：點(diǎn)頻法測(cè)量和掃頻法測(cè)量。其中，點(diǎn)頻法主要測(cè)量傳輸系統(tǒng)的靜態(tài)響應(yīng)，而掃頻法主要測(cè)量傳輸系統(tǒng)的動(dòng)態(tài)響應(yīng)。所謂點(diǎn)頻法，就是手動(dòng)指定掃描信號(hào)的頻率，通過(guò)觀察比較傳輸系統(tǒng)的輸出信號(hào)和輸入信號(hào)之間的關(guān)系，來(lái)確定系統(tǒng)的幅頻特性和相頻特性。點(diǎn)頻法測(cè)量實(shí)現(xiàn)電路簡(jiǎn)單，精度高，但無(wú)法得出系統(tǒng)的動(dòng)態(tài)響應(yīng)，且容易丟失某些特殊細(xì)節(jié)。如測(cè)量窄帶陷波器的傳輸特性，如果手動(dòng)指定的掃描信號(hào)頻率恰好沒(méi)有落在陷波器的截止頻率范圍內(nèi)，則會(huì)對(duì)電路得出錯(cuò)誤的測(cè)量結(jié)果。而掃頻法的出現(xiàn)正是為了解決點(diǎn)頻法測(cè)量過(guò)程中容易丟失關(guān)鍵數(shù)據(jù)以及無(wú)法實(shí)現(xiàn)測(cè)量系統(tǒng)動(dòng)態(tài)響應(yīng)的問(wèn)題。掃頻法的實(shí)質(zhì)就是點(diǎn)頻法的快速實(shí)現(xiàn)。系統(tǒng)通過(guò)電路或者處理器控制掃描信號(hào)的頻率以一定的速度，一定的頻率步進(jìn)，在一定的頻率范圍內(nèi)來(lái)回變化，并采集傳輸系統(tǒng)在每個(gè)頻點(diǎn)的幅頻特性和相頻特性，以此測(cè)出系統(tǒng)的動(dòng)態(tài)響應(yīng)。系統(tǒng)主要由三部分組成：掃描信號(hào)發(fā)生電路、幅度相位檢測(cè)電路、控制及顯示電路。掃描信號(hào)發(fā)生電路的作用就是產(chǎn)生一個(gè)掃描信號(hào)，這個(gè)信號(hào)將被送入待測(cè)傳輸系統(tǒng)。幅度相位檢測(cè)電路主要實(shí)現(xiàn)對(duì)傳輸系統(tǒng)輸出信號(hào)的幅度和相位檢測(cè)?？刂萍帮@示電路主要實(shí)現(xiàn)掃描信號(hào)發(fā)生電路的控制以及最終測(cè)量結(jié)果的顯示。關(guān)于這三部分電路幾種具體的實(shí)現(xiàn)方法及優(yōu)缺點(diǎn)，第三章至第五章會(huì)進(jìn)行詳細(xì)的介紹，并最終確定本設(shè)計(jì)所采用的電路結(jié)構(gòu)及實(shí)現(xiàn)方法。2.1.2系統(tǒng)的性能要求頻率特性測(cè)試儀主要實(shí)現(xiàn)對(duì)待測(cè)網(wǎng)絡(luò)的幅頻特性和相頻特性的測(cè)量，作為一種定量測(cè)量的儀器，在精度和速度上都有嚴(yán)格的要求。首先，掃頻信號(hào)的幅度、相位、頻率必須要足夠穩(wěn)定。其次，為了盡量提高系統(tǒng)的測(cè)量范圍，掃頻信號(hào)的范圍也需要盡可能的寬。再者，為了提高系統(tǒng)的穩(wěn)定性，電路的走線設(shè)計(jì)也必須合理，信號(hào)完整性要求高。最后，也是最重要的一點(diǎn)，必須要能夠以一種友好的方式將測(cè)量結(jié)果輸出，并能方便的進(jìn)行人機(jī)交互，這樣，系統(tǒng)的易用性才有保障，也才能夠很好的發(fā)揮其測(cè)量功能。2.2系統(tǒng)實(shí)現(xiàn)的幾種具體方法和電路分析根據(jù)出現(xiàn)年代的不同，頻率特性儀經(jīng)歷了模擬系統(tǒng)到模數(shù)混合系統(tǒng)的發(fā)展，早期的頻率特性測(cè)試儀主要以純模擬系統(tǒng)為主，隨著數(shù)字技術(shù)的發(fā)展，時(shí)至今日，頻率特性測(cè)試儀的核心部分已經(jīng)被性能穩(wěn)定的數(shù)字系統(tǒng)所代替。2.2.1掃描信號(hào)源的實(shí)現(xiàn)方法分析早期的頻率特性測(cè)試儀多采用LC振蕩電路配合AGC電路來(lái)獲得掃描信號(hào)。例如國(guó)產(chǎn)掃頻儀BT3C，其掃頻信號(hào)發(fā)生電路如圖（2.1）所示。其采用了高頻晶體管諧振放大電路，通過(guò)改變基極參考電壓來(lái)改變掃描信號(hào)頻率。此電路輸出信號(hào)穩(wěn)定性受到電阻電容電感等參數(shù)的影響，會(huì)因使用環(huán)境的不同而產(chǎn)生不同程度的誤差。因此不適合進(jìn)行較高精度的測(cè)量。圖2.1BT3C掃頻儀掃頻信號(hào)發(fā)生電路隨后，出現(xiàn)了生成正弦信號(hào)的模擬集成電路，如MAX038[6]、ICL8038[7]。兩者都能產(chǎn)生頻率可調(diào)的正弦信號(hào)，不同的是，ICL8038所能產(chǎn)生的信號(hào)頻率為300KHz，而MAX038最高能產(chǎn)生40MHz的正弦信號(hào)。但是作為模擬電路，兩者要實(shí)現(xiàn)精確頻率的信號(hào)輸出，只能采用閉環(huán)調(diào)節(jié)的辦法，通過(guò)對(duì)輸出信號(hào)的頻率進(jìn)行采集，再改變信號(hào)頻率控制電壓來(lái)一步步調(diào)節(jié)得到所需頻率的信號(hào)。隨著數(shù)字電路技術(shù)的不斷發(fā)展，出現(xiàn)了直接數(shù)字頻率合成（DDS）技術(shù)[8][9]，直接數(shù)字頻率合成技術(shù)以數(shù)字化方式實(shí)現(xiàn)了信號(hào)的生成。DDS具有低成本、高分辨率和響應(yīng)速度快等優(yōu)點(diǎn)。DDS從相位概念觸發(fā)直接合成所需波形，其一般結(jié)構(gòu)包括相位累加器、ROM查找表、D/A轉(zhuǎn)換器和低通濾波器。圖（2.2）為著名的DDS芯片AD9850內(nèi)部結(jié)構(gòu)圖[10]。DDS技術(shù)產(chǎn)生的信號(hào)相位噪聲小、頻率精度高，但受限于數(shù)字電路的工作速度，所能產(chǎn)生信號(hào)的最高頻率一般都在幾百M(fèi)Hz。圖2.2AD9850基本框圖2.2.2幅度檢測(cè)電路實(shí)現(xiàn)方法的分析對(duì)于交流信號(hào)幅度檢測(cè)，最常用的方法是峰值檢波電路，圖（2.3）為T(mén)I公司運(yùn)算放大器芯片OPA128數(shù)據(jù)手冊(cè)中提供的一種峰值檢波電路參考設(shè)計(jì)[11]。受電容充放電速度以及二極管工作速度的影響，采用該電路結(jié)構(gòu)最高可測(cè)量信號(hào)頻率不超過(guò)500KHz[11]，這也是此類峰值檢波電路可測(cè)量的極限頻率。因此，二極管式峰值檢波電路可測(cè)量信號(hào)頻率不高，而且，由于電容多少都有漏電的存在，因此，該電路測(cè)量精度也較低。圖2.3基于OPA128的峰值檢波電路除了采用二極管+電容的模擬方式來(lái)進(jìn)行峰值檢波，還可充分運(yùn)用單片機(jī)通過(guò)模擬—數(shù)字轉(zhuǎn)換來(lái)對(duì)信號(hào)的峰值進(jìn)行提取，其核心思想就是以較高的采樣速率對(duì)待測(cè)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換。根據(jù)奈奎斯特定理[12]，在進(jìn)行模擬/數(shù)字信號(hào)的轉(zhuǎn)換過(guò)程中，當(dāng)采樣頻率fs.max大于信號(hào)中最高頻率fmax的2倍時(shí)(fs.max>2fmax)，采樣之后的數(shù)字信號(hào)完整地保留了原始信號(hào)中的信息，一般實(shí)際應(yīng)用中保證采樣頻率為信號(hào)最高頻率的5～10倍；因此，只需要以待測(cè)信號(hào)最高頻率的5至10倍采樣率去對(duì)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，即可得到原始信號(hào)中的完整信息，再對(duì)采樣到的一個(gè)或多個(gè)周期的信號(hào)值進(jìn)行排序處理，篩選出最大值和最小值，即可得出待測(cè)信號(hào)的峰值。采用這種方法可測(cè)的信號(hào)的頻率受處理器處理速度以及模數(shù)轉(zhuǎn)換速度的限制。采用FPGA或DSP做控制器再加上高速的ADC能較大的提升可測(cè)信號(hào)的帶寬。如FPGA以40M的速度控制采樣率為40M的高速ADC進(jìn)行采樣，可測(cè)量低于8MHz的信號(hào)的峰值。上述方法雖然可以提升峰值檢波電路的帶寬，但是ADC的占用率還是比較高，一個(gè)ADC最高只能測(cè)得其采樣速率1/5的信號(hào)峰值。另一種可實(shí)現(xiàn)較高速度峰值檢波的方法是采用FPGA+高速DAC+高速比較器，該方式甚至不需要ADC即可得到被測(cè)信號(hào)的峰值，其原理如圖（4）所示：FPGA通過(guò)不斷調(diào)整DAC輸出信號(hào)的大小，當(dāng)DAC輸出信號(hào)幅值小于待測(cè)信號(hào)幅值時(shí)，高速比較器輸出端會(huì)有和待測(cè)信號(hào)同頻的方波輸出，方波脈沖寬度與DAC輸出信號(hào)的幅值以及待測(cè)信號(hào)的峰值大小相關(guān)，例如，若DAC輸出信號(hào)高于待測(cè)信號(hào)時(shí)比較器輸出高電平，DAC輸出信號(hào)小于待測(cè)信號(hào)時(shí)比較器輸出低電平，DAC輸出信號(hào)幅值比待測(cè)信號(hào)的峰值越小，比較器輸出方波占空比越小，當(dāng)DAC輸出信號(hào)幅值大于待測(cè)信號(hào)峰值時(shí)，則比較器輸出信號(hào)保持為高電平。因此，只需要通過(guò)不斷的調(diào)節(jié)DAC輸出信號(hào)幅度，并用FPGA采集比較器輸出信號(hào)，找到DAC信號(hào)輸出幅度與待測(cè)信號(hào)峰值最近的一點(diǎn)，即為待測(cè)信號(hào)峰值。此種方式在信號(hào)峰值穩(wěn)定時(shí)能夠達(dá)到很高的速度。例如FPGA以40M的速度控制一個(gè)轉(zhuǎn)化速率為40M的DAC進(jìn)行峰值檢波，最高可測(cè)得40M的模擬信號(hào)的峰值。此種方式檢測(cè)精度主要與DAC的位數(shù)相關(guān)，DAC位數(shù)越高，測(cè)量精度越高。由于采用了比較器，系統(tǒng)容易受到突發(fā)噪聲的干擾而得到錯(cuò)誤的信息，但可以通過(guò)多次測(cè)量來(lái)消除誤差。圖2.4FPGA+高速DAC+高速比較器峰值檢波原理2.2.3相位檢測(cè)電路實(shí)現(xiàn)方法的分析相位檢測(cè)的方法[13][14]主要有過(guò)零法、相關(guān)分析法以及快速相位檢測(cè)法。過(guò)零法實(shí)現(xiàn)的一般結(jié)構(gòu)如圖（2.5）所示。系統(tǒng)需要一路和被測(cè)信號(hào)同頻的信號(hào)作為參考信號(hào)，在檢測(cè)過(guò)程中，將參考信號(hào)和待測(cè)信號(hào)分別送入過(guò)零比較器，對(duì)于每一路信號(hào)，當(dāng)輸入信號(hào)過(guò)零點(diǎn)時(shí)，過(guò)零比較器輸出發(fā)生變化。通過(guò)單片機(jī)或者DSP或FPGA來(lái)對(duì)過(guò)零比較器的輸出信號(hào)進(jìn)行捕獲或采樣，再測(cè)算出兩個(gè)信號(hào)上升沿或下降沿之間時(shí)間的差值，即為兩信號(hào)相位之差。采樣這種方式測(cè)量相位，精度主要與單片機(jī)或DSP、FPGA等控制器的運(yùn)行速度有關(guān)，控制器運(yùn)行速度越快，則測(cè)量精度越高。但是由于采用了過(guò)零比較電路，而過(guò)零檢測(cè)電路的抗干擾能力不高，因此容易受到干擾而產(chǎn)生錯(cuò)誤的輸出，從而得到錯(cuò)誤的結(jié)果。圖2.5過(guò)零法相位檢測(cè)原理相干檢測(cè)法主要利用了同頻信號(hào)之間的相位相關(guān)性，由于噪聲信號(hào)常常與有用信號(hào)之間的相關(guān)性很小，因此這種方法能很好的濾除噪聲的干擾?？焖傧辔粰z測(cè)法該檢測(cè)方法的基本原理是利用正弦波的正半周和負(fù)半周的對(duì)稱性,可以把正弦信號(hào)之間的相位差可以在1/4信號(hào)周期內(nèi)被檢測(cè)出來(lái)。關(guān)于相干檢測(cè)法和快速相位檢測(cè)法的具體分析和實(shí)現(xiàn)，請(qǐng)參看參考文獻(xiàn)[15,16,17]。2.2.4零中頻解調(diào)電路原理分析零中頻解調(diào)[3]的原理是隨著通信技術(shù)的不斷發(fā)展而被提出并應(yīng)用的。當(dāng)通信頻率較高時(shí)，對(duì)高頻濾波器的要求就越高，零中頻解調(diào)技術(shù)的出現(xiàn)，成功解決了高頻濾波器的難題，在運(yùn)用零中頻解調(diào)的電路中，甚至不再需要高頻濾波器，其原理如圖（2.6）所示。圖2.6零中頻解調(diào)基本原理關(guān)于零中頻解調(diào)的具體工作原理及特點(diǎn)，前人已有很好的總結(jié)，這里便不再多說(shuō)，詳細(xì)請(qǐng)參看參考文獻(xiàn)[18,19,20]，這里主要通過(guò)計(jì)算來(lái)分析零中頻解調(diào)原理在實(shí)現(xiàn)信號(hào)幅度提取以及相位提取中的可行性。如圖（2.6）中所示，零中頻解調(diào)需要兩路與待測(cè)信號(hào)頻率相同且正交的正弦信號(hào)作為參考信號(hào)，這里設(shè)參考信號(hào)為S1、S2，待測(cè)信號(hào)為Sx，則有： (2.1) (2.2) (2.3)針對(duì)乘法器傳遞函數(shù)特性，因?yàn)榈贗路中兩路輸入信號(hào)為Sx和S1，則乘法器輸出信號(hào)可表示為： （2.4）相同的，對(duì)于第Q路，其兩路輸入信號(hào)為Sx和S2，則乘法器輸出信號(hào)可表示為： （2.5）對(duì)以上兩路乘法器的輸出信號(hào)進(jìn)行分解則有： （2.6） （2.7）其中和為高頻分量，和為一個(gè)與待測(cè)信號(hào)相位相關(guān)的直流分量，由于乘法器信號(hào)輸出后經(jīng)過(guò)了一級(jí)低通濾波器，因此，兩路乘法器輸出信號(hào)So1和So2中的高頻分流被濾除，只剩下直流分量，設(shè)為SI和SQ，則SI=，SQ=。將SI和SQ經(jīng)過(guò)一級(jí)放大后，則可送入AD采樣。再在DSP或單片機(jī)內(nèi)部進(jìn)行運(yùn)算，即可得出被測(cè)信號(hào)的相位與幅度。由，其中SI、SQ、A均為已知，則可得出B的值,即 （2.8）從而相位角的值也可得出： （2.9）經(jīng)過(guò)以上分析計(jì)算可知，零中頻解調(diào)原理能夠根據(jù)兩個(gè)采樣值I和Q來(lái)計(jì)算得出待測(cè)信號(hào)的相位和幅度。而且，由于濾除的是頻率很高（）的信號(hào)分量，因此，該系統(tǒng)對(duì)低通濾波器的Q值要求很低，甚至無(wú)源的RC低通濾波器都能勝任。因?yàn)锳DC采集的是直流分量，信號(hào)變化并不激烈，因此，只需要采用低速的ADC就可以實(shí)現(xiàn)數(shù)據(jù)的采集。因?yàn)殡娐愤\(yùn)用了信號(hào)的相關(guān)性，因此大大減少噪聲信號(hào)對(duì)系統(tǒng)的干擾，系統(tǒng)的穩(wěn)定性很高，適合在惡劣的環(huán)境下工作。2.3本章小結(jié)本章首先分析了頻率特性測(cè)試儀的工作特點(diǎn)和控制特點(diǎn)，通過(guò)介紹幾種常見(jiàn)的設(shè)計(jì)方案，分析了各種方案的優(yōu)缺點(diǎn)，并結(jié)合本設(shè)計(jì)最終的定位，如測(cè)量范圍、精度要求、便攜性等，最終確定了以零中頻解調(diào)原理為核心的設(shè)計(jì)方案。

3零中頻解調(diào)電路的設(shè)計(jì)與實(shí)現(xiàn)在基于零中頻解調(diào)原理的頻率特性測(cè)試儀的設(shè)計(jì)中，零中頻解調(diào)電路作為信號(hào)幅度和相位提取的關(guān)鍵部分，其精度和抗干擾能力直接決定了整個(gè)系統(tǒng)的精度和穩(wěn)定性。因此，本章通過(guò)對(duì)零中頻解調(diào)電路的幾種不同的實(shí)現(xiàn)方法，從精度、速度、穩(wěn)定性和成本等方面進(jìn)行了詳細(xì)的分析對(duì)比，并最終根據(jù)系統(tǒng)的性能要求，確定了零中頻解調(diào)電路的具體實(shí)現(xiàn)方案。3.1零中頻解調(diào)電路設(shè)計(jì)方案論證由2.2.4可知，模擬方式實(shí)現(xiàn)零中頻解調(diào)電路需要兩個(gè)高速乘法器，兩路低通濾波器，兩路放大器以及兩個(gè)模數(shù)轉(zhuǎn)換器。當(dāng)然，零中頻解調(diào)電路也可采用數(shù)字方式來(lái)實(shí)現(xiàn)，采用數(shù)字方式實(shí)現(xiàn)所需要的器件為3個(gè)高速ADC（如果參考信號(hào)也由FPGA產(chǎn)生，理想情況下可省略兩路對(duì)參考信號(hào)進(jìn)行采樣的ADC），一片能夠進(jìn)行快速乘法運(yùn)算的控制器如高性能DSP或FPGA，而且要求控制器能進(jìn)行一定的數(shù)字濾波運(yùn)算。下面以最大帶寬50MHz為標(biāo)準(zhǔn)，分別從成本、性能兩個(gè)方面來(lái)對(duì)這兩種實(shí)現(xiàn)方式進(jìn)行分析論證，并最終得出本設(shè)計(jì)采用的具體方案。3.1.1模擬方式與數(shù)字方式性能比較因?yàn)槟M信號(hào)是連續(xù)的，因此采用模擬方式實(shí)現(xiàn)最高頻率50MHz的零中頻解調(diào)，只要后級(jí)ADC采樣位寬足夠，可以保證很高的精度。但是模擬電路容易受噪聲的干擾，因此模擬實(shí)現(xiàn)方式對(duì)電路設(shè)計(jì)的要求較高，電路設(shè)計(jì)的好壞將直接影響測(cè)量結(jié)果的準(zhǔn)確性。采用模擬方式實(shí)現(xiàn)，因?yàn)樾盘?hào)都是直接以模擬量的形式進(jìn)行變換，沒(méi)有數(shù)字電路中采樣率的限制，因此實(shí)現(xiàn)50MHz的帶寬相對(duì)比較輕松。而對(duì)于數(shù)字實(shí)現(xiàn)方式，系統(tǒng)的精度主要取決于前端高速ADC的位寬，但同時(shí)也取決于數(shù)據(jù)在進(jìn)行數(shù)字運(yùn)算時(shí)候的精度，整數(shù)運(yùn)算方式精度最低，定點(diǎn)型運(yùn)算精度稍高，精度最高的是浮點(diǎn)運(yùn)算，因此為了提高系統(tǒng)的測(cè)量精度，需要采用高精度的數(shù)據(jù)類型進(jìn)行運(yùn)算。但是，由于采用了數(shù)字方式，因此電路的整體抗干擾能力較強(qiáng)，噪聲來(lái)源主要為ADC采樣時(shí)的量化噪聲。3.1.2模擬方式與數(shù)字方式成本比較上面討論了模擬和數(shù)字兩種實(shí)現(xiàn)方式的性能，單就性能方面來(lái)說(shuō)，兩種實(shí)現(xiàn)方式都能做到較高的精度以及較快的速度，而且數(shù)字實(shí)現(xiàn)方式對(duì)噪聲的抗干擾能力要更強(qiáng)一些。接下來(lái)將對(duì)實(shí)現(xiàn)上述性能模擬方式和數(shù)字方式各需要的電路及其成本進(jìn)行比較。要實(shí)現(xiàn)50MHz帶寬的零中頻解調(diào)，數(shù)字方式最低需要1路采樣速率不低于250M的ADC，以及兩路不低于250M轉(zhuǎn)換速率的DAC，或者3路采樣速率不低于250M的ADC。因?yàn)锳DC采樣速率不低于250M，因此控制器的工作頻率以及IO速率都不能低于250M。而且，要能夠?qū)崿F(xiàn)高精度且快速的乘法運(yùn)算，對(duì)控制器的性能要求極高，一般的DSP已經(jīng)很難做到，只有高端的FPGA芯片可以實(shí)現(xiàn)。因此，若采用數(shù)字方式實(shí)現(xiàn)，系統(tǒng)的成本將十分的昂貴。若以模擬方式實(shí)現(xiàn)50MHz帶寬的零中頻解調(diào)，則電路成本則相對(duì)于數(shù)字實(shí)現(xiàn)方式要低很多。采用模擬方式，需要兩個(gè)四象限高速模擬乘法器，兩路低通濾波器以及兩通道的低速ADC轉(zhuǎn)換器，整個(gè)電路實(shí)現(xiàn)成本很低。若采用數(shù)字方式，成本將達(dá)數(shù)千元。而本設(shè)計(jì)的目標(biāo)就是要設(shè)計(jì)一個(gè)低成本便攜式頻率特性測(cè)試儀，因此，數(shù)字實(shí)現(xiàn)方式因?yàn)槠浒嘿F的成本并不適合本設(shè)計(jì)。故本設(shè)計(jì)采用模擬實(shí)現(xiàn)方式來(lái)完成零中頻解調(diào)電路的設(shè)計(jì)。3.2零中頻解調(diào)電路設(shè)計(jì)方案及實(shí)現(xiàn)零中頻解調(diào)電路作為本系統(tǒng)核心電路之一，其性能直接決定了整機(jī)的性能和精度，本節(jié)通過(guò)對(duì)零中頻解調(diào)電路的具體實(shí)現(xiàn)方案進(jìn)行分析和討論，設(shè)計(jì)了一套穩(wěn)定可靠的零中頻解調(diào)電路。3.2.1實(shí)現(xiàn)零中頻解調(diào)電路的元器件選擇由于本頻率特性測(cè)試儀設(shè)計(jì)帶寬為40MHz，因此，零中頻解調(diào)電路所需乘法器的帶寬需要不低于40MHz。常用的模擬乘法器有MLT04、MPY634、AD534、AD539、AD834[21][22]、AD835[23]等等。其中MLT04的-3dB帶寬為8.9MHz，MPY634的帶寬為10MHz，AD534帶寬為1MHz，均不滿足設(shè)計(jì)所需帶寬，因此不選用。AD539帶寬可達(dá)60MHz，雖滿足系統(tǒng)要求，但帶寬裕量不足，在接近滿帶寬時(shí)信號(hào)會(huì)出現(xiàn)衰減。AD834擁有800MHz的高帶寬，單從帶寬上來(lái)說(shuō)以綽綽有余。但由于AD834輸出采用開(kāi)路集電極的差分電流對(duì)形式。因此，若要采用以接地電壓為基準(zhǔn)的單端信號(hào)輸出時(shí)，需要另加信號(hào)變換電路，而本設(shè)計(jì)中為了和后級(jí)電路信號(hào)進(jìn)行鏈接，又必須采用以地為基準(zhǔn)的單端模式，因此，若采用AD834，則必須另加差分轉(zhuǎn)單端電路，使系統(tǒng)設(shè)計(jì)更加復(fù)雜。AD835是一款帶寬為250MHz的電壓輸出型模擬乘法器，相對(duì)于AD834，使用AD835時(shí)外部電路簡(jiǎn)單，AD835輸入阻抗極高，因此適用于輸入信號(hào)阻抗較大的場(chǎng)合。AD835的電壓輸出型結(jié)構(gòu)使得其只需要極少的外部元件便能被設(shè)計(jì)成各種應(yīng)用電路，包括高速乘法、除法、平方運(yùn)算，以及寬帶調(diào)制和解調(diào)、相位檢測(cè)和測(cè)量、正弦波頻率加倍、視頻增益控制和鍵控、電壓控制放大器和濾波器。經(jīng)過(guò)多方面分析綜合，本設(shè)計(jì)采用AD835來(lái)做為零中頻解調(diào)電路的核心元器件。3.2.2AD835介紹以及特性分析圖（3.1）為AD835內(nèi)部結(jié)構(gòu)圖[22]，圖3.1AD835內(nèi)部結(jié)構(gòu)圖其基本輸入輸出關(guān)系為，AD835具有兩路差分電壓輸出、一路單端輸入、一路電壓型輸出。其中X與Y路為乘法輸入端，采用差分輸入結(jié)構(gòu)。通過(guò)采用差分輸入結(jié)構(gòu)，可有效的降低系統(tǒng)噪聲對(duì)信號(hào)的干擾。Z路為加法輸入端，通過(guò)在Z端輸入一個(gè)信號(hào)，可在X與Y路信號(hào)的乘積結(jié)果上加上一個(gè)對(duì)應(yīng)的信號(hào)，這在不同系統(tǒng)之間進(jìn)行信號(hào)的無(wú)損傳遞往往非常有用。若X、Y的乘積結(jié)果為交流信號(hào)，通過(guò)在Z端加上一個(gè)合適的正向電壓信號(hào)，便可將X、Y的乘積結(jié)果抬升對(duì)應(yīng)的電平，從而使最終W的輸出結(jié)果為不低于地電平的信號(hào)，此信號(hào)便可直接與單路電源供電的系統(tǒng)對(duì)接，而不會(huì)損失任何信息。例如，若X、Y的乘積結(jié)果幅值范圍為-1V~+1V，若在Z端加上一個(gè)固定的1V的直流電壓，則可使最終的輸出信號(hào)幅值范圍為0V~2V，此信號(hào)便可直接送入采樣電壓范圍為0~3.3V的ADC采樣電路進(jìn)行采樣。對(duì)于AD835，使用單端輸入的方式很簡(jiǎn)單，只需將對(duì)應(yīng)的負(fù)輸入端接地即可。3.2.3AD835為核心的零中頻解調(diào)電路設(shè)計(jì)圖（3.2）為采用AD835芯片設(shè)計(jì)的零中頻解調(diào)電路中I路電路原理圖，Q路電路結(jié)構(gòu)與I路相同。設(shè)計(jì)中采用了單端輸入的模式（輸入模式主要是由輸入信號(hào)的類型決定的），因此X2與Y2輸入端被接至地電平。根據(jù)ADI公司提供的芯片參考手冊(cè)，AD835可工作在正負(fù)5伏的雙電源下。因此系統(tǒng)設(shè)計(jì)工作電壓為，考慮到此電路最高工作在40MHz的頻率下，為了濾除供電電源的噪聲，采用了高質(zhì)量的電源濾波電路。其中L15和L16為高頻磁珠，C66和C71為10uF的鉭電容，以濾除電源中的低頻雜波，為AD835提供穩(wěn)定的能量，C67和C72為0.01uf的瓷片電容，用以濾除100MHz[24]以下的高頻噪聲信號(hào)。P5為輸入型BNC接頭，其輸入信號(hào)為待測(cè)系統(tǒng)的輸出信號(hào)Signal_X，R36為50歐姆的輸入電阻，根據(jù)被測(cè)系統(tǒng)的實(shí)際輸出情況，可選擇接入或不接入。若被測(cè)系統(tǒng)輸出為電流信號(hào)，則需要接入該電阻，若為電壓信號(hào)，則不需要將其接入電路。I路中AD835的X1輸入為參考信號(hào)1，Q路中AD835的X1輸入為參考信號(hào)2。I路和Q路的Y1輸入端均為待測(cè)系統(tǒng)的輸出信號(hào)Signal_X。為了充分利用AD835的較低的電源軌，設(shè)計(jì)中將Z輸入端接地，即未給X、Y乘積結(jié)果加上直流偏置，以保證輸出信號(hào)的幅值只與兩路乘法輸入信號(hào)有關(guān)。圖3.2AD835零中頻解調(diào)電路乘法器的輸出被送至以NE5532為核心的2階低通濾波器。二階低通濾波器一般有Sallen-Key結(jié)構(gòu)和多路反饋結(jié)構(gòu)（MFB），Sallen-Key結(jié)構(gòu)單位增益穩(wěn)定，品質(zhì)因素不高，適合一般應(yīng)用；多路反饋結(jié)構(gòu)可實(shí)現(xiàn)較高的品質(zhì)因素和較高的增益，適用于對(duì)品質(zhì)因素或增益要求較高的場(chǎng)合。因?yàn)樵撛O(shè)計(jì)中對(duì)濾波器的品質(zhì)因數(shù)要求不高，因此采用Sallen-Key結(jié)構(gòu)。為了保證低通濾波電路電源的純凈，采用了與AD835相同的電源濾波方式。R33、R34、C69、C70為確定該濾波器截止頻率的元件，通過(guò)選取不同的值可獲得不同的截止頻率。R31和R30為確定該濾波器增益的元件。系統(tǒng)放大倍數(shù)A=1+R31/R30，通過(guò)對(duì)該一般結(jié)構(gòu)的頻率特性進(jìn)行仿真，發(fā)現(xiàn)該結(jié)構(gòu)對(duì)在截止頻率點(diǎn)上的信號(hào)會(huì)有一個(gè)非常大的增益，例如，將R31和R30均設(shè)置為10K，則該濾波器頻率特性如圖（3.3）所示。為了對(duì)此尖峰信號(hào)進(jìn)行處理，必須加入適當(dāng)?shù)腞C吸收網(wǎng)絡(luò)。當(dāng)加入RC吸收網(wǎng)絡(luò)后，會(huì)改變系統(tǒng)的輸入輸出阻抗，為了保證各部分電路阻抗的一致性，將R31取值為0（短路），R30取值為無(wú)窮大（開(kāi)路），該結(jié)構(gòu)便成了一個(gè)單位增益的低通濾波器。圖3.3增益為2的Sallen-Key結(jié)構(gòu)二階低通濾波器頻率特性實(shí)際使用中該低通濾波器截止頻率可由公式計(jì)算得出，因?yàn)楸鞠到y(tǒng)設(shè)計(jì)測(cè)量范圍為1MHz—40MHz，由2.2.3節(jié)中式（3）和（4）可得輸出信號(hào)高頻分量信號(hào)頻率為輸入信號(hào)頻率的2倍，因此，低通濾波器最高截止頻率只需要低于2MHz即可，為了保證較好的濾波效果，本系統(tǒng)中設(shè)計(jì)低通濾波器截止頻率為1KHz。根據(jù)《運(yùn)算放大器權(quán)威指南》提供的有關(guān)實(shí)用低通濾波器快速設(shè)計(jì)的方法，這里設(shè)定R33=R34=10K，C70=2*C69=22.5nf。實(shí)際在電路制作時(shí)根據(jù)常用標(biāo)稱值的瓷片電容，選擇與設(shè)計(jì)中電容值最為接近的標(biāo)稱。C69采用一個(gè)1.5nf和一個(gè)10nf的瓷片并聯(lián)使用，C70采用一個(gè)22nf的瓷片電容。則根據(jù)截止頻率計(jì)算公式可得，該電路的理論截止頻率為1000.6Hz，滿足設(shè)計(jì)要求。為了進(jìn)一步驗(yàn)證設(shè)計(jì)的正確性，采用Tina_TI仿真軟件對(duì)該電路進(jìn)行了仿真，該低通濾波器頻率特性曲線如圖（3.4）所示：圖3.4本系統(tǒng)低通濾波器頻率特性由圖可知，該濾波器在979.83Hz處的增益為-3.03dB，滿足系統(tǒng)設(shè)計(jì)要求。3.2.4信號(hào)放大電路設(shè)計(jì)由2.2.4節(jié)分析可知，零中頻解調(diào)電路最終輸出兩路直流信號(hào)的電壓范圍為和，由三角函數(shù)性質(zhì)可知，SI和SQ的取值范圍均為，由于在本系統(tǒng)中，則SI和SQ的取值范圍為，由4.2.1節(jié)中可知AD9854輸出信號(hào)幅值為250mV，該信號(hào)經(jīng)過(guò)濾波和差分放大網(wǎng)絡(luò)，進(jìn)行一定增益的放大。根據(jù)4.2.2節(jié)對(duì)濾波和差分放大網(wǎng)絡(luò)傳輸特性的分析，可知該本系統(tǒng)掃頻信號(hào)源輸出信號(hào)的峰值約為750mV。即A=0.75。根據(jù)以上分析可知，最終SI和SQ的電壓范圍為-0.75V至0.75V。TLV2544采樣量程為0-3.3V，為了使模數(shù)轉(zhuǎn)換器能夠以最大的精度對(duì)SI和SQ的信號(hào)進(jìn)行精準(zhǔn)的采樣，必須對(duì)SI和SQ信號(hào)加入一定的直流偏置，同時(shí)進(jìn)行一定的放大。因此，本設(shè)計(jì)采用了一個(gè)單電源放大電路，在進(jìn)入采樣電路之前，將低通濾波器輸出信號(hào)信號(hào)進(jìn)行了一定的電平抬升和放大。接下來(lái)就運(yùn)算放大電路的詳細(xì)設(shè)計(jì)進(jìn)行講解。放大電路輸入信號(hào)設(shè)為x，輸出信號(hào)設(shè)為y，該放大電路為線性放大電路，即輸出信號(hào)和輸入信號(hào)呈一次函數(shù)關(guān)系，設(shè)為。輸入信號(hào)范圍為[-0.75,0.75]，輸出信號(hào)范圍為[0.1,3.0]，則有： （3.1） （3.2）聯(lián)立（3.1）（3.2）式則可得出：，即： （3.3）根據(jù)《運(yùn)算放大器權(quán)威指南》提供的4個(gè)單電源放大電路模型，可知，本電路傳遞參數(shù)滿足范例1：，因此選擇該書(shū)為本模型提供的參考電路。器電路如圖（3.5）所示。圖3.5單電源放大電路該電路的方程根據(jù)分壓器規(guī)則和疊加定理可得： （3.4）即： （3.5） （3.6）取，聯(lián)立（3.5）（3.6）兩式即可得出，。根據(jù)已有的標(biāo)稱電阻取1%精度的標(biāo)準(zhǔn)電阻值，，，，。通過(guò)Tina-TI軟件仿真（見(jiàn)附錄2），可得，當(dāng)輸入信號(hào)為-0.75V時(shí)，輸出信號(hào)為80mV，當(dāng)輸入信號(hào)為0.75V時(shí)，輸出信號(hào)為2.98V。因此，該放大電路能夠很好的滿足設(shè)計(jì)的要求。該電路中核心元器件運(yùn)算放大器必須采用單電源軌至軌運(yùn)放，本設(shè)計(jì)采用TI公司優(yōu)秀的低電壓?jiǎn)坞娫窜壷淋夁\(yùn)算放大器TLV2462作為放大核心器件，該運(yùn)放可在單電源5V供電的情況下保證輸入信號(hào)為0V-5V,輸出信號(hào)范圍為0V-5V。2.5V的參考電源選擇LM336-2.5提供標(biāo)準(zhǔn)的2.5V參考，以保證參考電壓的穩(wěn)定。3.3本章小結(jié)本章針對(duì)零中頻解調(diào)原理特性，通過(guò)對(duì)比模擬實(shí)現(xiàn)方式和數(shù)字實(shí)現(xiàn)方式在性能、精度和成本方面的差異，結(jié)合已有器件的特性，確定了以模擬電路為實(shí)現(xiàn)方式的設(shè)計(jì)方案。并最終給出了零中頻解調(diào)電路的設(shè)計(jì)電路。

4掃頻信號(hào)發(fā)生電路的設(shè)計(jì)與實(shí)現(xiàn)掃頻信號(hào)發(fā)生電路主要用來(lái)給待測(cè)系統(tǒng)一個(gè)激勵(lì)信號(hào)，通過(guò)對(duì)系統(tǒng)的輸入輸出進(jìn)行比較，就能得出待測(cè)系統(tǒng)的傳輸特性，掃頻信號(hào)源輸出信號(hào)的穩(wěn)定與否直接決定了系統(tǒng)測(cè)量誤差的大小。為了保證系統(tǒng)測(cè)量結(jié)果的穩(wěn)定可靠，本章將對(duì)掃頻信號(hào)發(fā)生電路做詳細(xì)的分析和介紹。4.1掃頻信號(hào)發(fā)生電路設(shè)計(jì)方案介紹本設(shè)計(jì)采用專用DDS芯來(lái)準(zhǔn)確產(chǎn)生幅度穩(wěn)定且正交的兩路正弦信號(hào)。常用的DDS芯片以ADI公司的AD98XX系列和AD99XX系列的芯片為代表，實(shí)驗(yàn)室中常用的有單通道的AD9850，雙通道的AD9854[25]。其中，AD9854最高工作頻率為300M，內(nèi)建雙路12位DAC，可以差分方式輸出兩路正交的正弦信號(hào)，本設(shè)計(jì)采用AD9854來(lái)作為掃頻信號(hào)發(fā)生器的核心元件。AD9854擁有非常多的優(yōu)秀特性，詳情請(qǐng)參閱ADI公司提供的AD9854芯片參考手冊(cè)，本文只對(duì)和本設(shè)計(jì)相關(guān)的一些特性進(jìn)行分析介紹。本設(shè)計(jì)目標(biāo)為測(cè)量范圍為1MHz至40MHz的頻率特性測(cè)試儀，因此，掃頻信號(hào)發(fā)生器產(chǎn)生的信號(hào)必須在此范圍內(nèi)幅度相位穩(wěn)定，波形諧波盡量小。AD9854內(nèi)部有一個(gè)最高可達(dá)20倍倍頻的鎖相環(huán)電路，可通過(guò)外部較低的時(shí)鐘產(chǎn)生一個(gè)最高300M的時(shí)鐘供系統(tǒng)使用。同時(shí)，AD9854還擁有串行數(shù)據(jù)傳輸接口和高達(dá)100M通信速率的并行傳輸接口，其并行傳輸接口極大的提高了外部控制系統(tǒng)與其通信速度，使得外部控制系統(tǒng)可以以較快的速度實(shí)現(xiàn)對(duì)其寄存器的讀寫(xiě)，以實(shí)現(xiàn)外部系統(tǒng)對(duì)其的高速控制。4.2掃頻信號(hào)發(fā)生電路硬件電路設(shè)計(jì)本節(jié)介紹了掃頻信號(hào)發(fā)生器的硬件電路設(shè)計(jì)，通過(guò)進(jìn)行仔細(xì)嚴(yán)謹(jǐn)?shù)碾娐吩O(shè)計(jì)，充分保證了掃頻信號(hào)源輸出信號(hào)的穩(wěn)定。4.2.1AD9854核心電路硬件設(shè)計(jì)圖（4.1）為本設(shè)計(jì)中掃頻信號(hào)發(fā)生電路原理圖[26][27]，其中U1、U3、U4為74LS245緩沖芯片，采用該芯片主要是為了兼容不同的電平，起到一個(gè)IO口電平緩沖的作用。因?yàn)楸驹O(shè)計(jì)中不需要對(duì)AD9854進(jìn)行讀操作，因此將74LS245的DIR腳拉高，作為單向模式使用。P1為20P接針I(yè)DC接口，主要用于和控制系統(tǒng)進(jìn)行連接。U2為掃頻信號(hào)發(fā)生器核心元件AD9854[28]，該芯片共有80個(gè)引腳，可通過(guò)不同的硬件連接和軟件配置實(shí)現(xiàn)多種不同的功能，包括單輸出模式、無(wú)斜率FSK模式、斜率FSK模式以及脈沖調(diào)頻模式，本設(shè)計(jì)中只使用到了芯片的單輸出模式，因此，本文只對(duì)于單輸出模式相關(guān)的引腳設(shè)置進(jìn)行介紹。圖4.1掃頻信號(hào)發(fā)生電路CY1為25MHz有源晶振，為AD9854提供工作時(shí)鐘，該晶振時(shí)鐘輸出腳通過(guò)一個(gè)33歐姆的端接電阻連接到AD9854的時(shí)鐘輸入端，因?yàn)锳D9854可支持單端或差分時(shí)鐘輸入，通過(guò)引腳64可設(shè)定芯片采用何種時(shí)鐘輸入，當(dāng)64腳為高時(shí)，則使能差分時(shí)鐘輸入，當(dāng)64腳為低時(shí)，則使用單端時(shí)鐘。本設(shè)計(jì)中晶振為單端輸出，因此將64引腳接地，以選擇單端時(shí)鐘模式。圖中P1為串/并行通訊方式選擇接口，通過(guò)將芯片第70引腳接高電平或者接低電平，可以選擇使用并行或串行通信方式。本設(shè)計(jì)中為了實(shí)現(xiàn)對(duì)AD9854的高速控制，將其第70腳拉高，即選擇并行編程模式。引腳71為芯片的總線初始化引腳，通過(guò)給該引腳一個(gè)芯片的引腳1至引腳8為并口通信的8位數(shù)據(jù)總線，引腳14至引腳19為并口通信的6位地址總線，引腳20為雙向I/O更新時(shí)鐘。方向的選擇在控制寄存器中設(shè)置。如果作為輸入端，時(shí)鐘上升沿將I/O端口緩沖器的內(nèi)容傳送到可編程寄存器。如果作為輸出端(默認(rèn)),輸出一八個(gè)系統(tǒng)時(shí)鐘周期的單脈沖(由低到高)表示內(nèi)部頻率更新已經(jīng)發(fā)生。本設(shè)計(jì)中該引腳通過(guò)軟件設(shè)置為輸入模式，即由外部控制系統(tǒng)產(chǎn)生更新信號(hào)。21為讀寫(xiě)控制線，主要實(shí)現(xiàn)對(duì)芯片的讀寫(xiě)控制。引腳61為基準(zhǔn)時(shí)鐘倍乘鎖相環(huán)路濾波器外部零位補(bǔ)償網(wǎng)絡(luò)提供連接。根據(jù)ADI公司提供的參考設(shè)計(jì)方案，該零位補(bǔ)償網(wǎng)絡(luò)由一個(gè)1.3k?電阻和一個(gè)0.01μF電容組成。引腳56為DAC輸出電流設(shè)定引腳，通過(guò)外接不同阻值的電阻，可設(shè)置不同的DAC輸出電流，輸出電流范圍為4mA至20mA，其阻值與電流對(duì)應(yīng)關(guān)系為：R=39.9/Iout。本設(shè)計(jì)中采用的設(shè)置電阻為3.9K，即設(shè)定輸出電流Iout約為10mA。AD9854兩路輸出DAC為差分型電流輸出，因此必須在輸出引腳接入一個(gè)合適的電阻以將電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，通過(guò)56腳對(duì)DAC輸出電流的設(shè)置，本設(shè)計(jì)DAC最大差分輸出電流為10mA，因此，在DAC的I、Q輸出端分別掛接一個(gè)阻值為49.9歐姆的電阻，從而使得最終輸出電壓峰值約為500mV。該信號(hào)由于幅值較小，且含有直流分量，因此后端必須采用運(yùn)算放大電路對(duì)該信號(hào)進(jìn)行一定的平移和放大，使得最終送入被測(cè)系統(tǒng)的信號(hào)為峰峰值不小于1V的純交流信號(hào)。將含有直流分量的信號(hào)轉(zhuǎn)換為純交流信號(hào)通常有三種方式：最簡(jiǎn)單的方案是直接在信號(hào)鏈中串入一個(gè)電容，從而隔斷直流信號(hào)，只允許交流信號(hào)通過(guò)；采用運(yùn)算放大電路，通過(guò)給輸入信號(hào)一定的偏置電壓，從而剛好抵消信號(hào)本身帶有的直流分量，也可去除直流分量，只留下交流分量；使用兩路互補(bǔ)的信號(hào)進(jìn)行差分放大，只需要保證兩路信號(hào)完全互補(bǔ)，也可得到純交流分量。從最終效果上來(lái)說(shuō)，采用串接電容的方式得到的信號(hào)會(huì)因?yàn)殡娙莸拇嬖?，信?hào)通過(guò)電容之后，相比通過(guò)電容之前，會(huì)有一定的相位延遲。第二種方式對(duì)偏置電壓的精度要求較高，若不能保證偏置電壓與信號(hào)所含直流分量互補(bǔ)，則難以實(shí)現(xiàn)純交流輸出，且不適用與直流分量不穩(wěn)定的場(chǎng)合。方案三只要保證兩路信號(hào)互補(bǔ)，即可實(shí)現(xiàn)純交流輸出。結(jié)合AD9854結(jié)構(gòu)，其I和Q輸出都有一個(gè)互補(bǔ)輸出端，因此，利用這兩個(gè)互補(bǔ)輸出端，與I、Q信號(hào)進(jìn)行差分放大，即可實(shí)現(xiàn)輸出純交流信號(hào)。此種方式充分利用了AD9854的結(jié)構(gòu)特點(diǎn)，具有較高的精度，因此本方案采用第三種方式來(lái)得到不含直流分量的掃頻信號(hào)。AD9854為模數(shù)混合芯片，因此，為了保證芯片良好的工作，設(shè)計(jì)中采用了大量0.1uF和0.01uF的去耦電容，并在電路的電源入口處加入低頻濾波性能優(yōu)良的鉭電容，以進(jìn)一步優(yōu)化系統(tǒng)電源性能。在PCB設(shè)計(jì)中，參考ADI公司給出的官方評(píng)估板電路布局，在芯片底部采用大面積鋪銅連接[29]，以使芯片能夠良好接地。4.2.2AD9854輸出信號(hào)濾波網(wǎng)絡(luò)及放大電路設(shè)計(jì)AD9854輸出信號(hào)為離散的電流（電壓）信號(hào)，該離散信號(hào)含有較多的高頻諧波，因此，設(shè)計(jì)中需要添加模擬低通濾波電路，以濾除信號(hào)中的高分分量，得到純凈的正弦信號(hào)。模擬低通濾波器通常分為有源低通濾波器和無(wú)源低通濾波器。有源低通濾波器即以有源放大器件，如運(yùn)算放大器為核心器件，配合電容電阻等無(wú)源器件構(gòu)成增益可控、Q值較高的濾波網(wǎng)絡(luò)。無(wú)源低通濾波器主要采用電容和電阻或者電感組成無(wú)源低通濾波網(wǎng)絡(luò)，主要適用于高頻信號(hào)的濾波，本設(shè)計(jì)采用的低通濾波器為7階巴特沃斯無(wú)源低通濾波器，AD9854輸出信號(hào)I路濾波以及放大電路如圖（4.2）所示。對(duì)于I路信號(hào)的一對(duì)互補(bǔ)輸出信號(hào)分別進(jìn)行了低通濾波，兩路濾波網(wǎng)絡(luò)元件參數(shù)以及電路板布局完全相同。圖（4.3）為該濾波網(wǎng)絡(luò)的傳輸曲線，由圖可知，該濾波網(wǎng)絡(luò)在1MHz到50MHz內(nèi)都有很穩(wěn)定的增益，因此可保證最終輸出信號(hào)在設(shè)計(jì)測(cè)量范圍幅度的穩(wěn)定。圖4.2AD9854I路輸出濾波及放大電路圖4.37階巴特沃斯低通濾波器傳輸特性曲線U5為電流反饋型高速運(yùn)放THS3001，THS3001是一款具有420MHz高帶寬的電流反饋型運(yùn)放，該運(yùn)放在增益為6時(shí)可達(dá)100MHz的通帶平坦度。圖（4.4）為T(mén)HS3001增益與頻率關(guān)系曲線。圖（4.2）中放大電路，增益的表達(dá)式為Av=R16/R14=500/100=5。通過(guò)仿真可知，整個(gè)濾波與放大電路系統(tǒng)的增益為3.3（輸入信號(hào)幅值取互補(bǔ)輸入信號(hào)中單路信號(hào)的交流幅值），輸出為不含有直流分量的純正弦信號(hào)，且在整個(gè)1MHz至40MHz范圍內(nèi)有非常穩(wěn)定的增益。圖4.4THS3001增益與頻率關(guān)系曲線4.3本章小結(jié)本章首先介紹了掃頻信號(hào)發(fā)生器的電路原理，然后給出了本設(shè)計(jì)采用的設(shè)計(jì)電路，并詳細(xì)介紹了電路設(shè)計(jì)原理和設(shè)計(jì)技巧。最后，根據(jù)掃頻信號(hào)源輸出信號(hào)幅度和諧波方面的不足，對(duì)輸出信號(hào)進(jìn)行了濾波和放大，最終保證輸出信號(hào)能夠很好的滿足系統(tǒng)對(duì)掃頻信號(hào)的要求。

5控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)為了實(shí)現(xiàn)系統(tǒng)的高速高效控制，并提供優(yōu)異的系統(tǒng)可升級(jí)特性，本設(shè)計(jì)控制系統(tǒng)采用了FPGA技術(shù)與SOPC技術(shù)結(jié)合的方式，通過(guò)硬件邏輯與程序軟件相結(jié)合的方式來(lái)實(shí)現(xiàn)系統(tǒng)的控制功能。本章首先對(duì)幾種可選的系統(tǒng)控制方案進(jìn)行了介紹，并分析了各種方案的優(yōu)勢(shì)與不足，在此基礎(chǔ)上，確定了本設(shè)計(jì)采用的控制系統(tǒng)架構(gòu)，然后對(duì)控制系統(tǒng)的各個(gè)模塊進(jìn)行了介紹。5.1控制系統(tǒng)可選方案分析本設(shè)計(jì)中控制系統(tǒng)主要進(jìn)行AD9854掃頻信號(hào)源模塊的控制，I、Q信號(hào)的采樣，數(shù)據(jù)的運(yùn)算以及人際交互的實(shí)現(xiàn)。因此，要求控制器有較快的運(yùn)算速度以及較強(qiáng)的控制能力。實(shí)現(xiàn)以上功能主要有三種可選方案，分別為高性能單片機(jī)如Cortex-M3、數(shù)字信號(hào)處理器（DSP）、可編程邏輯器件（FPGA）。現(xiàn)分別介紹這三種控制方式各自的特性，并將本設(shè)計(jì)采用的方案與這三種方案進(jìn)行對(duì)比，說(shuō)明本控制系統(tǒng)的優(yōu)勢(shì)。5.1.1高性能單片機(jī)控制方案介紹Cortex-M3是ARM公司推出的主要面向控制領(lǐng)域的高性能32位微處理器內(nèi)核。其成本低廉，具有較強(qiáng)的運(yùn)算能力。目前很多國(guó)際大公司都推出了基于M3內(nèi)核的處理器，如ST公司的STM32F10X系列，TI公司的LM3S10X系列等。這些系列的單片機(jī)都集成了大量的片上外設(shè)，如ADC、定時(shí)器、SPI接口、IIS接口等。通過(guò)這些外設(shè)，可以很方便的實(shí)現(xiàn)所有功能的單芯片實(shí)現(xiàn)。同時(shí)該內(nèi)核帶有一個(gè)32位硬件乘法器，只需要一個(gè)指令周期的時(shí)間便可完成一次32位乘法運(yùn)算，因此具有一定的數(shù)學(xué)運(yùn)算能力。5.1.2DSP控制方案介紹DSP作為一種高性能處理器，擁有非常強(qiáng)大的數(shù)據(jù)運(yùn)算能力，目前使用較多的主要有TI公司面向控制領(lǐng)域的C2000系列，面向音頻處理的C5000系列和C6000系列，以及面向視頻處理的達(dá)芬奇系列。其中C2000系列主要面向控制領(lǐng)域，片上集成了較多的外設(shè)，如ADC、PWM、SPI、IIC等等，使用C2000系列，可以以最低的成本，最小的系統(tǒng)開(kāi)銷實(shí)現(xiàn)較為復(fù)雜的控制功能。目前使用最多的C2000系列DSP為T(mén)MS320F2812，該芯片工作頻率最可高達(dá)150M，支持單周期MAC指令，配合TI提供的大量基于匯編編寫(xiě)的DSP應(yīng)用庫(kù)，可實(shí)現(xiàn)定點(diǎn)運(yùn)算，F(xiàn)FT變換、數(shù)字濾波器等一系列的數(shù)字信號(hào)處理功能。同時(shí)，該芯片自帶2路12位ADC，可方便的完成模數(shù)轉(zhuǎn)換等。5.1.3FPGA和SOPC控制方案介紹FPGA技術(shù)作為一種新興技術(shù)，近幾年發(fā)展很快。作為一種通用邏輯器件，開(kāi)發(fā)者可以使用硬件描述語(yǔ)言Verilog或VHDL來(lái)實(shí)現(xiàn)電路的設(shè)計(jì)。使用FPGA最大的優(yōu)勢(shì)是可以進(jìn)行并行處理，在FPGA內(nèi)部，眾多功能模塊可以同時(shí)執(zhí)行而不相互干擾。同時(shí)，規(guī)模較大的FPGA還可嵌入軟核處理器，如8051、NIOSII等等，通過(guò)軟核與硬件邏輯的配合，可以彌補(bǔ)FPGA在控制方面的不足。本設(shè)計(jì)的控制系統(tǒng)正是采用FPGA硬件邏輯與軟核處理器配合使用的方式，實(shí)現(xiàn)了對(duì)整機(jī)的高速高效的控制。該系統(tǒng)不僅能實(shí)現(xiàn)對(duì)系統(tǒng)各模塊的高效控制，還能驅(qū)動(dòng)TFT彩屏顯示出友好的人機(jī)界面，為使用者提供方便，同時(shí)，也是最為重要的一點(diǎn)，基于FPGA的控制結(jié)構(gòu)決定了該系統(tǒng)擁有非常好可升級(jí)性，這是采用單片機(jī)和DSP方式所無(wú)法企及的。5.2控制系統(tǒng)功能介紹本設(shè)計(jì)采用FPGA硬件邏輯與嵌入式軟核處理器軟件控制相結(jié)合的方式來(lái)對(duì)整個(gè)系統(tǒng)進(jìn)行高效的控制[30][31]，圖（5.1）為控制系統(tǒng)設(shè)計(jì)框圖。圖5.1控制系統(tǒng)原理框圖5.2.1系統(tǒng)人機(jī)交互設(shè)計(jì)作為一個(gè)科學(xué)測(cè)量?jī)x器，要實(shí)現(xiàn)高效的測(cè)量，友好的人際交互界面必不可少。早期的頻率特性測(cè)試儀多采用陰極射線管作為顯示器件，此種方式能顯示數(shù)據(jù)信息有限。且需要輔以手動(dòng)調(diào)節(jié)，操作性差。本設(shè)計(jì)為了實(shí)現(xiàn)友好的人機(jī)界面顯示，采用16位色TFT液晶屏作為顯示器件，可同時(shí)顯示被測(cè)系統(tǒng)的幅頻特性曲線和相頻特性曲線，并可直接顯示出系統(tǒng)的中心頻率或-3dB帶寬處的頻率。目前的TFT液晶主要有2種驅(qū)動(dòng)方式：并/串口驅(qū)動(dòng)模式和同步刷新模式。并/串口方式主要用于對(duì)圖像顯示動(dòng)態(tài)性能要求不高的環(huán)境，如靜態(tài)文字顯示、圖片顯示。同步刷新模式主要用于顯示動(dòng)態(tài)內(nèi)容，該模式最常見(jiàn)應(yīng)用為電腦的VGA顯示器。該模式需要一路場(chǎng)同步信號(hào)、一路行同步信號(hào)和3路色彩信號(hào)。在VGA顯示器應(yīng)用中，3路色彩信號(hào)為模擬量，在TFT屏中，則為6位或8位的數(shù)字量。本設(shè)計(jì)中，由于頻率特性曲線的測(cè)試花費(fèi)的時(shí)間較長(zhǎng)，因此對(duì)顯示數(shù)據(jù)更新速率要求不高，故本設(shè)計(jì)采用16位I80并口總線驅(qū)動(dòng)方式來(lái)驅(qū)動(dòng)液晶屏，顯示屏選用可同時(shí)支持并/串口驅(qū)動(dòng)模式和同步刷新模式的ILI9325控制器方案。使系統(tǒng)具備一定的動(dòng)態(tài)圖像顯示能力，方便后期系統(tǒng)升級(jí)。在控制系統(tǒng)內(nèi)部，采用通用輸入輸出外設(shè)（PIO）模擬16位I80總線，在不影響對(duì)液晶屏讀寫(xiě)速度的前提下簡(jiǎn)化了控制系統(tǒng)的設(shè)計(jì)。在使用過(guò)程中，使用者還需要根據(jù)實(shí)際情況來(lái)輸入不同的參數(shù)，以控制系統(tǒng)按照指定的測(cè)量要求來(lái)進(jìn)行測(cè)量，因此人機(jī)交互中另一個(gè)非常重要的模塊則為信息輸入模塊。本系統(tǒng)采用紅外遙控實(shí)現(xiàn)對(duì)系統(tǒng)的人為控制。相比于紅外遙控，采用矩陣按鍵會(huì)占用系統(tǒng)較多的IO口資源，而電阻式觸摸屏作為一種玻璃制品，在受到力的作用下容易破碎，因此不適合戶外使用。而紅外遙控作為一種非接觸式控制方式，擁有電路簡(jiǎn)單，控制穩(wěn)定，且不易損壞的優(yōu)點(diǎn)，因此非常在惡劣的環(huán)境下使用。在本系統(tǒng)中，通過(guò)在FPGA內(nèi)部設(shè)計(jì)專用紅外遙控解碼電路，并采用PIO口與NIOSII處理器進(jìn)行對(duì)接，用最小的軟件資源占用實(shí)現(xiàn)了高效的信息輸入。5.2.2模數(shù)轉(zhuǎn)換電路設(shè)計(jì)為了對(duì)I、Q信號(hào)進(jìn)行采樣，系統(tǒng)使用了一片基于SPI接口的12位高速模數(shù)轉(zhuǎn)換器TLV2544。通過(guò)在CPU中加入Altera公司提供的SPI總線IP核，實(shí)現(xiàn)了對(duì)TLV2544高效精準(zhǔn)控制。由第2.2.4節(jié)對(duì)零中頻解調(diào)電路原理的分析可知，零中頻解調(diào)電路最終輸出信號(hào)為直流信號(hào)，因此可使用采樣速率較低的ADC來(lái)進(jìn)行采樣。ADC采樣速率的要求只與掃頻測(cè)量中頻率變化時(shí)間有關(guān)。為了保證在掃頻過(guò)程中能對(duì)每一個(gè)頻點(diǎn)進(jìn)行準(zhǔn)確的測(cè)量，ADC采樣一次所花費(fèi)時(shí)間必須小于掃頻過(guò)程中頻率變化的時(shí)間間隔。本設(shè)計(jì)測(cè)量范圍為1MHz至40MHz，掃頻步進(jìn)最小為100KHz，則完成一次掃頻至少需要進(jìn)行390次模數(shù)轉(zhuǎn)換。若設(shè)定完成一次掃頻花費(fèi)最短時(shí)間為1秒，則需要ADC的轉(zhuǎn)換速率不低于390/s即可。為了充分保證采樣到數(shù)據(jù)的準(zhǔn)確性，必須對(duì)采集的數(shù)據(jù)進(jìn)行一定的濾波。因此，必須使實(shí)際ADC采樣速率高于最低要求。本設(shè)計(jì)中使用的模數(shù)轉(zhuǎn)換器TLV2544擁有3.6us的轉(zhuǎn)換速度，其最高轉(zhuǎn)換速率為200KSPS，輸入信號(hào)帶寬高達(dá)500KHz，擁有4路輸入通道，因此采用一片該芯片即可完成對(duì)所有信號(hào)的采集。5.3控制系統(tǒng)結(jié)構(gòu)設(shè)計(jì)在本設(shè)計(jì)中，采用FPGA硬件邏輯與嵌入式軟核處理器軟件控制相結(jié)合的方式來(lái)實(shí)現(xiàn)對(duì)系統(tǒng)所有功能電路的控制。其中，F(xiàn)PGA硬件邏輯主要實(shí)現(xiàn)紅外遙控的解碼工作，NIOSII處理器則實(shí)現(xiàn)了TFT彩屏驅(qū)動(dòng)、模數(shù)轉(zhuǎn)換器控制、掃頻信號(hào)源控制、相位和幅度的算法實(shí)現(xiàn)功能。5.3.1紅外解碼電路設(shè)計(jì)在本設(shè)計(jì)中，紅外解碼電路主要實(shí)現(xiàn)紅外遙控發(fā)送數(shù)據(jù)的解碼工作[32]，該模塊符號(hào)模型如圖（5.2）所示，其中，clk為模塊工作時(shí)鐘，默認(rèn)為50MHz，rst_n為模塊復(fù)位信號(hào)，與全局信號(hào)相連，IR為紅外編碼信號(hào)，與紅外接收端信號(hào)腳相連，key_db[7..0]為8位鍵值總線，當(dāng)一次解碼完成，此次解碼所得到的指令便會(huì)鎖存到此總線上。Key_int引腳為中斷引腳，當(dāng)一次解碼完成后，該引腳上會(huì)有一個(gè)從高到低的跳變信號(hào)，該信號(hào)則可作為NIOSII處理器的中斷信號(hào)。當(dāng)NIOSII處理器接收到此中斷后，便可讀取key_db[7..0]上的鍵值。通過(guò)此種中斷的方式，可以將此模塊與NIOSII處理器連接起來(lái)，且只占用處理器非常少的資源，就可實(shí)現(xiàn)對(duì)紅外遙控的高速反應(yīng)。clk_test作為測(cè)試時(shí)鐘，頻率與系統(tǒng)對(duì)外部紅外信號(hào)電平的采樣頻率一致，該時(shí)鐘主要用于系統(tǒng)調(diào)試。圖5.2紅外解碼模塊符號(hào)模型在紅外遙控系統(tǒng)中，遙控發(fā)射部分采用基于NEC公司制定的紅外遙控協(xié)議的紅外遙控器，接收端采用1838一體式高靈敏接收頭。在altera公司的EP2C20F256C8芯片上對(duì)該設(shè)計(jì)模塊進(jìn)行驗(yàn)證，并采用QuartusII軟件中自帶的嵌入式邏輯分析儀SignaltapIILogicAnalyzer對(duì)模塊的輸入待解碼信號(hào)和輸出信號(hào)進(jìn)行了抓取分析，驗(yàn)證了該模塊設(shè)計(jì)的正確性，圖（5.3）為SignaltapIILogicAnalyzer對(duì)解碼模塊輸入輸出信號(hào)的分析得到的實(shí)際波形。圖5.3紅外解碼模塊端口信號(hào)波形實(shí)測(cè)圖由圖（5.3）可見(jiàn)，當(dāng)紅外接收頭沒(méi)有接收到紅外遙控發(fā)送的信號(hào)時(shí)，紅外信號(hào)輸入端IR_in為高電平，此時(shí)，key_int為低電平，key_db為上一次解碼得到的紅外遙控發(fā)送的命令，當(dāng)解碼模塊接收到正確的同步碼以后，key_int引腳被拉高，表明正在進(jìn)行解碼工作。當(dāng)解碼完成后，key_db上的數(shù)據(jù)更新為本次解碼得到的數(shù)據(jù)，key_int引腳由高變低，表明解碼已經(jīng)完成。紅外解碼模塊與NIOSII處理器通過(guò)PIO外設(shè)連接，key_int通過(guò)一個(gè)帶輸入中斷功能的PIO口與NIOSII處理器連接，PIO中斷觸發(fā)方式設(shè)置為下降沿觸發(fā)。Key_db通過(guò)通用輸入PIO口與NIOSII處理器連接，該P(yáng)IO口位寬設(shè)定為8位，因此，當(dāng)key_int中斷到來(lái)時(shí)，NIOSII處理器只需要讀取key_db上的值即可獲取紅外遙控發(fā)送的指令。通過(guò)中斷方式，大大減輕了處理器的負(fù)擔(dān)，且提高了處理器對(duì)外部控制命令的響應(yīng)速度，而這些優(yōu)勢(shì)，是觸摸屏方式不具備的。5.3.2TLV2544型ADC驅(qū)動(dòng)模塊設(shè)計(jì)在本設(shè)計(jì)中ADC起到對(duì)I、Q信號(hào)的采樣功能，只有準(zhǔn)確的數(shù)據(jù)采樣才能保證系統(tǒng)測(cè)量結(jié)果的準(zhǔn)確性，因此，ADC的驅(qū)動(dòng)設(shè)計(jì)至關(guān)重要，為了能夠?qū)崿F(xiàn)對(duì)ADC高效精準(zhǔn)的控制，本設(shè)計(jì)采用在NIOSII處理器上外掛SPI主機(jī)接口的方式來(lái)對(duì)TLV2544進(jìn)行操作。采用此種方式，既可以提高系統(tǒng)的工作速度，又能保證系統(tǒng)對(duì)ADC的靈活控制，從而使得測(cè)量結(jié)果真實(shí)可靠。關(guān)于QSYS（SOPCbuilder）中CPU的詳細(xì)配置過(guò)程此處就不做過(guò)多介紹，通過(guò)使用QSYS提供的標(biāo)準(zhǔn)SPI接口，在軟件設(shè)計(jì)時(shí)，只需要調(diào)用NIOSII集成開(kāi)發(fā)環(huán)境中提供的庫(kù)函數(shù)，即可實(shí)現(xiàn)對(duì)ADC的完全控制。圖（5.4）為T(mén)LV2544與NIOSII處理器連接示意圖。圖5.4TLV2544與控制器接口原理5.3.3相位、幅度運(yùn)算模塊的設(shè)計(jì)由2.2.4節(jié)對(duì)零中頻解調(diào)原理的分析可知，通過(guò)零中頻解調(diào)電路，最終待測(cè)系統(tǒng)輸出信號(hào)的幅度和相位分別為:（5.1） (5.2）實(shí)現(xiàn)以上算法主要有兩種實(shí)現(xiàn)方式，即FPGA硬件邏輯實(shí)現(xiàn)和C語(yǔ)言軟件實(shí)現(xiàn)。通過(guò)對(duì)以上兩個(gè)算式進(jìn)行結(jié)構(gòu)分析可知，在計(jì)算幅度B中，需要進(jìn)行兩次平方運(yùn)算，一次開(kāi)方運(yùn)算，一次除法運(yùn)算和一次乘法運(yùn)算[33][34]，在計(jì)算相位角的中，需要進(jìn)行兩次乘法運(yùn)算、一次除法運(yùn)算和一次反正弦運(yùn)算，整個(gè)運(yùn)算過(guò)程運(yùn)算復(fù)雜度較高，若全部采用FPGA硬件邏輯實(shí)現(xiàn)，則勢(shì)必耗費(fèi)大量的FPGA邏輯資源，這將使得系統(tǒng)成本劇增。若全部使用C語(yǔ)言軟件運(yùn)算，則會(huì)耗費(fèi)大量的CPU運(yùn)算時(shí)間，使得系統(tǒng)的實(shí)時(shí)性受到一定的影響。充分考慮到系統(tǒng)成本以及測(cè)量速度的問(wèn)題，結(jié)合頻率特性測(cè)試儀的工作特點(diǎn)，本設(shè)計(jì)針對(duì)掃頻測(cè)量過(guò)程采用了先采集后計(jì)算的策略，即首先按照系統(tǒng)要求的掃頻范圍、掃頻時(shí)間、掃頻步進(jìn)進(jìn)行掃頻工作，并采集每一個(gè)頻點(diǎn)的對(duì)應(yīng)I、Q值，存入緩存中。完成掃頻后，再對(duì)每一組I、Q數(shù)據(jù)進(jìn)行計(jì)算，得出每個(gè)頻點(diǎn)處待測(cè)系統(tǒng)輸出信號(hào)的幅度和相位，然后在液晶顯示屏上顯示出系統(tǒng)的幅頻特性曲線和相頻特性曲線。此種方式的優(yōu)點(diǎn)在于，大量的運(yùn)算沒(méi)有穿插在測(cè)量過(guò)程中，不會(huì)影響測(cè)量的速度，因此掃頻速度可以做到很高。雖然曲線的顯示需要在掃頻完成后一段時(shí)間內(nèi)才能實(shí)現(xiàn)，動(dòng)態(tài)顯示效果不佳，但是考慮到頻率特性測(cè)試儀與示波器應(yīng)用場(chǎng)合不同，示波器因?yàn)樾枰獙?shí)時(shí)觀測(cè)信號(hào)的波形，尤其是在觀察信號(hào)毛刺的時(shí)候，對(duì)數(shù)據(jù)的動(dòng)態(tài)顯示要求極高。而頻率特性測(cè)試儀不需要實(shí)時(shí)的觀測(cè)待測(cè)系統(tǒng)的頻率特性，只需要能夠在規(guī)定的時(shí)間內(nèi)完成一次測(cè)試即可，對(duì)數(shù)據(jù)顯示的動(dòng)態(tài)性要求不高，因此，此種計(jì)算和顯示方式是完全可行的。為了盡可能保證處理器的運(yùn)算速度，在SOPCbulider中建立CPU時(shí)，選擇了帶硬件乘、除法器的增強(qiáng)型CPU，以使處理器擁有較強(qiáng)的數(shù)學(xué)運(yùn)算能力。5.3.4掃頻信號(hào)源控制模塊的實(shí)現(xiàn)系統(tǒng)對(duì)掃頻信號(hào)源的控制主要實(shí)現(xiàn)掃頻信號(hào)源工作模式，輸出信號(hào)參數(shù)的設(shè)定，掃頻信號(hào)源帶有100MHz的高速并行通信接口，而在本設(shè)計(jì)中，不需要實(shí)現(xiàn)如此高的速度。根據(jù)掃頻時(shí)系統(tǒng)工作的流程可知，控制系統(tǒng)控制掃頻信號(hào)源輸出一個(gè)指定頻率，然后控制系統(tǒng)驅(qū)動(dòng)ADC對(duì)此此頻點(diǎn)對(duì)應(yīng)的I、Q值進(jìn)行采樣，當(dāng)ADC采樣完成后，才會(huì)再次對(duì)掃頻信號(hào)源進(jìn)行控制?？紤]到ADC在對(duì)一次I、Q信號(hào)進(jìn)行采樣時(shí)需要多次采樣取平均值以減小偶然誤差，因此，對(duì)掃頻信號(hào)源實(shí)現(xiàn)一次完整的控制速度實(shí)際要求不高于ADC的采樣速度。但為了盡量減輕處理器的工作負(fù)擔(dān)，設(shè)計(jì)中給掃頻信號(hào)源設(shè)計(jì)了一個(gè)專用的IP核，將控制掃頻信號(hào)源的數(shù)據(jù)線和地址線直接連接Avalon總線上的數(shù)據(jù)總線和地址總線。掃頻信號(hào)源的其余幾個(gè)輔助控制引腳則采用通用PIO口進(jìn)行控制。通過(guò)此種方式，可大大提高對(duì)掃頻信號(hào)源的控制速度，并減少處理器對(duì)掃頻信號(hào)源進(jìn)行一次完整控制所需花費(fèi)的指令數(shù)量，從而減輕處理器工作量。5.4本章小結(jié)本章通過(guò)對(duì)控制系統(tǒng)需要實(shí)現(xiàn)的功能和任務(wù)量進(jìn)行分析，在充分保證系統(tǒng)工作速度和測(cè)量精度的條件下，設(shè)計(jì)了以FPGA芯片為基礎(chǔ)、嵌入式32位軟核處理器NIOSII為控制核心的控制系統(tǒng)。通過(guò)FPGA硬件邏輯與NIOSII處理器的結(jié)合，實(shí)現(xiàn)了穩(wěn)定高效的系統(tǒng)控制，并為系統(tǒng)升級(jí)提供了廣闊的空間。

6系統(tǒng)工作電源設(shè)計(jì)與實(shí)現(xiàn)本系統(tǒng)作為一個(gè)便攜式測(cè)量設(shè)備，對(duì)系統(tǒng)的供電有較為嚴(yán)格的要求，既要保證系統(tǒng)電能供應(yīng)的充足，又要充分考慮系統(tǒng)的輕便性，一個(gè)穩(wěn)定高效的供電電源對(duì)于本系統(tǒng)比不可少。因此本節(jié)結(jié)合系統(tǒng)實(shí)際工作中對(duì)電源的需求，對(duì)系統(tǒng)的供電系統(tǒng)進(jìn)行了詳細(xì)的介紹。6.1系統(tǒng)電源需求分析根據(jù)本系統(tǒng)各部分電路工作特性，零中頻解調(diào)電路需要一組的供電，通過(guò)實(shí)際電路測(cè)試，該部分電路整體功耗在100mA以內(nèi)，但由于該部分屬于模擬電路，因此要求電源紋波電壓盡量小，因此可用LM7805和LM7905線性穩(wěn)壓電路進(jìn)行線性穩(wěn)壓得到。掃頻信號(hào)源電路需要一路3.3V電源來(lái)給AD9854芯片供電。通過(guò)查閱AD9854ASVZ官方數(shù)據(jù)手冊(cè)可知，其峰值工作電流最高可達(dá)1210mA，因此，為了保證掃頻信號(hào)源的穩(wěn)定工作，必須使用輸出電流較大的穩(wěn)壓電路，常用的3.3V穩(wěn)壓芯片有AMS1117、LM1117，其中，AMS1117最大只能提供1A的輸出電流，LM1117最大只能輸出800mA的電流，因此兩者均不能滿足AD9854的正常工作要求。為了得到穩(wěn)定的3.3V供電，本設(shè)計(jì)采用三端可調(diào)線性穩(wěn)壓器LM317，通過(guò)調(diào)節(jié)輸出電壓的方式使其輸出穩(wěn)定的3.3V，該芯片最大可輸出1.5A的電流，因此滿足系統(tǒng)設(shè)計(jì)要求。在實(shí)際使用過(guò)程中，使用開(kāi)關(guān)電源電路往往可以提高系統(tǒng)的效率，但考慮到開(kāi)關(guān)電源較大的輸出紋波，而AD9854又屬于一個(gè)模數(shù)混合器件，對(duì)供電電源要求較高，因此這里采用舍棄效率的方式來(lái)獲得較高的性能。AD9854的兩路輸出需要進(jìn)過(guò)差分放大來(lái)對(duì)信號(hào)幅度進(jìn)行一定的放大，放大電路工作在的供電下，因此，此路供電可以與零中頻解調(diào)電路共用同一組供電。ADC采樣電路需要一路單電源5V供電，因?yàn)樵撔酒ぷ鲿r(shí)功耗較低，因此與零中頻解調(diào)共用+5V供電。FGPA本身功耗相對(duì)較高，加上LCD顯示屏，因此，整個(gè)控制系統(tǒng)工作時(shí)功耗較高，實(shí)際測(cè)試，當(dāng)系統(tǒng)運(yùn)行時(shí)，功耗最大可達(dá)500mA。同時(shí)，F(xiàn)PGA控制系統(tǒng)作為一個(gè)高速數(shù)字電路，本身就是一個(gè)噪聲源，為了盡量減小該部分電路對(duì)模擬電路的干擾，為其設(shè)計(jì)了一路獨(dú)立的供電，并通過(guò)磁珠將控制系統(tǒng)地平面與零中頻解調(diào)電路和掃頻信號(hào)源的地平面隔開(kāi)，以減少模擬電路和數(shù)字電路間的相互干擾。通過(guò)以上分析可知，系統(tǒng)總共需要1路3.3V供電，一組供電，一路+5V供電，系統(tǒng)總功耗約4W。因?yàn)長(zhǎng)M7805、LM7905、LM317的輸入輸出壓差均要求不低于2V，因此，供電電源正電源端必須大于7V，負(fù)電源端必須低于-7V。為了滿足以上條件，本設(shè)計(jì)采用4枚鋰電池實(shí)現(xiàn)供電系統(tǒng)。6.2系統(tǒng)電源電路設(shè)計(jì)本系統(tǒng)供電采用4枚鋰電池通過(guò)串聯(lián)的方式，其結(jié)構(gòu)如圖（6.1）所示。鋰電池的正常輸出電壓范圍在3.6V至4.2V之間，因此VCC+和GND之間的壓差為7.2V至8.4V，VCC-和GND之間的壓差為-7.2V至-8.4V，滿足LM7805等三端穩(wěn)壓器件的正常工作要求。圖6.1鋰電池供電電路原理6.3穩(wěn)壓電路設(shè)計(jì)本系統(tǒng)穩(wěn)壓電路設(shè)計(jì)如圖（6.2）所示，通過(guò)調(diào)節(jié)RP1使得LM317的輸出穩(wěn)定在3.3V。控制系統(tǒng)的5V供電電路與+5V_ANA路一致，因此此處不再附其原理圖。圖6.2系統(tǒng)穩(wěn)壓電路6.4本章小結(jié)本章主要針對(duì)系統(tǒng)對(duì)電源的要求，設(shè)計(jì)了以鋰電池為供電電源、三端穩(wěn)壓集成電路為各模塊穩(wěn)壓供電的供電系統(tǒng)。

7系統(tǒng)軟件設(shè)計(jì)與實(shí)現(xiàn)為了實(shí)現(xiàn)頻率特性的精準(zhǔn)測(cè)量以及友好的人機(jī)交互體驗(yàn)，系統(tǒng)的軟件設(shè)計(jì)至關(guān)重要。本章先從各個(gè)電路模塊工作特性入手，分析其軟件設(shè)計(jì)要求，最后再通過(guò)QSYS系統(tǒng)搭建可滿足系統(tǒng)的軟核處理器系統(tǒng)。并最終完成系統(tǒng)的軟件設(shè)計(jì)。7.1系統(tǒng)軟件設(shè)計(jì)需求分析本控制系統(tǒng)軟件設(shè)計(jì)主要實(shí)現(xiàn)人機(jī)交互、掃頻信號(hào)源控制、ADC驅(qū)動(dòng)以及幅度和相位的運(yùn)算，現(xiàn)分別對(duì)各部分功能對(duì)硬件的要求以及軟件的設(shè)計(jì)要求方面進(jìn)行分析。本系統(tǒng)人際交互主要由LCD液晶顯示屏和紅外遙控接收電路組成，紅外遙控的解碼已經(jīng)在FPGA內(nèi)部用邏輯電路實(shí)現(xiàn)，軟件設(shè)計(jì)時(shí)只需要在解碼完成中斷到來(lái)時(shí)讀取解碼到的紅外遙控命令即可。LCD液晶顯示屏采用16位I80并口進(jìn)行數(shù)據(jù)傳輸，該模塊驅(qū)動(dòng)采用通用PIO外設(shè)即可實(shí)現(xiàn)，不需要中斷功能。因此該部分軟件設(shè)計(jì)較為簡(jiǎn)單，主要就是對(duì)LCD屏中寄存器的讀和寫(xiě)操作。設(shè)計(jì)對(duì)于掃頻信號(hào)源的控制要求較高，為了能按照指定的速度和事件對(duì)掃頻信號(hào)源控制，系統(tǒng)需要采用一路定時(shí)器來(lái)產(chǎn)生所需的掃頻控制時(shí)間。對(duì)于ADC的驅(qū)動(dòng)，根據(jù)TLV2544支持的通信接口，系統(tǒng)需要一路SPI主機(jī)接口，控制系統(tǒng)通過(guò)對(duì)SPI外設(shè)的操作，來(lái)實(shí)現(xiàn)對(duì)ADC的控制。幅度和相位的運(yùn)算因?yàn)椴捎眉冘浖?shí)現(xiàn)，因此不需要硬件外設(shè)的參與。但是由于在掃頻的過(guò)程中有大量的采樣數(shù)據(jù)需要緩存，同時(shí)為了支持友好的人機(jī)交互界面，處理器對(duì)運(yùn)行內(nèi)存的要求較高，為了滿足此要求，系統(tǒng)加入了一片64Mbit的SDRAM來(lái)作為系統(tǒng)運(yùn)行內(nèi)存。7.2軟件架構(gòu)設(shè)計(jì)本系統(tǒng)在程序總體框架下設(shè)計(jì)了三個(gè)子任務(wù)來(lái)分別實(shí)現(xiàn)空閑、點(diǎn)頻測(cè)量、掃頻測(cè)量工作，接下來(lái)本文將結(jié)合系統(tǒng)總體架構(gòu)，對(duì)系統(tǒng)的軟件設(shè)計(jì)進(jìn)行細(xì)致的講解和分析。7.2.1軟件主體設(shè)計(jì)本設(shè)計(jì)控制系統(tǒng)最終架構(gòu)如圖（7.1）所示。系統(tǒng)啟動(dòng)后首先對(duì)各個(gè)功能模塊進(jìn)行初始化，然后顯示出系統(tǒng)界面，然后進(jìn)入等待狀態(tài)，當(dāng)接收到紅外指令后，系統(tǒng)開(kāi)始根據(jù)指令內(nèi)容選擇系統(tǒng)所需運(yùn)行的任務(wù)，然后系統(tǒng)對(duì)應(yīng)的任務(wù)處開(kāi)始執(zhí)行該任務(wù)。圖7.1控制系統(tǒng)軟件設(shè)計(jì)總流程圖系統(tǒng)主有三個(gè)任務(wù)，即空閑任務(wù)，點(diǎn)頻測(cè)量任務(wù)，掃頻測(cè)量任務(wù)。空閑任務(wù)時(shí)系統(tǒng)處于等待狀態(tài)，此任務(wù)中系統(tǒng)不執(zhí)行任何工作。點(diǎn)頻測(cè)量任務(wù)主要控制掃頻信號(hào)源和ADC完成相應(yīng)的點(diǎn)頻測(cè)量工作，并執(zhí)行點(diǎn)頻測(cè)量結(jié)果的計(jì)算。掃頻測(cè)量任務(wù)主要控制掃頻信號(hào)源和ADC完成相應(yīng)的掃頻測(cè)量工作，并執(zhí)行掃頻測(cè)量結(jié)果的計(jì)算以及頻率特性曲線的繪制。7.2.2點(diǎn)頻測(cè)量原理及軟件設(shè)計(jì)所謂點(diǎn)頻法測(cè)量，就是通過(guò)給待測(cè)系統(tǒng)輸入某一特定頻率的信號(hào)，通過(guò)分析對(duì)比輸入和輸出信號(hào)的相位及幅度關(guān)系，得出該系統(tǒng)在此頻率處的頻率特性。此種測(cè)量方式主要用于測(cè)量系統(tǒng)的靜態(tài)頻率響應(yīng)，掃描信號(hào)頻率由人為指定。此種方式操作繁瑣，對(duì)于系統(tǒng)在某一頻段范圍內(nèi)的特性曲線，無(wú)法快速準(zhǔn)確的測(cè)量。本設(shè)計(jì)支持手動(dòng)點(diǎn)頻法測(cè)量和自動(dòng)掃頻法測(cè)量。兩種測(cè)量方式所采用硬件系統(tǒng)完全一致，主要為軟件實(shí)現(xiàn)方式的不同。圖（7.2）為點(diǎn)頻法測(cè)量任務(wù)的軟件流程圖。圖7.2點(diǎn)頻法測(cè)量軟件流程圖當(dāng)系統(tǒng)獲得進(jìn)行點(diǎn)頻測(cè)量控制命令后，便進(jìn)入點(diǎn)頻測(cè)量任務(wù)，系統(tǒng)首先獲得待掃頻信號(hào)源掃描信號(hào)頻率，該頻率可通過(guò)紅外遙控由外接輸入。當(dāng)系統(tǒng)獲得足夠的點(diǎn)頻測(cè)量所需信息和參數(shù)后，便初始化掃頻信號(hào)源，接著控制其按照參數(shù)輸出指定的信號(hào)。然后，系統(tǒng)會(huì)控制ADC采集I、Q值，并通過(guò)軟件計(jì)算出待測(cè)系統(tǒng)輸出信號(hào)的幅值和相位。最后更新顯示界面，將測(cè)量結(jié)果顯示在液晶屏上，并等待新的控制命令到來(lái)。7.2.3掃頻測(cè)量原理及軟件設(shè)計(jì)掃頻測(cè)量即通過(guò)給待測(cè)系統(tǒng)輸入按指定規(guī)律不斷變化的掃頻頻率信號(hào)，通過(guò)測(cè)量每一個(gè)掃頻點(diǎn)處待測(cè)系統(tǒng)的輸入輸出信號(hào)幅度和相位關(guān)系，從而得出該系統(tǒng)在這一頻段內(nèi)的頻率特性值，并將這些值通過(guò)曲線的方式在顯示屏上顯示出來(lái)，即得出系統(tǒng)的幅頻特性和相頻特性。掃頻法測(cè)量需要人為指定掃頻信號(hào)的起始頻率、終止頻率、掃頻步進(jìn)以及掃頻時(shí)間。當(dāng)這些參數(shù)指定后，系統(tǒng)則按照指定的參數(shù)輸出掃描信號(hào)，通過(guò)測(cè)量每個(gè)頻點(diǎn)處待測(cè)系統(tǒng)的頻率特性，最終得出系統(tǒng)在此頻段范圍內(nèi)的頻率特性曲線。此種方式要求控制系統(tǒng)擁有較強(qiáng)的控制能力和較快的運(yùn)算能力。圖（7.3）為掃頻法測(cè)量任務(wù)的軟件流程圖。為了保證掃頻的速度，軟件設(shè)計(jì)中使用了5.2.3節(jié)提到的先采集后計(jì)算的方式，使得復(fù)雜的運(yùn)算不會(huì)影響系統(tǒng)的正常的運(yùn)行。其中，為了保證兩個(gè)相鄰頻點(diǎn)間時(shí)間間隔相同，系統(tǒng)通過(guò)定時(shí)器來(lái)獲得準(zhǔn)確的時(shí)間間隔，當(dāng)定時(shí)器定時(shí)時(shí)間到來(lái)時(shí)，系統(tǒng)控制掃頻信號(hào)源，改變其輸出信號(hào)頻率。通過(guò)此種方式，保證了不同頻率掃頻信號(hào)間間隔時(shí)間的均勻，使得測(cè)量結(jié)果更加可靠。圖7.3掃頻法測(cè)量軟件流程圖7.3本章小結(jié)本章首先分析了系統(tǒng)對(duì)軟件設(shè)計(jì)的需求，并給出了基于任務(wù)的系統(tǒng)總體軟件設(shè)計(jì)流程。然后針對(duì)點(diǎn)頻法測(cè)量和掃頻法測(cè)量?jī)蓚€(gè)不同的任務(wù)及其特點(diǎn)，分別設(shè)計(jì)了兩個(gè)任務(wù)的軟件流程。

8頻率特性測(cè)試儀的測(cè)試依據(jù)本設(shè)計(jì)內(nèi)容，設(shè)計(jì)了一臺(tái)實(shí)驗(yàn)樣機(jī)，利用該樣機(jī)對(duì)自制RLC諧振網(wǎng)絡(luò)進(jìn)行測(cè)量，并將測(cè)量結(jié)果與示波器監(jiān)測(cè)結(jié)果進(jìn)行對(duì)比，分析了本設(shè)計(jì)方案在測(cè)量精度、測(cè)量速度方面的性能。下面將對(duì)測(cè)試方法和內(nèi)容進(jìn)行詳細(xì)的介紹。8.1測(cè)試原理與方法本節(jié)主要進(jìn)行系統(tǒng)測(cè)試的原理與方法介紹，通過(guò)儀器測(cè)試、軟件仿真等方式，驗(yàn)證了本系統(tǒng)設(shè)計(jì)的正確性和科學(xué)性。8.1.1硬件平臺(tái)的準(zhǔn)備在設(shè)計(jì)的驗(yàn)證過(guò)程中，我們按照設(shè)計(jì)內(nèi)容，制作了樣機(jī)，采用安捷倫公司生產(chǎn)的DSO-X3024A型高性能示波器對(duì)掃頻信號(hào)源輸出信號(hào)以及待測(cè)系統(tǒng)的輸出信號(hào)進(jìn)行了測(cè)量。為了能夠?qū)崿F(xiàn)對(duì)樣機(jī)的測(cè)試，我們制作了一個(gè)諧振點(diǎn)在20MHz的RLC諧振網(wǎng)絡(luò)，圖（8.1）為該網(wǎng)絡(luò)原理圖。采用Tina-TI仿真軟件對(duì)該網(wǎng)絡(luò)進(jìn)行仿真分析，得出該網(wǎng)絡(luò)的幅頻特性和相頻特性曲線如圖（8.2-a）和圖（8.2-b）所示。圖8.1RLC諧振網(wǎng)絡(luò)原理圖圖8.2-aRLC網(wǎng)絡(luò)幅頻特性曲線圖8.2-bRLC網(wǎng)絡(luò)相頻特性曲線8.1.2測(cè)試方法和過(guò)程介紹測(cè)試階段主要對(duì)系統(tǒng)的點(diǎn)頻測(cè)量結(jié)果和掃頻測(cè)量結(jié)果進(jìn)行測(cè)量，現(xiàn)分別就兩個(gè)測(cè)試過(guò)程方法進(jìn)行介紹。1、點(diǎn)頻測(cè)量點(diǎn)頻測(cè)量過(guò)程中，通過(guò)使用DSO-X3024A高性能示波器對(duì)樣機(jī)的掃頻信號(hào)源兩路輸出信號(hào)和待測(cè)RLC諧振網(wǎng)絡(luò)的輸出信號(hào)進(jìn)行測(cè)量，通過(guò)改變掃頻信號(hào)源輸出頻率，同時(shí)對(duì)比示波器測(cè)量的數(shù)據(jù)與樣機(jī)測(cè)量得到的數(shù)據(jù)，得出系統(tǒng)性能。測(cè)試過(guò)程中，我們測(cè)試了79組數(shù)據(jù)（詳情見(jiàn)附件3），并根據(jù)這79組數(shù)據(jù)繪制了RLC諧振網(wǎng)絡(luò)的幅頻特性和相頻特性曲線。2、掃頻測(cè)量在掃頻過(guò)程中，無(wú)法采用示波器來(lái)實(shí)時(shí)對(duì)比測(cè)量結(jié)果，因此采用SA1140C型數(shù)字頻率特性測(cè)試儀對(duì)待測(cè)RLC網(wǎng)絡(luò)進(jìn)行測(cè)量，通過(guò)對(duì)比SA1140C與本樣機(jī)的測(cè)試結(jié)果，得出系統(tǒng)掃頻測(cè)量的性能。8.2測(cè)試結(jié)果分析圖（8.3）為示波器測(cè)得掃頻信號(hào)源輸出信號(hào)幅度曲線圖，由圖可知，掃頻信號(hào)源輸出信號(hào)在1MHz至37.5MHz范圍內(nèi)輸出信號(hào)幅度較為穩(wěn)定，當(dāng)輸出信號(hào)頻率超過(guò)37.5MHz后，輸出信號(hào)幅度開(kāi)始衰減。圖（8.4）為根據(jù)點(diǎn)頻測(cè)量中示波器測(cè)量結(jié)果與系統(tǒng)測(cè)量結(jié)果繪制出的幅頻特性曲線和相頻特性曲線，通過(guò)該圖可知，樣機(jī)的幅度測(cè)量結(jié)果和相位測(cè)量結(jié)果在32MHz內(nèi)較為準(zhǔn)確，當(dāng)測(cè)量頻率超過(guò)37.5MHz后，結(jié)果出現(xiàn)了較大的誤差。該誤差主要由掃頻信號(hào)源輸出信號(hào)幅度的改變而引起的。圖8.3掃頻信號(hào)源輸出信號(hào)幅度與頻率關(guān)系曲線圖8.4示波器測(cè)量結(jié)果與設(shè)計(jì)樣機(jī)測(cè)量幅頻特性結(jié)果對(duì)比圖（8.5）為樣機(jī)掃頻法測(cè)量結(jié)果，其中掃頻范圍為1MHz至40MHz，掃頻步進(jìn)為100KHz，掃頻時(shí)間為5s。通過(guò)該圖可知，掃頻結(jié)果幅度范圍較點(diǎn)頻法測(cè)量結(jié)果小，中心頻率有一定的偏移。產(chǎn)生該結(jié)果的主要原因?yàn)闃訖C(jī)抗干擾能力較弱，當(dāng)進(jìn)行掃頻測(cè)量時(shí)，系統(tǒng)中數(shù)字電路處于高速工作中，從而導(dǎo)致模擬電路部分受到數(shù)字電路部分產(chǎn)生的干擾，使測(cè)量精度下降。圖8.5樣機(jī)測(cè)量幅頻特性結(jié)果8.3本章小結(jié)本章采用示波器和軟件仿真的方式，對(duì)系統(tǒng)樣機(jī)進(jìn)行了測(cè)試。分析了系統(tǒng)的穩(wěn)定性和測(cè)量誤差。通過(guò)測(cè)量，發(fā)現(xiàn)了系統(tǒng)設(shè)計(jì)過(guò)程中存在的一些問(wèn)題和不足，為系統(tǒng)的進(jìn)一步優(yōu)化和升級(jí)提供了參考與方向。

9結(jié)論與展望9.1總結(jié)9.1.1所完成的任務(wù)與設(shè)計(jì)創(chuàng)新本系統(tǒng)采用直接數(shù)字式頻率合成芯片AD9854，結(jié)合大規(guī)?？删幊踢壿嬓酒?FPGA),采用零中頻解調(diào)原理，設(shè)計(jì)了一套數(shù)字化的頻率特性測(cè)試儀。本系統(tǒng)主要有以下一些特點(diǎn)：掃頻信號(hào)發(fā)生電路采用直接數(shù)字式頻率合成技術(shù)，避開(kāi)了傳統(tǒng)的LC諧振方式產(chǎn)生的信號(hào)易受環(huán)境的影響和信號(hào)可控性不好以及電路參數(shù)受元件老化發(fā)生變化的問(wèn)題。頻率特性測(cè)量方面采用了零中頻解調(diào)的方式來(lái)對(duì)待測(cè)網(wǎng)絡(luò)的幅度頻特性和相頻特性進(jìn)行分析。通過(guò)零中頻解調(diào)電路，直接得出與待測(cè)網(wǎng)絡(luò)幅頻特性和相頻特性相關(guān)的參數(shù)，從而計(jì)算出結(jié)果，不需要再對(duì)信號(hào)進(jìn)行峰值檢波，免去了正弦波轉(zhuǎn)方波的波形變換電路以及高Q值濾波器電路，從而進(jìn)一步簡(jiǎn)化了系統(tǒng)電路設(shè)計(jì)，提高了系統(tǒng)可靠性。系統(tǒng)控制采用大規(guī)?？删幊踢壿嬈骷‵PGA）嵌入NIOSII軟核處理器，并與FPGA硬件模塊相結(jié)合的控制方式，即實(shí)