沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告-目錄TOC學(xué)術(shù)誠信聲明 I第1章總體設(shè)計(jì)方案 11.1設(shè)計(jì)原理 11.2設(shè)計(jì)思路 11.3設(shè)計(jì)環(huán)境 2第2章詳細(xì)設(shè)計(jì)方案 32.1頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) 32.1.1創(chuàng)建頂層圖形設(shè)計(jì)文件 32.1.2器件的選擇與引腳鎖定 42.1.3編譯、綜合、適配 52.2功能模塊的設(shè)計(jì)與實(shí)現(xiàn) 62.2.1輸入模塊的設(shè)計(jì)與實(shí)現(xiàn) 62.2.移位模塊的設(shè)計(jì)與實(shí)現(xiàn) 72.2.3加法器模塊的設(shè)計(jì)與實(shí)現(xiàn) 92.2.4相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 102.3仿真調(diào)試 11第3章編程下載與硬件測(cè)試 133.1編程下載 133.2硬件測(cè)試及結(jié)果分析 13參考文獻(xiàn) 15附錄（電路原理圖） 16沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告第1章總體設(shè)計(jì)方案1.1設(shè)計(jì)原理減交替法的實(shí)現(xiàn)是當(dāng)某一次求得的差值（余數(shù)Ri）為負(fù)時(shí)，不恢復(fù)它，繼續(xù)求下一位的商，但用加上除數(shù)（+[—Y]補(bǔ)）的辦法來取代（-Y）的操作，其他操作依然不變。（1）當(dāng)余數(shù)為正時(shí)，商上“1”，求下一位商的辦法是余數(shù)左移一位，再減去除數(shù)；當(dāng)余數(shù)為負(fù)數(shù)時(shí)，商上“0”，求下一位商的辦法是余數(shù)左移一位，再加上除數(shù)。（3）這種方法不用恢復(fù)余數(shù)，但若最后一次上商為“0”，而又需要得到正確的余數(shù)，則在這最后一次仍需恢復(fù)余數(shù)。1.2設(shè)計(jì)思路課程設(shè)計(jì)的要求為：采用定點(diǎn)原碼一位除法器由一個(gè)除數(shù)寄存模塊，一個(gè)被除數(shù)寄存模塊，一個(gè)加法模塊，一個(gè)移位模塊，一個(gè)移位模塊、一個(gè)商寄存模塊，采用邏輯電路設(shè)計(jì)輸入方式。定點(diǎn)原碼一位除法器的頂層采用原理圖設(shè)計(jì)輸入方式。課程設(shè)計(jì)的思路為：由于是不恢復(fù)余數(shù)法，所以需要修正余數(shù)為負(fù)的情況，所以原理圖如圖1.2：加法器加法器被除數(shù)加法器加法器被除數(shù)除數(shù)求補(bǔ)器除數(shù)求補(bǔ)器商寄存器商寄存器余數(shù)寄存器余數(shù)寄存器圖1.2不恢復(fù)余數(shù)法一位除法器設(shè)計(jì)總框圖1.3設(shè)計(jì)環(huán)境（1）硬件環(huán)境?偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀COP2000計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)由實(shí)驗(yàn)平臺(tái)、開關(guān)電源、軟件三大部分組成實(shí)驗(yàn)平臺(tái)上有寄存器組R0-R3、運(yùn)算單元、累加器A、暫存器B、直通/左移/右移單元、地址寄存器、程序計(jì)數(shù)器、堆棧、中斷源、輸入/輸出單元、存儲(chǔ)器單元、微地址寄存器、指令寄存器、微程序控制器、組合邏輯控制器、擴(kuò)展座、總線插孔區(qū)、微動(dòng)開關(guān)/指示燈、邏輯筆、脈沖源、20個(gè)按鍵、字符式LCD、RS232口。?COP2000集成調(diào)試軟件COP2000集成開發(fā)環(huán)境是實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)流狀態(tài)及正確與否,

實(shí)驗(yàn)系統(tǒng)的軟硬件對(duì)用戶的實(shí)驗(yàn)設(shè)計(jì)具有完全的開放特性，系統(tǒng)提供了微程序控制器和組合邏輯控制器兩種控制器方式，

系統(tǒng)還支持手動(dòng)方式、聯(lián)機(jī)方式、模擬方式三種工作方式，系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強(qiáng)大的模擬調(diào)試功能。（2）EDA環(huán)境?Xilinxfoundationf3.1設(shè)計(jì)軟件Xilinxfoundationf3.1是Xilinx公司的可編程期間設(shè)計(jì)入口工具包括原理圖編輯器、有限狀態(tài)機(jī)編輯器、硬件描述語言（HDL）編輯器、LogiBLOX模塊生成器、Xilinx內(nèi)核生成器等軟件。其功能是：接收各種圖形或文字的設(shè)計(jì)輸入，并最終生成網(wǎng)絡(luò)表文件。設(shè)計(jì)實(shí)現(xiàn)工具包括流程引擎、限制編輯器、基片規(guī)劃器、FPGA編輯器、FPGA寫入器等軟件。設(shè)計(jì)實(shí)現(xiàn)工具用于將網(wǎng)絡(luò)表轉(zhuǎn)化為配置比特流，并下載到器件。設(shè)計(jì)驗(yàn)證工具包括功能和時(shí)序仿真器、靜態(tài)時(shí)序分析器等，可用來對(duì)設(shè)計(jì)中的邏輯關(guān)系及輸出結(jié)果進(jìn)行檢驗(yàn)，并詳盡分析各個(gè)時(shí)序限制的滿足情況。第2章詳細(xì)設(shè)計(jì)方案2.1頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖是實(shí)現(xiàn)兩個(gè)六位二進(jìn)制數(shù)的定點(diǎn)原碼一位除法器的的邏輯功能，采用原理圖設(shè)計(jì)輸入方式完成。在完成原理圖的功能設(shè)計(jì)后，把輸入和輸出信號(hào)在Xilinx軟件上完成。2.1.1創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件的設(shè)計(jì)實(shí)體兩個(gè)六位的二進(jìn)制數(shù)輸入端、一個(gè)功能使能端、一個(gè)數(shù)據(jù)清零端和一個(gè)脈沖控制端，一個(gè)六位余數(shù)輸出端、一個(gè)四位商輸出端和一個(gè)兩位符號(hào)位輸出端組裝而成的一個(gè)完整的設(shè)計(jì)實(shí)體。除法器的設(shè)計(jì)采用自頂向下的設(shè)計(jì)思路和自底向上的實(shí)現(xiàn)思想。除法運(yùn)算作為頂層模塊，頂層圖形文件結(jié)構(gòu)如圖2.1所示：圖2.1頂層圖形文件結(jié)構(gòu)圖2.1.2器件的選擇與引腳鎖定（1）器件的選擇由于硬件基于偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和XCV200實(shí)驗(yàn)板，故采用的目標(biāo)芯片為Xlinx

XCV200可編程邏輯芯片。（2）引腳鎖定把頂層圖形文件中的被除數(shù)A[0:5]為六位輸入信號(hào)，除數(shù)B[0:5]為六位輸入信號(hào)，時(shí)鐘脈沖CLK、電路使能端CE和清零端CLR各占一位管腳；所得的商SHANG[0:4]占有五位信號(hào)，余數(shù)YUSHU[0:5]占六位信號(hào)，把頂層圖形文件中的輸入和輸出信號(hào)安排到XlinxXCV200芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，。對(duì)應(yīng)關(guān)系如表2.1所示：圖形文件中的輸入/輸出信號(hào)XCV200芯片引腳信號(hào)GRDP50ZCLOCKP213FJWP47CLRP49VCCP48S1P80S2P81S3P82S4P84S5P85S6P86S7P87Y1P95Y2P96Y3P97Y4P100Y5P101Y6P102Y7P103E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表2.1信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系2.1.3編譯、綜合、適配利用Xilinxfoundationf3.1的原理圖編輯器對(duì)頂層圖形文件進(jìn)行編譯，并最終生成網(wǎng)絡(luò)表文件，利用設(shè)計(jì)實(shí)現(xiàn)工具經(jīng)綜合、優(yōu)化、適配，生成可供時(shí)序仿真的文件和器件下載編程文件。2.2功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊主要以輸入寄存器模塊、選擇器模塊、移位器模塊、加法器模塊、求補(bǔ)碼模塊、控制器模塊為基礎(chǔ)而實(shí)現(xiàn)的。2.2.1輸入模塊的設(shè)計(jì)與實(shí)現(xiàn)寄存器具有使能、清零和時(shí)鐘脈沖端，能夠?qū)τ谳斎氲臄?shù)據(jù)進(jìn)行控制。該模塊被應(yīng)用為除數(shù)寄存器模塊和被除數(shù)寄存器模塊。電路模塊設(shè)計(jì)原理圖。原理結(jié)構(gòu)如圖2.2所示，實(shí)際電路如圖2.3所示。圖2.2電路模塊邏輯框圖（2）創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖2.4所示：圖2.4電路模塊元件圖形符號(hào)（3）功能仿真對(duì)創(chuàng)建的取補(bǔ)模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實(shí)現(xiàn)。仿真結(jié)果如圖2.5所示：圖2.5取補(bǔ)模塊仿真結(jié)果2.2.移位模塊的設(shè)計(jì)與實(shí)現(xiàn)該移位電路使用兩個(gè)寄存器來實(shí)現(xiàn)，并利用時(shí)鐘脈沖、使能端口和清零端口來實(shí)現(xiàn)啟停和清零功能移位寄存器的輸入端用PLEFTIN[0:5]來表示輸入的所要的數(shù)據(jù)，用CE、C和CLR來控制數(shù)據(jù)的輸入，輸出端用SELECTOUT[0:5]表示。移位寄存器寄存器模塊原理（1）創(chuàng)建移位寄存器設(shè)計(jì)原理圖。移位寄存器原理結(jié)構(gòu)如圖2.6所示：圖2.6移位寄存器原理框圖（2）創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖2.7所示：圖2.7移位寄存器圖形符號(hào)（3）功能仿真對(duì)創(chuàng)建的三輸入一輸出器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實(shí)現(xiàn)。仿真結(jié)果如圖2.8所示：圖2.8移位寄存器仿真結(jié)果圖2.2.3加法器模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）加法器模塊設(shè)計(jì)原理圖。加法器器原理結(jié)構(gòu)如圖2.9所示：圖2.9加法器原理結(jié)構(gòu)圖（2）創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖2.10所示：圖2.10加法器電路模塊元件圖形符號(hào)（3）功能仿真仿真結(jié)果如圖2.11所示：圖2.11加法器器模塊仿真結(jié)果2.2.4相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn)為符號(hào)位已經(jīng)單獨(dú)考慮，所以參與運(yùn)算的數(shù)都是正數(shù)，通過四個(gè)非門和高電平的處理，即可得到求補(bǔ)后的輸出信號(hào)。（1）相反補(bǔ)碼設(shè)計(jì)原理圖。原理結(jié)構(gòu)如圖2.12所示：圖2.12部分積移位寄存器原理圖（2）功能仿真對(duì)創(chuàng)建的寄存器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用Xilinxfoundationf3.1編譯器的Simulator模塊實(shí)現(xiàn)。仿真結(jié)果如圖2.13所示：圖2.13相反補(bǔ)碼器仿真結(jié)果2.3仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。（1）建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文件，選擇仿真信號(hào)，對(duì)選定的輸入信號(hào)設(shè)置參數(shù)，選定的仿真信號(hào)和設(shè)置的參數(shù)。（2）功能仿真結(jié)果與分析仿真結(jié)果分別如圖2.15示。（a）（b）圖2.15功能仿真波形結(jié)果由信息對(duì)比可知，多組仿真都完全正確，說明本設(shè)計(jì)能實(shí)現(xiàn)補(bǔ)碼一位乘法計(jì)算功能。第3章編程下載與硬件測(cè)試3.1編程下載利用COP2000仿真軟件的編程下載功能，將得到.bit文件下載到XCV200實(shí)驗(yàn)板的XCV200可編程邏輯芯片中。3.2硬件測(cè)試及結(jié)果分析利用XCV200實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。……….的輸入數(shù)據(jù)通過XCV200實(shí)驗(yàn)板的輸入開關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過XCV200實(shí)驗(yàn)板的LED指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表3.1所示。參考文獻(xiàn)[1]曹昕燕.EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)［M］.北京：清華大學(xué)出版社，2006[2]范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與EDA設(shè)計(jì)技術(shù)[M].北京：北京郵電大學(xué)出版社，2006[3]王愛英.計(jì)算機(jī)組成與結(jié)構(gòu)(第三版)[M].北京：清華大學(xué)出版社，2006[4]白中英.計(jì)算機(jī)組成原理（第四版）[M].北京：科學(xué)出版社，2009[5]胡越明.計(jì)算機(jī)組成與設(shè)計(jì)[M].北京：科學(xué)出版社，2006[6]江國強(qiáng).EAD技術(shù)習(xí)題與實(shí)驗(yàn)[M].北京：電子工業(yè)出版社，2005[7]柳春風(fēng).電子設(shè)計(jì)自動(dòng)化（EAD）教程[M].北京：北京理工大學(xué)大學(xué)出版社，2005沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告附錄（電路原理圖）沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告課程設(shè)計(jì)總結(jié)：本次課設(shè)題目有一些難度，但是也讓我明白了只要不放棄，多請(qǐng)教同學(xué)，一定能完成任務(wù)。這次課設(shè)讓我學(xué)到了很多關(guān)于Xilinx這個(gè)軟件的操作及內(nèi)容，這款軟件雖然是開發(fā)比較早，但是里面的功能非常的實(shí)用，用起來明白了很多知識(shí)。設(shè)計(jì)過程中出現(xiàn)的問題及采用的解決方法：對(duì)于本次加減交替法定點(diǎn)原碼一位除法器的設(shè)計(jì)，在設(shè)計(jì)過程中，對(duì)總線不能正確地理解和使用，導(dǎo)致在輸入數(shù)據(jù)和輸出數(shù)據(jù)時(shí)經(jīng)常出現(xiàn)錯(cuò)誤，