2FSK調(diào)制解調(diào)器的FPGA與MATLAB設(shè)計(jì)與實(shí)現(xiàn)賀煒【摘要】文章介紹了相位連續(xù)的2FSK調(diào)制解調(diào)的原理利用FPGA,采用鍵控法設(shè)計(jì)了可以根據(jù)檢測(cè)到的脈沖碼元分時(shí)輸出不同頻率正弦波的DDS發(fā)生器.利用MATLAB窗函數(shù)設(shè)計(jì)了FIR濾波器，研究了不同窗函數(shù)及量化位數(shù)對(duì)于FIR濾波器頻率響應(yīng)曲線的影響，求出FIR濾波器抽頭系數(shù)并導(dǎo)入FPGAFIRIP核，實(shí)現(xiàn)了全并行分布式結(jié)構(gòu)的FIR低通及帶通濾波器.最后采用Veriloghdl語言實(shí)現(xiàn)了基于FPGA的2FSK調(diào)制及非相干解調(diào)，通過Modelsim仿真得到非相干解調(diào)各節(jié)點(diǎn)信號(hào)的波形.仿真及實(shí)驗(yàn)結(jié)果表明基于FPGA和MATLAB設(shè)計(jì)的相位連續(xù)2FSK調(diào)制解調(diào)器是正確的，具有較高的實(shí)用性和可靠性.【期刊名稱】《信息記錄材料》【年(卷)，期】2018(019)002【總頁數(shù)】3頁(P78-80)【關(guān)鍵詞】FPGA;MATLAB;2FSK;FIR;調(diào)制;解調(diào)【作者】賀煒【作者單位】西安石油大學(xué)電子工程學(xué)院陜西西安710065【正文語種】中文【中圖分類】TN713隨著EDA技術(shù)的高速發(fā)展，現(xiàn)場(chǎng)可編程門陣列(Field-ProgrammableGateArray，F(xiàn)PGA)因其具有可編程性、開發(fā)周期短、集成化程度高、靈活性強(qiáng)等特點(diǎn)，在通信領(lǐng)域的應(yīng)用越來越廣［1］。頻移鍵控（Frequency-shiftkeying,FSK）調(diào)制解調(diào)技術(shù)是現(xiàn)代通信中一項(xiàng)關(guān)鍵的技術(shù)［2-3］，調(diào)制解調(diào)效果的好壞更是直接關(guān)系著通信是否成功。文章以Altera型號(hào)FPGA作為硬件核心，硬件與軟件相結(jié)合，采用veriloghdl語言及MATLAB仿真，設(shè)計(jì)了DDS發(fā)生器及FIR濾波器，實(shí)現(xiàn)了相位連續(xù)的2FSK調(diào)制解調(diào)器，具有較高的實(shí)用性、可靠性和靈活性。頻移鍵控（FSK）是利用載波的頻率變化來傳遞數(shù)字信息，在2FSK中，載波的頻率隨二進(jìn)制基帶信號(hào)在f1和f2兩個(gè)頻率點(diǎn)間變化。由于在FSK信號(hào)中提取相干相干載波相對(duì)困難，因此實(shí)際工程中多采用非相干解調(diào)法［4］。本節(jié)利用20KHz和40KHz正弦波作為載波，根據(jù)上節(jié)所述2FSK調(diào)制解調(diào)原理，采用鍵控法設(shè)計(jì)一^分辨率為0.012Hz的DDS（DirectDigitalSynthesis）發(fā)生器，可以根據(jù)檢測(cè)到的碼元輸出兩種相位均為0且頻率為20KHz和40KHz的正弦波，即2FSK調(diào)制。采用AlteraEP4CE15F17C8型號(hào)FPGA，時(shí)鐘頻率為50MHz。使用MATLAB將一個(gè)周期正弦波分成256個(gè)點(diǎn)，計(jì)算頻率50M/256，分辨率約等于195.31kHz，則DDS只能輸出頻率為195.31KHz^倍的正弦波，顯然達(dá)不到我們?cè)O(shè)計(jì)20KHz和40KHz正弦波的要求，因此需要采用相位控制字pword、頻率控制字fword及地址計(jì)數(shù)器N分別來改變相位、頻率與分辨率。如式（1）所示，其中Fout為輸出頻率，F(xiàn)clk為50M，N=32為地址計(jì)數(shù)器，分辨率為50M/232約等于0.012Hz，DDS能夠輸出頻率為0.012Hz整數(shù)倍的正弦波，滿足設(shè)計(jì)要求。在QuartusH中例化一個(gè)256x8位的ROMIP核，將通過MATLAB得到的256個(gè)點(diǎn)的值初始化到ROM中。讓地址計(jì)數(shù)器每次增加一定的值后把高8位當(dāng)作有效地址送給ROM將相位控制字設(shè)置為0，因此根據(jù)式（1）,20KHz和40KHz對(duì)應(yīng)的fword大約分別為3333333和1666666。為了得到相位連續(xù)且初始相位為0的2FSK調(diào)制波，利用PC通過串口發(fā)送1個(gè)8bit數(shù)據(jù)，在FPGA接收到數(shù)據(jù)以后，經(jīng)過脈沖擴(kuò)展使得每位碼元能保持1ms,即頻率為1KHz，由于每個(gè)碼元持續(xù)的時(shí)間分別為載波一個(gè)周期時(shí)間的40倍和20倍，由于pword為0，所以初始相位為0。檢測(cè)到高電平則輸出40KHz的正弦載波，檢測(cè)到低電平則輸出20KHz的正弦載波。以FPGA接收到一個(gè)字節(jié)01011011為例，脈沖擴(kuò)展后通過開關(guān)電路對(duì)20KHz和40KHz兩個(gè)不同的正弦載波源進(jìn)行選通，即為2FSK調(diào)制。非連續(xù)FSK調(diào)制，采用鍵控法產(chǎn)生相位連續(xù)的調(diào)制信號(hào)（CPFSK）頻譜寬度小且主瓣寬度明顯小于FSK，旁瓣衰落更快，因此能夠有效避免雜波產(chǎn)生，提高信號(hào)傳輸?shù)姆€(wěn)定性和識(shí)別率。本節(jié)為了實(shí)現(xiàn)2FSK解調(diào)，利用MATLAB對(duì)FIR濾波器進(jìn)行仿真，求出低通及帶通濾波器系數(shù)，導(dǎo)入到FPGAFIRIP核，利用Veriloghdl語言實(shí)現(xiàn)了基于FPGA的2FSK調(diào)制及非相干解調(diào)，并通過Modelsim仿真給出了非相干解調(diào)各節(jié)點(diǎn)信號(hào)的波形。數(shù)字濾波器分為無限脈沖響應(yīng)（IIR）濾波器和有限脈沖響應(yīng)（FIR）濾波器。在FPGA設(shè)計(jì)中，由于可以采用IP核進(jìn)行設(shè)計(jì)，使得FIR濾波器設(shè)計(jì)更為簡(jiǎn)便。FIR濾波器的設(shè)計(jì)方法有頻率取樣法、窗函數(shù)法（包括矩形窗、漢寧窗、海明窗、凱塞窗等）及等紋波優(yōu)化設(shè)計(jì)方法等。文章采用窗函數(shù)法設(shè)計(jì)實(shí)現(xiàn)了FIR低通及帶通濾波器。通過MATLAB仿真，得到矩形窗、漢寧窗、海明窗、凱塞窗等窗函數(shù)設(shè)計(jì)的濾波器，頻率響應(yīng)曲線如圖1所示，由圖1可以看出相同濾波器階數(shù)情況下的凱塞窗具有更好的性能；利用凱塞窗等三種方法設(shè)計(jì)的濾波器，頻率響應(yīng)曲線由圖2所示，由圖2可以看出對(duì)比窗函數(shù)法與最優(yōu)設(shè)計(jì)方法，相同濾波器階數(shù)下凱塞窗濾波器的阻帶紋波逐減小，因此采用凱塞窗濾波器；濾波器系數(shù)未量化、12位和14位量化的濾波器頻率響曲線如圖3所示，由圖3可以看出，量化位數(shù)對(duì)濾波器的阻帶紋波有較大的影響，且量化位數(shù)越高影響越小，故采用14位量化?？紤]到FPGA的邏輯資源以及實(shí)驗(yàn)的易實(shí)現(xiàn)性及精度等問題，濾波器參數(shù)選取如表1所示。首先采用kaiserord(fc，mag，dev，fs)函數(shù)獲取滿足要求的最小濾波器階數(shù)，然后利用凱塞窗函數(shù)設(shè)計(jì)濾波器，將生成的濾器抽頭系數(shù)分別寫入txt文檔中。文章設(shè)計(jì)實(shí)現(xiàn)了一個(gè)2KHz低通濾波器和兩個(gè)20KHz、40KHz帶通濾波器。文章采用AlteraEP4CE15F17C8型號(hào)FPGA作為硬件核心，利用QuartusH軟件中的FIRIP核來實(shí)現(xiàn)FIR低通及帶通濾波器。該IP核提供了4種不同的實(shí)現(xiàn)結(jié)構(gòu):全串行、全并行、多比特及多時(shí)鐘周期結(jié)構(gòu)，不同結(jié)構(gòu)速度和所占的芯片資源不同，文章利用全并行分布式算法結(jié)構(gòu)，所占資源較大但是速度最快。將上述3.1節(jié)MATLAB仿真得到的濾波器抽頭系數(shù)分別導(dǎo)入IP核，生成低通及帶通濾波器，F(xiàn)IRIP核相關(guān)參數(shù)如表2所示。文章設(shè)計(jì)了可以分時(shí)輸出不同頻率正弦波的DDS發(fā)生器，利用鍵控法使得DDS發(fā)生器根據(jù)檢測(cè)到的碼元產(chǎn)生兩種不同頻率的正弦波，利用MATLAB仿真FIR濾波器分別求得了低通及帶通濾波器的抽頭系數(shù)，并導(dǎo)入FIRIP核，將MATLAB與FPGA結(jié)合使得FPGA實(shí)現(xiàn)了全并行分布式結(jié)構(gòu)的FIR低通及帶通濾波器。最后采用Veriloghdl語言實(shí)現(xiàn)了基于FPGA的2FSK非相干解調(diào)，將解調(diào)出的8bit數(shù)據(jù)通過串口發(fā)送到PC,通過Modelsim仿真給出了非相干解調(diào)各節(jié)點(diǎn)信號(hào)的波形，仿真及實(shí)驗(yàn)結(jié)果表明基于FPGA和MATLAB設(shè)計(jì)的2FSK調(diào)制解調(diào)器是正確的，具有較高的實(shí)用性和可靠性。【相關(guān)文獻(xiàn)】羅杰.VerilogHDL與FPGA數(shù)字系統(tǒng)設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社，2015:1-2.應(yīng)亞萍，許建鳳.2FSK調(diào)制解調(diào)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].浙江工業(yè)大學(xué)學(xué)報(bào)，2010,38(3):282-285.周志法，