數(shù)字電子技術(shù)實驗

實驗一

驗證性實驗數(shù)字電子技術(shù)實驗一、實驗?zāi)康?/p>

1、熟悉TTL芯片的引腳排列，了解主要參數(shù)的測試方法；２、掌握基本門電路邏輯功能的測試方法。數(shù)字電子技術(shù)實驗二、實驗原理

TTL集成與非門是數(shù)字電路中廣泛使用的一種基本邏輯門。使用時，必須對它的邏輯功能、主要參數(shù)和特性曲線進行測試，以確定其性能的好壞。與非門邏輯功能測試的基本方法是按真值表逐項進行。但有時按真值表測試顯得有些多余。根椐與非門的邏輯功能可知．當輸入端全為高電平時，輸出是低電平；當有一個或幾個輸入端為低電平時，輸出為高電平。可以化簡邏輯函數(shù)或進行邏輯變換。

數(shù)字電子技術(shù)實驗三、實驗內(nèi)容

(一)、測與非門的邏輯功能1、選擇雙4輸入與非門74LS20，按圖接線；2、輸入端、輸出端分別接LG電平開關(guān)、LG電平顯示LED指示燈元件盒上；集成塊及邏輯電平開關(guān)、邏輯電平顯示元件盒接上同一路5V電源。3、撥動電平開關(guān)，按表中情況分別測出輸出電平。614Vcc7地圖數(shù)字電子技術(shù)實驗輸入端輸出端12456電位(V)邏輯狀態(tài)

11110111001100010000表數(shù)字電子技術(shù)實驗

(二)、測試與或非門的邏輯功能l、選兩路四輸入與或非門電路1個74LS55，按圖接線：２、輸入端接電平的插口，撥動開關(guān)當輸入端為下表情況時分別測試輸出端(8)的電位，將結(jié)果填入表中：圖數(shù)字電子技術(shù)實驗輸入端輸出端1234101112138電位(V)邏輯狀態(tài)

111100001111000100001111000111111000000100000000表數(shù)字電子技術(shù)實驗

(三)、測邏輯電路的邏輯關(guān)系

用74LS00電路組成下列邏輯電路，按圖、圖接線，寫出下列圖的邏輯表達表并化簡，將各種輸入電壓情況下的輸出電壓分別填入表、表中，驗證化簡的表達式。圖圖ABZZ數(shù)字電子技術(shù)實驗輸入

輸出ABZ00011011輸入

輸出ABZ00011011表1.3表1.4數(shù)字電子技術(shù)實驗

(四)、觀察與非門對脈沖的控制作用

選一塊與非門74LS20按下面兩組圖1.5(a)、(b)接線，將一個輸入端接連續(xù)脈沖用示波器觀察兩種電路的輸出波形。圖（a）+5V（b）數(shù)字電子技術(shù)實驗

四、實驗注意事項

l、接拆線都要在斷開電源(5V)的情況下進行。2、TTL電路電源電壓Vcc=+5V；3、注意Vcc及地的接線不能接錯(不能接反且不能短接)，待仔細檢查后方可通電進行實驗。數(shù)字電子技術(shù)實驗

五、實驗儀器與設(shè)備JD-2000通用電學(xué)實驗臺一臺

CA8120A示波器一臺

DT930FD數(shù)字多用表一塊數(shù)字電子技術(shù)實驗

六、實驗報告要求

整理實驗數(shù)據(jù),并對數(shù)據(jù)及波形進行一一分析，比較實驗結(jié)果，分析“與非門”的邏輯功能并作討論!數(shù)字電子技術(shù)實驗

七、實驗思考題、與非門什么情況下輸出高電平?什么情況下輸出低電平?與非門不用的輸入端應(yīng)如何處理?2、與或非門在什么情況下輸出高電平?什么情況下輸出低電平?與或非門中不用的與門輸入端應(yīng)如何處理?不用的與門應(yīng)如何處理?數(shù)字電子技術(shù)實驗實驗二三態(tài)門和OC門的研究

一、實驗?zāi)康?/p>

(1)熟悉兩種特殊的門電路：三態(tài)門和OC門；

(2)了解“總線”結(jié)構(gòu)的工作原理。二、實驗原理數(shù)字系統(tǒng)中，有時需把兩個或兩個以上集成邏輯門的輸出端連接起來，完成一定的邏輯功能。普通TTL門電路的輸出端是不允許直接連接的。圖2_1示出了兩個TTL門輸出短接的情況，為簡單起見，圖中只畫出了兩個與非門的推拉式輸出級。設(shè)門A處于截止狀態(tài)，若不短接，輸出應(yīng)為高電平；設(shè)門B處于導(dǎo)通狀態(tài)，若不短接，輸出應(yīng)為低電平。在把門A和門B的輸出端作如圖3_2_1所示連接后，從電源Vcc經(jīng)門A中導(dǎo)通的T4、D3和門B中導(dǎo)通的T5到地，有了一條通路，其不良后果為：圖3_2_1不正常情況：普通TTL門電路輸出端短接

(1)輸出電平既非高電平，也非低電平，而是兩者之間的某一值，導(dǎo)致邏輯功能混亂。

(2)上述通路導(dǎo)致輸出級電流遠大于正常值(正常情況下T4和T5總有一個截止)，導(dǎo)致功耗劇增，發(fā)熱增大，可能燒壞器件。集電極開路門和三態(tài)門是兩種特殊的TTL電路，它們允許把輸出端互相連在一起使用。

1．集電極開路門(OC門)

集電極開路門(Open-CollectorGate)，簡稱OC門。它可以看成是圖3_2_1所示的TTL與非門輸出級中移去了T4、D3部分。集電極開路與非門的電路結(jié)構(gòu)與邏輯符號如圖3_2_2所示。必須指出：OC門只有在外接負載電阻Rc和電源Ec后才能正常工作，如圖中虛線所示。數(shù)字電子技術(shù)實驗

圖3_2_1不正常情況：普通TTL門電路輸出端短接圖3_2_2集電極開路與非門數(shù)字電子技術(shù)實驗

由兩個集電極開路與非門(0C)輸出端相連組成的電路如圖3_2_3所示，它們的輸出：即把兩個集電極開路與非門的輸出相與(稱為線與)，完成與或非的邏輯功能。0C門主要有以下三方面的應(yīng)用：

(1)實現(xiàn)電平轉(zhuǎn)換圖3_2_3OC門的線與應(yīng)用無論是用TTL電路驅(qū)動CMOS電路還是用CMOS電路驅(qū)動TTL電路，驅(qū)動門必須能為負載門提供合乎標準的高、低電平和足夠的驅(qū)動電流，即必須同時滿足下列四式：驅(qū)動門負載門

VOH(min)≥VIH(min)VOL(max)≤VIL(max)IOH(max)≥IIHIOL(max)≥IIL圖3_2_3OC門的線與應(yīng)用

數(shù)字電子技術(shù)實驗其中:VOH(min)--門電路輸出高電平VOH的下限值；

VOL(max)--門電路輸出低電平VOL的上限值；

IOH(max)--門電路帶拉電流負載的能力，或稱放電流能力；

IOL(max)—門電路帶灌電流負載的能力，或稱吸電流能力；

VIH(min)--為能保證電路處于導(dǎo)通狀態(tài)的最小輸入(高)電平；

VIL(max)--為能保證電路處于截止狀態(tài)的最大輸入(低)電平。

IIH—輸入高電平時流入輸入端的電流；

IIL--輸入低電平時流出輸入端的電流。當74系列或74LS系列TTL電路驅(qū)動CD4000系列或74HC系列CMOS電路時，不能直接驅(qū)動，因為74系列的TTL電路，74LS系列的TTL電路，CD4000系列的CMOS電路，74HC系列CMOS電路，顯然不滿足VOH(min)≥VIH(min)

最簡單的解決方法是在TTL電路的輸出端與電源之間接入上拉電阻Rc，如圖3_2_4所示。圖3_2_4TTL(OC)門驅(qū)動CMOS電路的電平轉(zhuǎn)換數(shù)字電子技術(shù)實驗(2)實現(xiàn)多路信號采集，使兩路以上的信息共用一個傳輸通道(總線)；

(3)利用電路的線與特性方便地完成某些特定的邏輯功能。在實際應(yīng)用時，有時需將幾個OC門的輸出端短接，后面接m個普通TTL與非門作為負載，如圖3_2_5所示。為保證集電極開路門的輸出電平符合邏輯要求，Rc的數(shù)值選擇范圍為：

圖3_2_5計算OC門外接電阻Rc的工作狀態(tài)數(shù)字電子技術(shù)實驗m'(7)個輸入端(a)計算Rc最大值(b)計算Rc最小值圖3_2_5計算OC門外接電阻Rc的工作狀態(tài)

其中IcEO--OC門輸出三極管T5截止時的漏電流；

Ec—外接電源電壓值；

m--TTL負載門個數(shù)；

n—輸出短接的OC門個數(shù)；

m’—各負載門接到OC門輸出端的輸入端總和。

Rc值的大小會影響輸出波形的邊沿時間，在工作速度較高時，Rc的取值應(yīng)接近Rc(min)。

2．三態(tài)門三態(tài)門，簡稱TSL(Three-stateLogic)門，是在普通門電路的基礎(chǔ)上，附加使能控制端和控制電路構(gòu)成的。圖3_2_6所示為三態(tài)門的結(jié)構(gòu)和邏輯符號。三態(tài)門除了通常的高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)——高阻態(tài)。處于高阻態(tài)時，電路與負載之間相當于開路。圖(a)是使能端高電平有效的三態(tài)與非門，當使能端EN=1時，電路為正常的工作狀態(tài)，與普通的與非門一樣，實現(xiàn)y=；當EN=0時，為禁止工作狀態(tài)，y輸出呈高阻狀態(tài)。圖(b)是使能端低電平有效的三態(tài)與非門，當=0時，電路為正常的工作狀態(tài)，實現(xiàn)Y=；當=1時，電路為禁止工作狀態(tài)，Y輸出呈高阻狀態(tài)。數(shù)字電子技術(shù)實驗

圖3_2_6三態(tài)門的結(jié)構(gòu)和邏輯符號數(shù)字電子技術(shù)實驗

三態(tài)門電路用途之一是實現(xiàn)總線傳輸?？偩€傳輸?shù)姆绞接袃煞N，一種是單向總線，如圖3_2_7(a)所示，功能表見表3_2_1所示，可實現(xiàn)信號A1、A2、A3向總線Y的分時傳送；另一種是雙向總線，如圖3_2_7(b)所示，功能表見表3_2_2所示，可實現(xiàn)信號的分時雙向傳送。單向總線方式下，要求只有需要傳輸信息的那個三態(tài)門的控制端處于使能狀態(tài)(EN=1)，其余各門皆處于禁止狀態(tài)(EN=O)，否則會出現(xiàn)與普通TTL門線與運用時同樣的問題，因而是絕對不允許的。

圖3_2_7三態(tài)門總線傳輸方式數(shù)字電子技術(shù)實驗

表3_2_1單向總線邏輯功能表3_2_2雙向總線邏輯功能

三、預(yù)習(xí)要求

(1)根據(jù)設(shè)計任務(wù)的要求，畫出邏輯電路圖，并注明管腳號。

(2)擬出記錄測量結(jié)果的表格。

(3)完成第七項中的思考題1、2、3。四、實驗內(nèi)容圖3_2_8設(shè)計要求框圖

1、用三態(tài)門實現(xiàn)三路信號分時傳送的總線結(jié)構(gòu)?？驁D如圖3_2_8所示，功能如表3_2_3所示。數(shù)字電子技術(shù)實驗

圖3_2_8設(shè)計要求框圖表3_2_3設(shè)計要求的邏輯功能數(shù)字電子技術(shù)實驗

在實驗中要求：

(1)靜態(tài)驗證控制輸入和數(shù)據(jù)輸入端加高、低電平，用電壓表測量輸出高電平、低電平的電壓值。

(2)動態(tài)驗證控制輸入加高、低電平，數(shù)據(jù)輸入加連續(xù)矩形脈沖，用示波器對應(yīng)地觀察數(shù)據(jù)輸入波形和輸出波形。

(3)動態(tài)驗證時，分別用示波器中的AC耦合與DC耦合，測定輸出波形的幅值Vp-_p及高、低電平值。

2、用集電極開路(OC)“與非”門實現(xiàn)三路信號分時傳送的總線結(jié)構(gòu)。要求與實驗內(nèi)容1相同。

3、在實驗內(nèi)容2的電路基礎(chǔ)上將電源Ec從+5V改為+10V，測量OC門的輸出高、低電平的電壓值。五、注意事項

(1)做電平轉(zhuǎn)換實驗時，只能改變Ec，千萬不能將OC門的電源電壓+Vcc接至+10V，以免燒壞器件。

(2)用三態(tài)門實現(xiàn)分時傳送時，不能同時有兩個或兩個以上三態(tài)門的控制端處于使能狀態(tài)。六、報告要求

(1)畫出示波器觀察到的波形，且輸入與輸出波形必須對應(yīng)，即在一個相位平面上比較兩者的相位關(guān)系。

(2)根據(jù)要求設(shè)計的任務(wù)應(yīng)有設(shè)計過程和設(shè)計邏輯圖，記錄實際檢測的結(jié)果，并進行分析。

(3)完成第七項中的思考題4。

數(shù)字電子技術(shù)實驗

七、思考題用OC門時是否需外接其它元件?如果需要，此元件應(yīng)如何取值?

幾個OC門的輸出端是否允許短接?

幾個三態(tài)門的輸出端是否允許短接?有沒有條件限制?應(yīng)注意什么問題?

如何用示波器來測量波形的高、低電平?

八、實驗儀器與器材

1、JD-2000通用電學(xué)實驗臺一臺

2、CA8120A示波器一臺

3、DT930FD數(shù)字多用表一塊

4、主要器材74LS011片，74LS041片，

74LS2442片，邏輯開關(guān)盒1個電阻1kΩ3只數(shù)字電子技術(shù)實驗實驗三編碼器與譯碼器一、實驗?zāi)康?/p>

1．驗證編碼器與譯碼器的邏輯功能。

2．熟悉集成編碼器與譯碼器的測試方法及使用方法。二、實驗原理編碼器的功能是將一組信號按照一定的規(guī)律變換成一組二進制代碼。74148為8線--3線優(yōu)先編碼器，有8個編碼輸入端I0、Il、…I7和3個編碼輸出端A2A1A0。輸出為842l碼的反碼，輸入低電平有效。在邏輯關(guān)系上，I7為最高位，且優(yōu)先級最高。其真值表見表3_3_1。表3_3_18線一3線優(yōu)先編碼器74148真值表數(shù)字電子技術(shù)實驗

注：其中S為使能端，Ys為選通輸出端，YEX為擴展輸出端。譯碼器的功能是將具有特定含義二進制碼轉(zhuǎn)換成相應(yīng)的控制信號。7442為4線--10線譯碼器(BCD輸入)，有4個輸入端D、C、B、A(A為低位)和10個輸出端Y0、Y1．．．Y9。譯碼輸出為低電平。真值表見表3_3_2

表3_3_24線一10線譯碼器真值表數(shù)字電子技術(shù)實驗

三、預(yù)習(xí)要求圖3_3_174LSl48和74LS04的引腳排列復(fù)習(xí)教材中編碼器與譯碼器的有關(guān)內(nèi)容，熟悉所用器件74LSl48、74LSl38的引腳排列。

圖3_3_174LSl48和74LS04的引腳排列四、實驗內(nèi)容及步驟

1、8線--3線優(yōu)先編碼器功能測試

8線--3線優(yōu)先編碼器74LSl48和反相器74LS04的引腳排列如圖3_3_1所示。圖4_2優(yōu)先編碼器

(1)在通用電學(xué)實驗臺上按圖4_2電路對優(yōu)先編碼器74LSl48和反相器74LS04進行連線。

(2)在輸入端按照表3_3_3加入高低電平（“0”態(tài)接地，“1”態(tài)接+Vcc(+5V)），用萬用表測試輸出電壓并將測試結(jié)果填入表3_3_3中。數(shù)字電子技術(shù)實驗

圖3_3_4譯碼器作為數(shù)據(jù)分配器表3_3_3測量優(yōu)先編碼器真值表數(shù)字電子技術(shù)實驗2、3線--8線譯碼器的功能測試

3線--8線譯碼器74LSl38的引腳排列如圖3_3_3所示。

(1)在通用電學(xué)實驗臺上將3線--8線譯碼器74LSl38輸入端按照表3_3_4加入高低電平，用萬用表測試輸出電壓并將測試結(jié)果填入表3_3_4中。

(2)譯碼器作為數(shù)據(jù)分配器。按圖3_3_4接線，在脈沖輸入端D加入f=lkHz的矩形脈沖，同時用示波器觀察地址輸入為A2A1A0=000、010、100、11l時的輸入和各輸出端的波形，并按時問關(guān)系將輸入、輸出波形記錄下來

圖3_3_374LSl38的引腳排表3_3_4測量3線--8線譯碼器真值表數(shù)字電子技術(shù)實驗

五、實驗儀器與器材

1、JD-2000通用電學(xué)實驗臺一臺

2、CA8120A示波器一臺

3、DT930FD數(shù)字多用表一塊

4、主要器材74LS1481片，74LS041片，

74LS1381片，邏輯開關(guān)盒1個六、實驗報告

l、作出實測的74LSl48、74LSl38的真值表。畫出圖3_3_4實測的輸入、輸出波形。

2．討論兩個器件輸入、輸出有效電平及使能端的作用。七、思考題

1．74LSl38輸入使能端有哪些功能?74LSl48輸入、輸出使能端有什么功能?2．怎樣將74LSl38擴展為4--16線譯碼器？

數(shù)字電子技術(shù)實驗實驗四數(shù)據(jù)選擇器一、實驗?zāi)康?/p>

1．熟悉數(shù)據(jù)選擇器的基本功能及測試方法。2．學(xué)習(xí)用數(shù)據(jù)選擇器作邏輯函數(shù)產(chǎn)生器的方法。二、實驗原理數(shù)據(jù)選擇器的功能是從多個通道的數(shù)據(jù)中選擇一個傳送到唯一的公共數(shù)據(jù)通道上。74151是一種典型的集成數(shù)據(jù)選擇器，它有3個地址輸入端S2S1S0，可選擇I0～I78個數(shù)據(jù)源，具有兩個互補輸出端Z和。其功能表如表3_4_1所示。表3_4_1數(shù)據(jù)選擇器7415l功能表數(shù)字電子技術(shù)實驗

2．用7415l實現(xiàn)三位奇數(shù)校驗器的功能。三位奇數(shù)校驗器的真值表如表3_4_3所示，要求用7415l實現(xiàn)其功能。表3_4_3三位奇數(shù)校驗器的真值表

提示：(1)根據(jù)真值表寫出該邏輯函數(shù)的最小項表達式為：

Y=C+B+A+ABC(2)根據(jù)式(5.1)畫出74151接線圖如圖3_4_2。按表3_4_3測量相應(yīng)的的輸出狀念，驗證是否滿足三位奇數(shù)校驗器的邏輯功能。數(shù)字電子技術(shù)實驗

四、實驗儀器與器材

1、JD-2000通用電學(xué)實驗臺一臺

2、CA8120A示波器一臺

3、DT930FD數(shù)字多用表一塊

4、主要器材74LS1511片，邏輯開關(guān)盒1個五、實驗報告整理實驗數(shù)據(jù)及結(jié)果，按要求填寫表格，總結(jié)數(shù)據(jù)選擇器的基本功能及其應(yīng)用。六、思考題

1．除了作邏輯函數(shù)產(chǎn)生器外，數(shù)據(jù)選擇器還有哪些方面的應(yīng)用?2．試用兩片8選l數(shù)據(jù)選擇器組成一個16選l的數(shù)據(jù)選擇器。

圖3_4_2用74151實現(xiàn)三位奇數(shù)校數(shù)字電子技術(shù)實驗實驗五移位寄存器一、實驗?zāi)康?/p>

1．掌握中規(guī)模四位雙向移位寄存器邏輯功能及測試方法。

2．研究由移位寄存器構(gòu)成的環(huán)形計數(shù)器和串行累加器工作原理。二、預(yù)習(xí)要求

1、復(fù)習(xí)有關(guān)寄存器內(nèi)容。

2、查閱74LS74和74LSl93引腳排列。

3、用EWB仿真實驗內(nèi)容。三、實驗原理在數(shù)字系統(tǒng)中能寄存二進制信息，并進行移位的邏輯部件稱為移位寄存器。根據(jù)移位寄存儲信息的方式有：串入串出、串入并出、并入串出、并入并出四種形式，按移位方向有左移、右移兩種。本實驗采用四位雙向通用移位寄存器，型號為74LSl94，引腳排列如圖3_5_l所示，DA、DB、DC、DD為并行輸入端；QA、QB、QC、QD為并行輸出端；SR為右移串行輸入端；SL為左移串行輸入端；S1、S0為操作模式控制端；為直接無條件清零端；CP為時鐘輸入端。寄存器有四種不同操作模式：①并行寄存；②右移(方向由QA—QD)；③右移(方向由QD—QA)；④保持。S1、S0和的作用如表3_5_l所示。移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實驗研究移位寄存器用作環(huán)形計數(shù)器和串行累加器的情況。數(shù)字電子技術(shù)實驗

把移位寄存器的輸出反饋到它的串行輸入端，就可以進行循環(huán)移位，如圖3_5_2(a)的四位寄存器中，把輸出QD和右移串行輸入端SR相連接，設(shè)初始狀態(tài)QAQBQcQD=1000，則在時鐘脈沖作用下QAQBQcQD將依次變?yōu)?100→0010→0001→1000→……，其波形如圖3_5_2(b)所示。可見它是一個具有四個有效狀態(tài)的計數(shù)器，圖3_5_2(a)電路可以由各個輸出端輸出在時間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。圖3_5_l移位寄存器74LSl94引腳排列表3_5_l數(shù)字電子技術(shù)實驗

累加器是由移位寄存器和全加器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個輸入的數(shù)相加，并存放在累加器中。設(shè)開始時，被加數(shù)A=AN-l…Ao和加數(shù)B=BN-1…B。已分別存入N+1位累加和移位寄存器和加數(shù)移位寄存器中。進位觸發(fā)器已被清零。當?shù)谝粋€時鐘脈沖到來之前，全加器各輸入、輸出情況為An=Ao、Bn=B0、Cn-1=O、Sn=Ao+Bo+O=So、Cn=C1。在第一個CP脈沖到來后，So存入累加和移位寄存器最高位，Co存入進位觸發(fā)器D端，且兩個移位寄存器中的內(nèi)容都向右移動一位，此時全加器輸出為Sn=A1+B1+Co=S1、Cn=C1。在第二個CP脈沖到來后，兩個移位寄存器的內(nèi)容又右移一位，此時全加器的輸出為Sn=A2=B2+Cl=S2、Cn=C2。如此順序進行，到第N+1個時鐘脈沖后，不僅原先存入兩個寄存器中的數(shù)已被全部移出，且A、B兩個數(shù)相加的和及最后的進位Cn-1也被全部存入累加和移位寄存器中。若需繼續(xù)累加，則加數(shù)移位寄存器中需再存入新的加數(shù)。圖3_4_2用74151實現(xiàn)三位奇數(shù)校數(shù)字電子技術(shù)實驗

中規(guī)模集成移位寄存器，其位數(shù)往往以四位居多，當需要的位數(shù)多于四位，可把幾塊移位寄存器用級連的方法來擴展位數(shù)。四、實驗內(nèi)容及步驟

1．測試移位寄存器74LSl94的邏輯功能圖3_5_4測試移位寄存器74LSl94的邏輯功能按圖3_5_4接線，、S1、S0、SL、SR、DA、DC、DD分別接邏輯開關(guān)，QA、QB、QC、QD接電平指示器（或邏輯開關(guān)盒上的發(fā)光二極管），CP接單次脈沖源，按表3_5_2所規(guī)定的輸入狀態(tài)，逐項進行測試。

(1)清除令=O，其它輸入均為任意狀態(tài)，這時寄存器輸出QA、QB、QC、QD均為零。清除功能完成后，置=1。

(2)送數(shù)令=S1=S0=1，送入任意四位二進制數(shù)，如DADBDCDD=abcd，加CP脈沖，觀察CP=O、CP由O→1、CP由1→0三種情況下寄存器輸出狀態(tài)的變化，分析寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖上升沿，記錄之。數(shù)字電子技術(shù)實驗圖3_5_3累加器原理圖圖3_5_4測試移位寄存器74LSl94的邏輯功能表3_5_2數(shù)字電子技術(shù)實驗(3)右移令=l、S1=O、So=l，消零，或用并行送數(shù)字置寄存器輸出。由右移輸入端SR送入二進制數(shù)碼如0100，由CP端連續(xù)加四個脈沖，觀察輸出端情況，記錄之。

(4)左移令=1、S1=1、S0=0，先清零或預(yù)置，由左移輸入端SL送入二進制數(shù)碼如1111，連續(xù)加四個CP脈沖，觀察輸出情況，記錄之。

(5)保持寄存器預(yù)置任意四位二進制數(shù)碼abcd

令=1、S1=O，加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。注：保留接線，待用。

2．循環(huán)移位將實驗內(nèi)容1接線中QD及SR與電平指示器及邏輯開關(guān)的接線斷開，井將QD與SR直接連接，其它接線均不變動，用并行送數(shù)法預(yù)置寄存器輸出為某二進制數(shù)碼(如0100)，然后進行右移循環(huán)，觀察寄存器輸出端變化，記入表3_5_3中。

3．累加運算按圖3_5_5連接實驗電路。、S1、S0接邏輯開關(guān)，CP接單次脈沖源，由于邏輯開關(guān)數(shù)量有限，兩寄存器并行輸入端DA—DD高電平時接邏輯開關(guān)(擲向“l(fā)”處)，低電平時接地。兩寄存器輸出接電平指示器。數(shù)字電子技術(shù)實驗

表3_5_3表3_5_4

(1)D觸發(fā)器置零使74LS74的端為低電平，再變?yōu)楦唠娖健?/p>

(2)送數(shù)令=S1=S0=1，用并行送數(shù)方法把三位加數(shù)(A2A1A0)和三位被加數(shù)(B2B1B0)分別送入累加和移位寄存器A和加數(shù)移位寄存器B中。然后進行右移，實現(xiàn)加法運算。連續(xù)輸入四個CP脈沖，觀察兩個寄存器輸出狀態(tài)變化，記入表3_5_4中。五、實驗儀器與器材

1、JD-2000通用電學(xué)實驗臺一臺

2、CA8120A示波器一臺

3、DT930FD數(shù)字多用表一塊

4、主要器材74LSl942片，74LS741片，

74LSl831片，邏輯開關(guān)盒1個數(shù)字電子技術(shù)實驗

六、實驗報告

1．分析表3_5_2的實驗結(jié)果，總結(jié)移位寄存器74LS194的邏輯功能寫入表格功能總結(jié)一欄中。

2．根據(jù)實驗內(nèi)容2的結(jié)果，畫出四位環(huán)形計數(shù)器的狀態(tài)轉(zhuǎn)換圖及波形圖。

3．分析累加運算所得結(jié)果的正確性。七、思考題

1、在對74LS194進行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零?圖3_5_6CC4194引腳排列圖

2、使寄存器清零，除采用輸入低電平外，可否采用右移或左移的方法?可否使用并行送數(shù)法?若可行，如何進行操作?3、若進行循環(huán)左移，圖3_5_4接線應(yīng)如何改裝?

注：CMOSCC4194四位雙向移位寄存器與TTL74LS194功能相同，可互換使用。引腳排列如圖3_5_6所示。

圖3_5_6CC4194引腳排列圖數(shù)字電子技術(shù)實驗

圖3_5_5累加運算電路數(shù)字電子技術(shù)實驗實驗六A/D轉(zhuǎn)換實驗一、實驗?zāi)康?/p>

1、熟悉使用集成ADC0809實現(xiàn)八位模—數(shù)轉(zhuǎn)換方法。

2、掌握測試?！獢?shù)轉(zhuǎn)換器靜態(tài)線性的方法，加深對其主要參數(shù)意義的理解。

3、熟悉集成ADC0809的性能、引腳功能及其典型應(yīng)用。

二、實驗原理

A／D轉(zhuǎn)換器用于將模擬電量轉(zhuǎn)換為相應(yīng)的數(shù)字量，它是模擬系統(tǒng)到數(shù)字系統(tǒng)的接口電路。A／D轉(zhuǎn)換器在進行轉(zhuǎn)換期間，要求輸入的模擬電壓保持不變，因此在對連續(xù)變化的模擬信號進行模數(shù)轉(zhuǎn)換前，需要對模擬信號進行離散處理，即在一系列選定時間上對輸入的連續(xù)模擬信號進行采樣，在樣值的保持期間內(nèi)完成對樣值的量化和編碼，最后輸出數(shù)字信號。所以，A/D轉(zhuǎn)換分為采樣--保持和量化與編碼兩步完成。采樣--保持電路對輸入模擬信號抽取樣值，并展寬(保持)；量化是對樣值脈沖進行分級，編碼是將分級后的信號轉(zhuǎn)換成二進制代碼。在對模擬信號采樣時，必須滿足采樣定理：采樣脈沖的頻率fs大于輸入模擬信號最高頻率分量的2倍，即fs≥2flmax