會(huì)計(jì)學(xué)1C單片機(jī)的硬件結(jié)構(gòu)實(shí)用中央處理器CPU：8位，運(yùn)算和控制功能內(nèi)部ROM：4KB掩膜ROM，用于存放程序、原始數(shù)據(jù)和表格。內(nèi)部RAM：共256個(gè)RAM單元，用戶使用前128個(gè)單元，用于存放可讀寫數(shù)據(jù)，后128個(gè)單元被專用寄存器占用。并行I/O口：4個(gè)8位的I/O口P0、P1、P2、P3。定時(shí)/計(jì)數(shù)器：兩個(gè)16位的定時(shí)/計(jì)數(shù)器，實(shí)現(xiàn)定時(shí)或計(jì)數(shù)功能。第6章詳細(xì)介紹中斷控制系統(tǒng)：5個(gè)中斷源（外部中斷2個(gè)，定時(shí)/計(jì)數(shù)中斷2個(gè)，串行中斷1個(gè)）。第5章詳細(xì)介紹串行口：一個(gè)全雙工串行口。第7章詳細(xì)介紹2.189C51單片機(jī)的片內(nèi)結(jié)構(gòu)

SFR：共21個(gè)，用于CPU對(duì)片內(nèi)各功能部件進(jìn)行管理、控制和監(jiān)視第1頁/共62頁2.289C51的引腳

第2頁/共62頁DIP引腳圖邏輯符號(hào)

第3頁/共62頁VCCVSSXTAL2

XTAL1RSTP0.0

P0.1

P0.2P0.3P0.4P0.5P0.6P0.7P1.0

P1.1

P1.2P1.3P1.4P1.5P1.6P1.7P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0ALEP3.0

P3.1

P3.2P3.3P3.4P3.5P3.6P3.72、時(shí)鐘引腳：XTAL1、XTAL23、并行口：P0、P1、P2、P31、電源線：VCC(+5V)、VSS(地)EAPSENRXD/

TXD/

INT0/INT1/

T0/

T1/

WR/

RD/1

2

3

4

5

6

7

8

9

10111213141516171819

2040

39

38

37

36

35

34

33

32

313029282726252424222180318051875189C514、控制引腳：RST、EA、ALE、PSEN第4頁/共62頁4、控制引腳RSTALEEAPSEN1

2

3

4

5

6

7

8

9

10111213141516171819

2040

39

38

37

36

35

34

33

32

313029282726252424222180318051875189C51

RST(9腳)當(dāng)振蕩器運(yùn)行時(shí)，在此引腳加上兩個(gè)機(jī)器周期的高電平將使單片機(jī)復(fù)位(RST)；

ALE／PROG(30腳)當(dāng)單片機(jī)訪問外部存儲(chǔ)器時(shí)，ALE(地址鎖存允許)輸出脈沖的下降沿用于鎖存16位地址的低8位。即使不訪問外部存貯器，ALE端仍有周期性正脈沖輸出，其頻率為振蕩器頻率的1／6；PROG在對(duì)片內(nèi)Flash編程時(shí)，作為編程脈沖輸入端。

PSEN(29腳)此輸出為訪問外部程序存儲(chǔ)器的讀選通信號(hào)；

第5頁/共62頁

EA／Vpp(31腳)當(dāng)EA端保持高電平時(shí)，單片機(jī)訪問的是內(nèi)部程序存貯器(對(duì)8051、8751來說)，但當(dāng)PC(程序計(jì)數(shù)器)值超過某值（如8751內(nèi)部含有4KBEPROM，值為0FFFH）時(shí)，將自動(dòng)轉(zhuǎn)向執(zhí)行外部程序存貯器內(nèi)的程序。當(dāng)EA端保持低電平時(shí)，則不管是否有內(nèi)部程序存貯器而只訪問外部程序存貯器。該引腳的第二功能VPP是編程電壓輸入端。對(duì)于89C51，編程電壓為+5V或+12V。RSTALEEAPSEN1

2

3

4

5

6

7

8

9

10111213141516171819

2040

39

38

37

36

35

34

33

32

313029282726252424222180318051875189C51第6頁/共62頁2.389C51的CPU運(yùn)算器：完成算術(shù)運(yùn)算、邏輯運(yùn)算、位運(yùn)算和數(shù)據(jù)傳送等操作，運(yùn)算結(jié)果的狀態(tài)由程序狀態(tài)寄存器(PSW)保存。控制器：電路完成指揮控制工作，協(xié)調(diào)單片機(jī)各部分正常工作。第7頁/共62頁

CY（PSW.7）——進(jìn)位標(biāo)志位，也可以寫為C。有進(jìn)位/借位時(shí)CY=1，否則CY=0；

AC（PSW.6）——輔助進(jìn)位（或稱半進(jìn)位）標(biāo)志。低4位向高4位有進(jìn)/借位時(shí)AC=1，否則AC=0。

F0（PSW.5）——由用戶定義的標(biāo)志位。

RS1（PSW.4）、RS0（PSW.3）——工作寄存器組選擇位。

OV（PSW.2）——溢出標(biāo)志位。有溢出時(shí)OV=1，否則OV=0；

PSW.1——未定義位。

P（PSW.0）——奇偶標(biāo)志位。ACC中結(jié)果有奇數(shù)個(gè)1時(shí)P=1，否則P=0。CYACF0RS1RS0OV—PPSW.7PSW.0第8頁/共62頁累加器A（Acc）（1）累加器A是ALU單元的輸入數(shù)據(jù)之一，又是ALU運(yùn)算結(jié)果的存放單元。（2）CPU中的數(shù)據(jù)傳送大多都通過累加器A，相當(dāng)于數(shù)據(jù)的中轉(zhuǎn)站。寄存器B為執(zhí)行乘法和除法操作設(shè)計(jì)的。第9頁/共62頁程序計(jì)數(shù)器PC（ProgramCounter）（16位）

存放下一條要執(zhí)行的指令在程序存儲(chǔ)器中的地址?；竟ぷ鞣绞接幸韵聨追N：（1）程序計(jì)數(shù)器自動(dòng)加1

（2）執(zhí)行有條件轉(zhuǎn)移或無條件轉(zhuǎn)移指令時(shí)，PC將被置入新的數(shù)值，從而使程序的流向發(fā)生變化。（3）執(zhí)行子程序調(diào)用或中斷調(diào)用，完成下列操作：①PC的現(xiàn)行值保護(hù)②將子程序入口地址或中斷向量的地址送入PC。？89C51的最大程序存儲(chǔ)器的地址范圍是多少？第10頁/共62頁8051的存儲(chǔ)器結(jié)構(gòu)與常見的微型計(jì)算機(jī)的配置方式不同，它把程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開，有各自的尋址系統(tǒng)、控制信號(hào)和功能。

8051的存儲(chǔ)器在物理結(jié)構(gòu)上分為片內(nèi)數(shù)據(jù)存儲(chǔ)器、片內(nèi)程序存儲(chǔ)器、片外數(shù)據(jù)存儲(chǔ)器和片外程序存儲(chǔ)器4個(gè)存儲(chǔ)空間。但從用戶使用的角度看，8051的存儲(chǔ)器分為3個(gè)邏輯空間。

2.489C51存儲(chǔ)器的結(jié)構(gòu)第11頁/共62頁(1)程序存儲(chǔ)器程序存儲(chǔ)器(PC)內(nèi)部外部0000H0FFFH(4K)0000HFFFFH(64K)0000H0FFFH(4K)EA=1EA=0程序存儲(chǔ)器資源分布0000H0001H0002H中斷5中斷4中斷3中斷2中斷10003H000BH0013H001BH0023H002BH外部中斷0定時(shí)器0中斷外部中斷1定時(shí)器1中斷串行口中斷8位．．．0FFFH0FFEH0000H是程序執(zhí)行的起始單元,

在這三個(gè)單元存放一條

無條件轉(zhuǎn)移指令中斷入口地址第12頁/共62頁

1.3.1程序存儲(chǔ)器ROM片內(nèi)、片外地址空間在0000H～0FFFH有重疊，單片機(jī)如何訪問？由某一引腳的高、低電平狀態(tài)決定第13頁/共62頁(2)數(shù)據(jù)存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器0000HFFFFH(64K)外部內(nèi)部00HFFH7FH80H(高128B)(低128B)RAM專用

寄存器00H07H08H0FH10H17H18H1FH0區(qū)R0R7R0R7R0R7R0R71區(qū)2區(qū)3區(qū)工作寄存器區(qū)可位尋址區(qū)20H2FH7F78070030H7FH數(shù)據(jù)緩沖區(qū)/堆棧區(qū)內(nèi)部RAM存儲(chǔ)器

11第3區(qū)18H~1FH

01第1區(qū)08H~0FHRS1RS0寄存器區(qū)片內(nèi)RAM地址

00第0區(qū)00H~07H10第2區(qū)10H~17H工作寄存器區(qū)選擇位RS0、RS1PSW位地址CYACF0RS1RS0OVF1P第14頁/共62頁MSB——MostSignificantBit（最高有效位）

LSB——LeastSignificantBit（最低有效位）單元地址2FH2EH2DH2CH2BH2AH29H28H27H26H25H24H23H22H21H20H7F776F675F574F473F372F271F170F07

MSB

位地址

LSB7E766E665E564E463E362E261E160E067D756D655D554D453D352D251D150D057C746C645C544C443C342C241C140C047B736B635B534B433B332B231B130B037A726A625A524A423A322A221A120A027971696159514941393129211911090178706860585048403830282018100800RAM位尋址區(qū)位地址表第15頁/共62頁我們根據(jù)指令的類型來區(qū)分！例：對(duì)字節(jié)地址20H單元清0，要用字節(jié)操作指令“MOV20H，#00H”；對(duì)位地址20H位清0，則使用位操作指令“CLR20H”。位尋址區(qū)的字節(jié)地址和位地址也是重合的，單片機(jī)如何訪問？第16頁/共62頁我們根據(jù)指令的類型來區(qū)分！片內(nèi)：MOV片外：MOVX片內(nèi)、片外數(shù)據(jù)地址空間在00H～0FFH有重疊，單片機(jī)如何訪問？第17頁/共62頁高128個(gè)單元☆離散分布有21個(gè)特殊功能寄存器SFR?！?/p>

11個(gè)可以進(jìn)行位尋址?！钐貏e提示：對(duì)SFR只能使用直接尋址方式，書寫時(shí)可使用寄存器符號(hào)，也可用寄存器單元地址。第18頁/共62頁1．運(yùn)算類寄存器（3個(gè)）

（1）累加器A（ACC-Accumulator）

8位，向ALU提供操作數(shù)，存放運(yùn)算的結(jié)果（2）寄存器B8位，主要用于乘、除法運(yùn)算。或作為RAM的一個(gè)單元使用。（3）程序狀態(tài)字寄存器PSW（ProgramStatusWord）

8位，存儲(chǔ)指令執(zhí)行的狀態(tài)信息。用戶可以通過指令來設(shè)置PSW中某些指定位的狀態(tài)，也可以通過查詢有關(guān)位的狀態(tài)來進(jìn)行判斷、轉(zhuǎn)移。

第19頁/共62頁2、指針類寄存器（3個(gè)）

（1）堆棧指針SP

8位，用來指示堆棧的位置，它總是指向棧頂。關(guān)于堆棧

堆棧是用戶在80C51內(nèi)部數(shù)據(jù)存儲(chǔ)器中開辟的一個(gè)用于暫時(shí)存放部分?jǐn)?shù)據(jù)的“倉庫”。堆棧由若干個(gè)存儲(chǔ)單元組成，存儲(chǔ)單元的個(gè)數(shù)稱為堆棧的深度。堆棧中數(shù)據(jù)的存取依照“先進(jìn)后出”的原則。堆棧的位置由堆棧指針SP確定，可以通過軟件來設(shè)置。

80C51單片機(jī)復(fù)位后堆棧指針SP指向07H。為保證數(shù)據(jù)存儲(chǔ)正確，用戶應(yīng)把堆棧設(shè)在30H～7FH區(qū)域。第20頁/共62頁堆棧示意圖

如“MOVSP，#58H”是把堆棧指針設(shè)在58H單元，真正的堆棧是從59H為起始地址的位置開始向上生長的。該堆棧的深度為5。（2）數(shù)據(jù)指針DPTR

16位，它是80C51內(nèi)部唯一一個(gè)供用戶使用的16位寄存器。DPTR使用靈活，即可用作16位寄存器，對(duì)外部數(shù)據(jù)存儲(chǔ)空間的64K范圍進(jìn)行訪問，也可拆成兩個(gè)8位的寄存器DPH和DPL使用。

第21頁/共62頁

3．接口類寄存器（7個(gè)）（1）并行I/O口P0、P1、P2、P3

均為8位，通過對(duì)這4個(gè)寄存器的讀寫，可實(shí)現(xiàn)數(shù)據(jù)從相應(yīng)口的輸入輸出。（2）串行口數(shù)據(jù)緩沖器SBUF（3）串行口控制寄存器SCON（4）電源控制寄存器PCON4．中斷類寄存器（2個(gè)）

（1）中斷允許寄存器IE（2）中斷優(yōu)先級(jí)寄存器IP第22頁/共62頁

5．定時(shí)/計(jì)數(shù)類寄存器（6個(gè)）（1）定時(shí)/計(jì)數(shù)器T0

由兩個(gè)8位計(jì)數(shù)初值寄存器TH0、TL0組成，在構(gòu)成16位計(jì)數(shù)器時(shí)，TH0存放高8位，TL0存放低8位；

(2)定時(shí)/計(jì)數(shù)器T1

由兩個(gè)8位計(jì)數(shù)初值寄存器TH1、TL1組成，在構(gòu)成16位計(jì)數(shù)器時(shí)，TH1存放高8位，TL1存放低8位（3）定時(shí)/計(jì)數(shù)器的工作方式寄存器TMOD；（4）定時(shí)/計(jì)數(shù)器的控制寄存器TCON第23頁/共62頁特殊功能寄存器通用

RAM區(qū)00H1FH20H2FH30H7FH80HFFH80H88H90H98HA0HA8HB0HB8HD0HE0HF0H特殊功能寄存器中位尋址外部ROM內(nèi)部ROM(EA=1)外部ROM(EA=0)0000H0000H0FFFH0FFFH1000HFFFFH外部RAM(I/O口地址)0000HFFFFH內(nèi)部數(shù)據(jù)存儲(chǔ)器（a）外部數(shù)據(jù)存儲(chǔ)器（b）程序存儲(chǔ)器（c）工作寄存器區(qū)小結(jié)：位尋址區(qū)第24頁/共62頁練習(xí)：P306、7、8、9、10、12、16、17、20第25頁/共62頁2.5I/O口（并行輸入/輸出口）P0.0

P0.1

P0.2P0.3P0.4P0.5P0.6P0.7P1.0

P1.1

P1.2P1.3P1.4P1.5P1.6P1.7P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3.0

P3.1

P3.2P3.3P3.4P3.5P3.6P3.71

2

3

4

5

6

7

8

9

10111213141516171819

2040

39

38

37

36

35

34

33

32

313029282726252424222180318051875189C51第26頁/共62頁8051單片機(jī)有4個(gè)8位并行I/O端口，稱為P0、P1、P2和P3口，每個(gè)端口都各有8條I/O口線，每條I/O口線都能獨(dú)立地用作輸入或輸出。在無片外擴(kuò)展存儲(chǔ)器的系統(tǒng)中，這四個(gè)I/O口都可以作為通用I/O口使用。在有片外擴(kuò)展存儲(chǔ)器的系統(tǒng)中，P2口送出高8位地址，P0口分時(shí)送出低8位地址和8位數(shù)據(jù)。8051單片機(jī)4個(gè)I/O端口線路設(shè)計(jì)的非常巧妙，學(xué)習(xí)I/O端口邏輯電路，不但有利于正確合理地使用端口，而且會(huì)給設(shè)計(jì)單片機(jī)外圍邏輯電路有所啟發(fā)。

第27頁/共62頁下圖為P0口的某位P0.n(n=0~7)結(jié)構(gòu)圖，它由一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器、一個(gè)轉(zhuǎn)換開關(guān)MUX、一個(gè)輸出驅(qū)動(dòng)電路(T1和T2)和一個(gè)與門及一個(gè)非門組成。

DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳1、P0口的結(jié)構(gòu)第28頁/共62頁P(yáng)0口作為普通I/O口輸出時(shí)CPU發(fā)出控制電平“0”封鎖“與”門，將輸出上拉場(chǎng)效應(yīng)管T1截止，同時(shí)使多路開關(guān)MUX把鎖存器與輸出接通。DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳第29頁/共62頁驅(qū)動(dòng)場(chǎng)效應(yīng)管T2柵極接通。故內(nèi)部總線與P0口同相。由于輸出驅(qū)動(dòng)級(jí)是漏極開路電路，若驅(qū)動(dòng)NMOS或其它拉流負(fù)載時(shí)，需要外接上拉電阻。P0的輸出級(jí)可驅(qū)動(dòng)8個(gè)LSTTL負(fù)載。DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳第30頁/共62頁DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳輸入時(shí)----分讀引腳或讀鎖存器讀鎖存器：有些指令如：ANLP0，A稱為“讀-改-寫”

指令，需要讀鎖存器。上面一個(gè)緩沖器用于讀端口鎖存器數(shù)據(jù)。第31頁/共62頁讀引腳：由傳送指令(MOV)實(shí)現(xiàn)；下面一個(gè)緩沖器用于讀端口引腳數(shù)據(jù)，當(dāng)執(zhí)行一條由端口輸入的指令時(shí)，讀脈沖把該三態(tài)緩沖器打開，這樣端口引腳上的數(shù)據(jù)經(jīng)過緩沖器讀入到內(nèi)部總線。DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳第32頁/共62頁DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳

從圖中可以看出，在讀入端口數(shù)據(jù)時(shí)，由于輸出驅(qū)動(dòng)FET并接在引腳上，如果T2導(dǎo)通，就會(huì)將輸入的高電平拉成低電平，產(chǎn)生誤讀。所以在端口進(jìn)行輸入操作前，應(yīng)先向端口鎖存器寫“1”，使T2截止，引腳處于懸浮狀態(tài)，變?yōu)楦咦杩馆斎?。?3頁/共62頁P(yáng)0作為地址/數(shù)據(jù)總線----真正的雙向口

在系統(tǒng)擴(kuò)展時(shí)，P0端口作為地址/數(shù)據(jù)總線使用時(shí)，分為：

P0引腳輸出地址/數(shù)據(jù)信息。DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳第34頁/共62頁CPU發(fā)出控制電平“1”，打開“與”門，又使多路開關(guān)MUX把CPU的地址/數(shù)據(jù)總線與T2柵極反相接通，輸出地址或數(shù)據(jù)。由圖上可以看出，上下兩個(gè)FET處于反相，構(gòu)成了推拉式的輸出電路，其負(fù)載能力大大增強(qiáng)。DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳第35頁/共62頁P(yáng)0引腳輸出地址/輸入數(shù)據(jù)輸入信號(hào)是從引腳通過輸入緩沖器進(jìn)入內(nèi)部總線。此時(shí)，CPU自動(dòng)使MUX向下，并向P0口寫“1”，“讀引腳”控制信號(hào)有效，下面的緩沖器打開，外部數(shù)據(jù)讀入內(nèi)部總線。DQCLKQMUXP0.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址/數(shù)據(jù)控制VCCT1T2P0口引腳第36頁/共62頁P(yáng)0口小結(jié)

①P0口既可作地址/數(shù)據(jù)總線使用，也可作通用I/O口使用。當(dāng)P0口作地址/數(shù)據(jù)總線使用時(shí)，就不能再作通用I/O口使用了。②P0口作I/O口的輸出口使用時(shí)，輸出級(jí)屬漏極開路，必須外接上拉電阻，才有高電平輸出。③P0口作I/O口的輸入口:

讀引腳時(shí)，應(yīng)先向鎖存器寫1，使T2截止，再讀。讀鎖存器時(shí)，直接經(jīng)三態(tài)緩沖器讀出。

④P0口作地址/數(shù)據(jù)總線使用時(shí)，是真正的雙向口。第37頁/共62頁2、P2的內(nèi)部結(jié)構(gòu)P2口作為普通I/O口DQCLKQMUXP2.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址控制VCCRTP2口引腳CPU發(fā)出控制電平“0”

，使多路開關(guān)MUX倒向鎖存器輸出Q端，構(gòu)成一個(gè)準(zhǔn)雙向口。第38頁/共62頁

P2口作為地址總線在系統(tǒng)擴(kuò)展片外程序存儲(chǔ)器擴(kuò)展數(shù)據(jù)存儲(chǔ)器且容量超過256B時(shí)，CPU發(fā)出控制電平“1”，使多路開關(guān)MUX倒內(nèi)部地址線。此時(shí)，P2輸出高8位地址。DQCLKQMUXP2.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳地址控制VCCRTP2口引腳第39頁/共62頁3、P1口、P3口的內(nèi)部結(jié)構(gòu)

①P1口的一位的結(jié)構(gòu)它由一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器和輸出驅(qū)動(dòng)電路組成----準(zhǔn)雙向口。DQCLKQP1.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳VCCRTP1口引腳第40頁/共62頁②P3的內(nèi)部結(jié)構(gòu)DQCLKQP3.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳VCCRTP3口引腳第二輸入功能第二輸出功能作為通用I/O口與P1口類似----準(zhǔn)雙向口(W=1)W第41頁/共62頁DQCLKQP3.n讀鎖存器內(nèi)部總線寫鎖存器讀引腳VCCRTP3口引腳第二輸入功能第二輸出功能P3第二功能(Q=1)此時(shí)引腳部分輸入(Q=1、W=1)

,部分輸出(Q=1、W輸出)

。W第42頁/共62頁P(yáng)3第二功能各引腳功能定義：P3.0：RXD串行口輸入P3.1：TXD串行口輸出P3.2：INT0外部中斷0輸入P3.3：INT1外部中斷1輸入P3.4：T0定時(shí)器0外部輸入P3.5：T1定時(shí)器1外部輸入P3.6：WR外部寫控制P3.7：RD外部讀控制第43頁/共62頁輸入/輸出端口負(fù)載能力

P0口的輸出級(jí)與P1～P3口的輸出級(jí)在結(jié)構(gòu)上不同，其輸出級(jí)無上拉電阻，因此它們的負(fù)載能力和接口要求也不相同。P0口的每一位能驅(qū)動(dòng)8個(gè)LSTTL負(fù)載。在作為通用I/O口使用時(shí)，輸出驅(qū)動(dòng)電路是開漏的，所以，驅(qū)動(dòng)集電極開路(OC門)電路或漏級(jí)開路電路需外接上拉電阻。當(dāng)作為地址/數(shù)據(jù)總線使用時(shí)(T1可以提供上拉電平)，口線不是開漏的，無需外接上拉電阻。P1～P3口的每一位能驅(qū)動(dòng)4個(gè)LSTTL負(fù)載。它們的輸出驅(qū)動(dòng)電路有上拉電阻，所以可以方便地由集電極開路(OC門)電路或漏級(jí)開路電路所驅(qū)動(dòng)，而無需外接上拉電阻。對(duì)于80C51單片機(jī)(CHMOS)，端口只能提供幾毫安的輸出電流，故當(dāng)作輸出口去驅(qū)動(dòng)一個(gè)普通晶體管的基極時(shí)，應(yīng)在端口與晶體管基極間串聯(lián)一個(gè)電阻，以限制高電平輸出時(shí)的電流。

第44頁/共62頁1、P0～P3口都能作為通用I/O口使用時(shí)，但P0口必須外接上拉電阻，P1、P2、P3口無需外接上拉電阻。2、P0口可作8位數(shù)據(jù)/地址總線使用3、當(dāng)系統(tǒng)有外部擴(kuò)展存儲(chǔ)器或I/O接口時(shí)，P0口為低8位地址線，P2口為高8位地址線。4、P3口增加了第二功能。5、P0口的每一位輸出可以驅(qū)動(dòng)8個(gè)LSTTL；P1、P2、

P3口的輸出驅(qū)動(dòng)電路可以驅(qū)動(dòng)4個(gè)LSTTL。

小結(jié)：第45頁/共62頁2.6時(shí)鐘電路與時(shí)序

時(shí)鐘電路用于產(chǎn)生MCS-51單片機(jī)工作所必需的時(shí)鐘控制信號(hào)。1時(shí)鐘電路時(shí)鐘頻率直接影響單片機(jī)的速度，時(shí)鐘電路的質(zhì)量直接影響系統(tǒng)的穩(wěn)定性。常用的時(shí)鐘電路有兩種方式：內(nèi)部時(shí)鐘方式和外部時(shí)鐘方式。第46頁/共62頁（1）內(nèi)部時(shí)鐘方式

片內(nèi)一個(gè)用于構(gòu)成振蕩器的高增益反相放大器，反相放大器的輸入端為芯片引腳XTAL1，輸出端為引腳XTAL2。

C1和C2典型值通常選擇為30pF左右。晶體的振蕩頻率在1.2MHz～12MHz之間。某些高速單片機(jī)芯片的時(shí)鐘頻率已達(dá)40MHz。第47頁/共62頁（2）外部時(shí)鐘方式

常用于多片MCS-51單片機(jī)同時(shí)工作。

8051：外部時(shí)鐘由XTAL2輸入，直接送入內(nèi)部時(shí)鐘電路，XTAL1接地；80C51：外部時(shí)鐘由XTAL1輸入，XTAL2懸空。外部時(shí)鐘信號(hào)為高電平持續(xù)時(shí)間要大于20ns，且頻率低于12MHz的方波。常用于多片單片機(jī)同時(shí)工作。第48頁/共62頁

（3）時(shí)鐘信號(hào)的輸出為應(yīng)用系統(tǒng)中的其它芯片提供時(shí)鐘，但需增加驅(qū)動(dòng)能力。

第49頁/共62頁2機(jī)器周期、指令周期與指令時(shí)序單片機(jī)執(zhí)行的指令的各種時(shí)序均與時(shí)鐘周期有關(guān)時(shí)鐘周期單片機(jī)的基本時(shí)間單位。若時(shí)鐘的晶體的振蕩頻率為fosc，則時(shí)鐘周期Tosc=1/fosc。；例如：fosc=6MHz，Tosc=166.7ns。機(jī)器周期

CPU完成一個(gè)基本操作所需的時(shí)間稱為機(jī)器周期。執(zhí)行一條指令分為幾個(gè)機(jī)器周期。每個(gè)機(jī)器周期完成一個(gè)基本操作。MCS-51單片機(jī)每12個(gè)時(shí)鐘周期為1個(gè)機(jī)器周期，第50頁/共62頁一個(gè)機(jī)器周期又分為6個(gè)狀態(tài)：S1～S6。每個(gè)狀態(tài)又分為兩拍：P1和P2。因此，一個(gè)機(jī)器周期中的12個(gè)時(shí)鐘周期表示為：

S1P1、S1P2、S2P1、S2P2、…、S6P2。

ALE信號(hào)是為地址鎖存而定義的，以時(shí)鐘脈沖1/6的頻率出現(xiàn)，在一個(gè)機(jī)器周期中，ALE信號(hào)兩次有效（但要注意，在執(zhí)行訪問外部數(shù)據(jù)存儲(chǔ)器的指令MOVX時(shí)，將會(huì)丟失一個(gè)ALE脈沖）第51頁/共62頁

執(zhí)行任何一條指令時(shí)，都可分為取指令階段和指令執(zhí)行階段。取指令階段，PC中地址送到程序存儲(chǔ)器，并從中取出需要執(zhí)行指令的操作碼和操作數(shù)。指令執(zhí)行階段，對(duì)指令操作碼進(jìn)行譯碼，以產(chǎn)生一系列控制信號(hào)完成指令的執(zhí)行。

指令周期第52頁/共62頁

4