第5章常用時序邏輯電路及MSI

時序電路模塊的應用5.1計數(shù)器5.2寄存器5.3移位寄存器型計數(shù)器5.1.2異步計數(shù)器1.異步二進制加法計數(shù)器按照二進制數(shù)規(guī)律對時鐘脈沖進行遞增計數(shù)的異步電路稱為異步二進制加法計數(shù)器。圖5―17所示電路是由四個下降沿動作的JK觸發(fā)器構(gòu)成的四位異步二進制加法計數(shù)器。圖5―17所示計數(shù)器的各類方程如下。圖5―17四位異步二進制加法計數(shù)器圖5―17所示計數(shù)器的各類方程如下。時鐘方程:CP0=CP,CP1=Q0,CP2=Q1,CP3=Q2輸出方程:C=Qn3Qn2Qn1Qn0驅(qū)動方程:J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1狀態(tài)方程:CP0(即CP)為下降沿時CP1(即Q0）為下降沿時CP2(即Q1)為下降沿時CP3(即Q2）為下降沿時由圖5-17中可以看出，只有當CP為下降沿時，Q0由1變?yōu)?時,Q1才可能變化;只有當Q1由1變?yōu)?時,Q2才可能變化;只有當Q2由1變?yōu)?時,Q3才可能變化。因此,愈往后面,觸發(fā)器狀態(tài)發(fā)生變化經(jīng)過的延時愈長。表5―5所示是計數(shù)器的狀態(tài)轉(zhuǎn)換表,表中的時鐘條件欄列出了各個時鐘信號有效與否,↓表示下降沿。表5―5圖5―17所示四位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表計數(shù)器的狀態(tài)轉(zhuǎn)換圖和時序圖分別如圖5―18和圖5―19所示。在圖5-19中,為了簡單起見,忽略各個觸發(fā)器狀態(tài)變化的延時。可以看到,此時異步二進制加法計數(shù)器的時序圖和圖5-2所示的同步二進制加法計數(shù)器的時序圖相同。實際上,如果考慮延時,兩者的時序圖是有所差別的。圖5―17所示四位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖圖5―19圖5―17所示四位異步二進制加法計數(shù)器的時序圖2.異步二進制減法計數(shù)器按照二進制數(shù)規(guī)律對時鐘脈沖進行遞減計數(shù)的異步電路稱為異步二進制減法計數(shù)器。圖5―20所示電路是由四個下降沿動作的JK觸發(fā)器構(gòu)成的四位異步二進制減法計數(shù)器。圖5―20四位異步二進制減法計數(shù)器由圖5―20所示電路,我們可以寫出下列方程:時鐘方程:輸出方程:驅(qū)動方程:J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1狀態(tài)方程:CP0(即CP)為下降沿時CP1(即Q0)為下降沿時CP2(即)為下降沿時CP3(即)為下降沿時由圖5―20中可以看出,只有當CP為下降沿時,Q0才可能變化;只有當Q0由1變?yōu)?時,Q1才可能變化;只有當Q1由1變?yōu)?時,Q2才可能變化;只有當Q2由1變?yōu)?時,Q3才可能變化。表5―6所示是它的狀態(tài)轉(zhuǎn)換表。狀態(tài)轉(zhuǎn)換圖和時序圖分別如圖5―21和圖5―22所示。表5―6圖5―20所示四位異步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表圖5―21圖5―20所示四位異步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖圖5―22圖5―20所示四位異步二進制減法計數(shù)器的時序圖3.異步十進制加法計數(shù)器按照十進制數(shù)規(guī)律對時鐘脈沖進行遞增計數(shù)的異步電路稱為異步十進制加法計數(shù)器。圖5―23所示電路是由四個下降沿動作的JK觸發(fā)器構(gòu)成的異步十進制加法計數(shù)器。圖5―23異步十進制加法計數(shù)器圖5―23所示電路的方程如下：時鐘方程:CP0=CP,CP1=Q0,CP2=Q1,CP3=Q0輸出方程:C=Qn3Qn0驅(qū)動方程:CP0(即CP)為下降沿時CP1(即Q0)為下降沿時CP2(即Q1)為下降沿時CP3(即Q0)為下降沿時根據(jù)以上方程,可以得出圖5―23所示電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖,分別如表5―7和圖5―24所示。圖5―25所示是初始狀態(tài)為0000時的時序圖。裝態(tài)方程：圖5―24圖5―23所示異步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖圖5―25圖5―23所示異步十進制加法計數(shù)器的時序圖表5―7圖5―23所示異步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表4.異步十進制減法計數(shù)器按照十進制數(shù)規(guī)律對時鐘脈沖進行遞減計數(shù)的異步電路稱為異步十進制減法計數(shù)器。圖5―26所示電路是由四個下降沿動作的JK觸發(fā)器構(gòu)成的異步十進制減法計數(shù)器。圖5―26異步十進制減法計數(shù)器由圖5―26可以得到以下方程:時鐘方程:輸出方程:驅(qū)動方程:狀態(tài)方程:CP0(即CP)為下降沿時CP1(即)為下降沿時CP2(即)為下降沿時CP3(即)為下降沿時表5―8所示是電路的狀態(tài)轉(zhuǎn)換表;圖5―27是它的狀